專利名稱：用于數(shù)/模轉(zhuǎn)換器中的動(dòng)態(tài)電路元件選擇的設(shè)備和方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及電子電路，且更特定來說，涉及用于動(dòng)態(tài)選擇電路元件的技術(shù)。
背景技術(shù)：
數(shù)/模轉(zhuǎn)換器(DAC)廣泛用于例如音頻、視頻、數(shù)據(jù)轉(zhuǎn)換等各種應(yīng)用。DAC接收數(shù) 字輸入數(shù)據(jù)并提供模擬輸出信號(hào)。DAC的性能可通過例如總諧波失真(THD)、無寄生動(dòng)態(tài)范 圍(SFDR)、信噪比(SNR)等各種動(dòng)態(tài)規(guī)格來量化。N位DAC可以N個(gè)二進(jìn)制加權(quán)電路元件實(shí)施，其中電路元件可為電流源、電容器、電 阻器等。利用二進(jìn)制加權(quán)，最小電路元件具有一個(gè)單位的尺寸，次最小電路元件具有兩個(gè)單 位的尺寸，等等，且最大電路元件具有個(gè)單位的尺寸。在每一取樣周期內(nèi)，可基于數(shù)字 輸入數(shù)據(jù)值來選擇N個(gè)電路元件中的零個(gè)或零個(gè)以上電路元件，且將其用以產(chǎn)生針對(duì)那個(gè) 取樣周期的模擬輸出值。DAC的性能視N個(gè)二進(jìn)制加權(quán)電路元件的尺寸的準(zhǔn)確度而定。由 于最大電路元件的尺寸為最小電路元件的尺寸的倍，所以可能難以準(zhǔn)確地匹配這些電 路元件。結(jié)果，二進(jìn)制加權(quán)DAC的性能可能相對(duì)較差。N位DAC還可以2N-1個(gè)同等尺寸的電路元件來實(shí)施。在每一取樣周期內(nèi)，數(shù)字輸 入數(shù)據(jù)值X可選擇X個(gè)電路元件以產(chǎn)生針對(duì)那個(gè)取樣周期的模擬輸出值。由于所有電路元 件均具有相同尺寸，所以可能較易于匹配這些電路元件。然而，可能存在對(duì)2N-1個(gè)電路元 件匹配的緊密程度的限制。因此，一些失配通常存在于這些電路元件之間。為了改進(jìn)存在 失配的情況下的性能，可以使得可對(duì)歸因于失配的誤差進(jìn)行整形且推出帶外的方式來選擇 電路元件。因此，本發(fā)明提供用以動(dòng)態(tài)選擇電路元件以便減輕歸因于電路元件失配的有害影 響的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的示范性實(shí)施例針對(duì)用于動(dòng)態(tài)選擇電路元件的系統(tǒng)和方法。根據(jù)一實(shí)施例，一種設(shè)備可包括第一、第二和第三電路。所述第一電路接收輸入數(shù) 據(jù)且提供基于所述輸入數(shù)據(jù)所斷言的多個(gè)第一信號(hào)。所述第二電路接收所述多個(gè)第一信號(hào) 且提供用以選擇多個(gè)電路元件的多個(gè)第二信號(hào)。所述第三電路使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù) 據(jù)權(quán)重而產(chǎn)生用于所述第二電路的控制，所述第二電路基于來自所述第三電路的所述控制 將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二信號(hào)。根據(jù)另一實(shí)施例，一種集成電路可包括第一、第二和第三電路。所述第一電路接收 輸入數(shù)據(jù)且提供基于所述輸入數(shù)據(jù)所斷言的多個(gè)第一信號(hào)。所述第二電路接收所述多個(gè)第 一信號(hào)且提供用以選擇多個(gè)電路元件的多個(gè)第二信號(hào)。所述第三電路使用所述輸入數(shù)據(jù)的 分?jǐn)?shù)數(shù)據(jù)權(quán)重而產(chǎn)生用于所述第二電路的控制，所述第二電路基于來自所述第三電路的所 述控制將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二信號(hào)。根據(jù)另一實(shí)施例，一種方法可包括基于輸入數(shù)據(jù)而斷言多個(gè)第一信號(hào)中的零個(gè)或零個(gè)以上第一信號(hào)，使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重產(chǎn)生控制，基于所述控制將所述多 個(gè)第一信號(hào)映射到多個(gè)第二信號(hào)，和基于所述多個(gè)第二信號(hào)選擇多個(gè)電路元件中的零個(gè)或 零個(gè)以上電路元件根據(jù)另一實(shí)施例，一種設(shè)備可包括用于基于輸入數(shù)據(jù)而斷言多個(gè)第一信號(hào)中的零 個(gè)或零個(gè)以上第一信號(hào)的裝置、用于使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重而產(chǎn)生控制的裝 置、用于基于所述控制將所述多個(gè)第一信號(hào)映射到多個(gè)第二信號(hào)的裝置，和用于基于所述 多個(gè)第二信號(hào)選擇多個(gè)電路元件中的零個(gè)或零個(gè)以上電路元件的裝置。根據(jù)另一實(shí)施例，一種用于將數(shù)字輸入數(shù)據(jù)轉(zhuǎn)換為模擬輸出信號(hào)的數(shù)/模轉(zhuǎn)換器 可包括具有同等尺寸的第一多個(gè)電路元件、第一溫度計(jì)解碼器，和第一動(dòng)態(tài)元件匹配(DEM) 單元。具有同等尺寸的第一多個(gè)電路元件用于產(chǎn)生模擬輸出信號(hào)。所述第一溫度計(jì)解碼器 接收數(shù)字輸入數(shù)據(jù)的至少第一部分，并提供多個(gè)第一信號(hào)。所述第一 DEM單元接收所述多 個(gè)第一信號(hào)，并提供用于選擇所述第一多個(gè)電路元件的多個(gè)第二信號(hào)。所述第一 DEM單元 基于數(shù)字輸入數(shù)據(jù)的所述至少第一部分的分?jǐn)?shù)數(shù)據(jù)權(quán)重將所述多個(gè)第一信號(hào)映射到所述 多個(gè)第二信號(hào)。


呈現(xiàn)附圖以輔助描述本發(fā)明的實(shí)施例，且提供所述圖式僅為了說明所述實(shí)施例而 非對(duì)其進(jìn)行限制。圖1展示具有溫度計(jì)解碼的DAC的框圖。圖2展示具有數(shù)據(jù)加權(quán)平均(DWA)的DAC的框圖。圖3A展示DWA單元的設(shè)計(jì)。圖3B展示圖3A中的選擇信號(hào)產(chǎn)生器的框圖。圖4展示具有動(dòng)態(tài)元件匹配(DEM)的DAC的框圖。圖5A展示DEM單元內(nèi)的信號(hào)映射電路的框圖。圖5B、5C和5D展示分別針對(duì)控制值0、1和2的第一 /經(jīng)解碼信號(hào)到第二 /選擇 信號(hào)的映射。圖6A展示DEM單元內(nèi)的控制電路的框圖。圖6B展示根據(jù)本發(fā)明的一實(shí)施例的經(jīng)配置用于二分之一分?jǐn)?shù)數(shù)據(jù)加權(quán)的圖6A的 數(shù)據(jù)控制器的設(shè)計(jì)。圖7A和7B說明根據(jù)本發(fā)明的一實(shí)施例的電路元件的選擇。圖8展示用于動(dòng)態(tài)選擇電路元件的過程。圖9展示具有DEM的DAC的框圖。圖10展示根據(jù)本發(fā)明的一實(shí)施例的DAC的框圖。圖11展示根據(jù)本發(fā)明的一實(shí)施例的DAC的框圖。圖12展示無線通信裝置的框圖。
具體實(shí)施例方式本發(fā)明的方面揭示于針對(duì)本發(fā)明的特定實(shí)施例的以下描述和相關(guān)圖式中。可在不 偏離本發(fā)明的范圍的情況下設(shè)計(jì)替代實(shí)施例。另外，將不會(huì)詳細(xì)描述本發(fā)明的眾所周知的元件，或?qū)⑹÷运鲈悦饣煜景l(fā)明的相關(guān)細(xì)節(jié)。
詞語“示范性”在本文中意指“充當(dāng)一實(shí)例、例子或說明”。不必將本文中描述為 “示范性”的任何實(shí)施例理解為比其它實(shí)施例優(yōu)選或有利。同樣，術(shù)語“本發(fā)明的實(shí)施例”并 非要求本發(fā)明的所有實(shí)施例均包括所論述的特征、優(yōu)點(diǎn)或操作模式。本文中所使用的術(shù)語僅出于描述特定實(shí)施例的目的且不意欲限制本發(fā)明的實(shí)施 例。如本文中所使用，除非上下文明確地另外指示，否則單數(shù)形式“一”和“所述”既定包括 復(fù)數(shù)形式。將進(jìn)一步理解，術(shù)語“包含”、“包括”在本文中使用時(shí)規(guī)定所陳述特征、整體、步 驟、操作、元件和/或組件的存在，但不排除一個(gè)或一個(gè)以上其它特征、整體、步驟、操作、元 件、組件和/或其群組的存在或添加。另外，依據(jù)將由(例如)計(jì)算裝置的元件執(zhí)行的動(dòng)作的序列來描述許多實(shí)施例。將 認(rèn)識(shí)到，可通過特定電路(例如，專用集成電路(ASIC))，通過正由一個(gè)或一個(gè)以上處理器 執(zhí)行的程序指令，或通過兩者的組合來執(zhí)行本文描述的各種動(dòng)作。另外，可認(rèn)為本文中描述 的這些動(dòng)作的序列全部在任何形式的計(jì)算機(jī)可讀存儲(chǔ)媒體內(nèi)體現(xiàn)，所述計(jì)算機(jī)可讀存儲(chǔ)媒 體中存儲(chǔ)有對(duì)應(yīng)的計(jì)算機(jī)指令集，所述計(jì)算機(jī)指令集在執(zhí)行后將致使相關(guān)聯(lián)的處理器執(zhí)行 本文中所描述的功能性。因此，本發(fā)明的各種方面可以若干不同形式來體現(xiàn)，已預(yù)期所有所 述形式均在所主張的標(biāo)的物的范圍內(nèi)。另外，對(duì)于本文中所描述的實(shí)施例中的每一者來說， 任何所述實(shí)施例的對(duì)應(yīng)形式在本文中可被描述為(例如)“經(jīng)配置以執(zhí)行所描述的動(dòng)作的 邏輯”。本文描述的動(dòng)態(tài)元件選擇技術(shù)可用于例如DAC、西格瑪-德耳塔(Σ A)DAC、模/ 數(shù)轉(zhuǎn)換器(ADC)、E AADC、濾波器等各種電路。為了清楚起見，下文針對(duì)DAC描述所述技術(shù)。圖1展示具有溫度計(jì)解碼的DAC 100的框圖。DAC 100包括溫度計(jì)解碼器110和 輸出電路120。DAC 100還可稱為常規(guī)DAC。解碼器110接收N位輸入數(shù)據(jù)并提供K個(gè)選擇 信號(hào)Selc^lj Seliw，其中N>1且K = 2n。術(shù)語“信號(hào)”、“線”、“電線”等常可互換使用。在 每一取樣周期中，解碼器110可接收輸入數(shù)據(jù)值X，斷言最先χ個(gè)選擇信號(hào)Seltl到Sel1，并 解除斷言剩余Κ-χ個(gè)選擇信號(hào)Selx到SelK_lt)在每一取樣周期中將斷言的選擇信號(hào)的數(shù)目 可取決于輸入數(shù)據(jù)值。此外，可以預(yù)定次序斷言選擇信號(hào)，使得針對(duì)輸入數(shù)據(jù)值χ?jǐn)嘌宰钕?χ個(gè)選擇信號(hào)。輸出電路120包括分別接收K個(gè)選擇信號(hào)Seltl到Seliw的K個(gè)電路元件122a到 122k。每一電路元件122可包含電流源、開關(guān)、電容器、電阻器等，或其任一組合。每一電路 元件122可在其選擇信號(hào)被斷言時(shí)被啟用且在其選擇信號(hào)被解除斷言時(shí)被停用。每一電路 元件122當(dāng)被啟用時(shí)將其輸出提供到求和器124。求和器124將所有K個(gè)電路元件122a到 122k的輸出求和并提供模擬輸出信號(hào)。因?yàn)樗须娐吩?22a到122k具有相同尺寸，所以可能比二進(jìn)制加權(quán)DAC更容 易將這些電路元件與輸入數(shù)據(jù)匹配。然而，存在對(duì)個(gè)電路元件可匹配的緊密程度的限 制。電路元件尤其會(huì)經(jīng)受各種制造非均一性，包括電路小片薄化和封裝/凸塊誘發(fā)的機(jī)械 應(yīng)力，其在不同程度上影響每一電路元件。因此，甚至制造于同一芯片上的電路元件也將彼 此不完全相同，且因此這些電路元件之間通常存在一些失配。對(duì)具有失配的電路元件的預(yù) 定選擇次序?qū)е螺斎霐?shù)據(jù)值與模擬輸出誤差之間的相關(guān)。如圖1中的常規(guī)DAC的模擬輸出 信號(hào)因此可具有降低的性能，例如，不良THD。
圖2展示具有數(shù)據(jù)加權(quán)平均(DWA)的DAC 200的框圖。出于本發(fā)明中將變得更清 楚的原因，DAC 200還可稱為完全DWA DAC0 DAC 200包括DWA單元210和輸出電路220。 DffA單元210接收N位輸入數(shù)據(jù)并提供K個(gè)選擇信號(hào)Seltl到SelK_lt)在每一取樣周期中，DffA 單元210可接收輸入數(shù)據(jù)值X，并斷言K個(gè)選擇信號(hào)中的χ個(gè)。在每一取樣周期中將斷言的 選擇信號(hào)的數(shù)目可取決于輸入數(shù)據(jù)值。然而，可基于當(dāng)前輸入數(shù)據(jù)值以及DWA單元210的 當(dāng)前狀態(tài)以不同次序斷言選擇信號(hào)，如下文所描述。輸出電路220包括K個(gè)電路元件222a 到222k，和求和器224。可通過來自DWA單元210的K個(gè)選擇信號(hào)動(dòng)態(tài)選擇K個(gè)電路元件 222。圖3A展示針對(duì)N = 3且K = 8的情況圖2中的DWA單元210的設(shè)計(jì)。在此設(shè)計(jì) 中，DWA單元210包括分別產(chǎn)生八個(gè)選擇信號(hào)Seltl到Sel7的八個(gè)選擇信號(hào)產(chǎn)生器310a到 310h。產(chǎn)生器310a到310h還分別稱為產(chǎn)生器G0到G70 圖3B展示選擇信號(hào)產(chǎn)生器310a的框圖，所述選擇信號(hào)產(chǎn)生器310a包括3位求和 器312和3位寄存器314。求和器312接收3位輸入數(shù)據(jù)值并將其與來自寄存器314的3 位所存儲(chǔ)值求和，且將3位結(jié)果提供到寄存器314。如果在將輸入數(shù)據(jù)值與所存儲(chǔ)值求和時(shí) 存在溢出，則求和器312斷言選擇信號(hào)Seltl，且如果不存在溢出，則求和器312解除斷言選 擇信號(hào)SelQ。返回參看圖3A，產(chǎn)生器Gtl到G7可各自實(shí)施為如圖3B所示。產(chǎn)生器Gtl到G7內(nèi)的 寄存器可分別以逐漸減小的值7到0初始化，如線320所示。在圖3A所示的實(shí)例中，第一 輸入數(shù)據(jù)值為4，每一產(chǎn)生器中的寄存器加上4，且產(chǎn)生器Gtl到G7的經(jīng)更新寄存器值展示在 線322中。產(chǎn)生器Gc^IjG3中的寄存器在加上4時(shí)溢出，且斷言選擇信號(hào)SeIc^IjSely第 二輸入數(shù)據(jù)值為2，每一產(chǎn)生器中的寄存器加上2，且產(chǎn)生器Gtl到G7的經(jīng)更新寄存器值展 示在線324中。產(chǎn)生器G4和G5中的寄存器在加上2時(shí)溢出，且斷言選擇信號(hào)Sel4和Sel5。 第三輸入數(shù)據(jù)值為3，每一產(chǎn)生器中的寄存器加上3，且產(chǎn)生器Gtl到G7的經(jīng)更新寄存器值展 示在線326中。產(chǎn)生器GpG6和G7中的寄存器在加上3時(shí)溢出，且斷言選擇信號(hào)Selc^Sel6 禾口 Sel7。圖3A和3B中的DWA設(shè)計(jì)循環(huán)通過八個(gè)電路元件且選擇與輸入數(shù)據(jù)值所指示一 樣多的電路元件。產(chǎn)生器Gc^IjG7中的八個(gè)寄存器存儲(chǔ)DWA單元210的當(dāng)前狀態(tài)。所斷言 的最后一個(gè)(或最右側(cè))選擇信號(hào)由寄存器以零值指示，其稱為零位置。無論何時(shí)接收到 新輸入數(shù)據(jù)值，均以緊接于當(dāng)前零位置右邊的選擇信號(hào)開始而斷言零個(gè)或零個(gè)以上選擇信 號(hào)。待斷言的選擇信號(hào)的數(shù)目且因此將移位零位置的位置的數(shù)目視輸入數(shù)據(jù)值而定。新的 零位置等于先前零位置加上當(dāng)前輸入數(shù)據(jù)值。零位置基于輸入數(shù)據(jù)值而從左邊移位到右邊 且在到達(dá)最右邊位置后繞回到左邊。零位置可處于對(duì)應(yīng)于八個(gè)產(chǎn)生器Gtl到G7的八個(gè)可能位置中的一者處。因此，視當(dāng) 前零位置而定，存在用以表示給定輸入數(shù)據(jù)值的八種不同方式。將斷言哪些選擇信號(hào)(且 因此將選擇哪些電路元件)是基于寄存器的狀態(tài)經(jīng)由表示輸入數(shù)據(jù)的不同可能方式而偽 隨機(jī)化的。完全DWA DAC與常規(guī)DAC相比具有若干益處。電路元件中的誤差從線性誤差轉(zhuǎn)換 為噪聲，從而有效地使輸入數(shù)據(jù)值與模擬輸出誤差不相關(guān)。此增加了噪聲下限，但改進(jìn)了 THD。然而，完全DWA DAC還具有若干缺點(diǎn)。與常規(guī)溫度計(jì)解碼器DAC (其選擇信號(hào)轉(zhuǎn)變較不頻繁)相比，完全DWA DAC增加了電路元件的切換速率。此導(dǎo)致較頻繁地對(duì)電路元件進(jìn) 行充電和放電，且因此導(dǎo)致增加的假信號(hào)能量和降低的動(dòng)態(tài)性能另外，圖3A和圖3B中的完全DWA設(shè)計(jì)針對(duì)N位DAC使用K個(gè)N位加法器和K個(gè)N 位寄存器。寄存器可產(chǎn)生較強(qiáng)的數(shù)字切換噪聲，此可不利地影響DAC的性能。完全DWA單 元還具有有限的可配置性。圖4展示具有動(dòng)態(tài)元件選擇(其還稱為動(dòng)態(tài)元件匹配(DEM))的DAC 400的設(shè)計(jì) 的框圖。在此設(shè)計(jì)中，DAC 400包括溫度計(jì)解碼器410、DEM單元420和輸出電路450。解碼 器410接收N位輸入數(shù)據(jù)并提供K個(gè)經(jīng)解碼信號(hào)Thtl到ThK_lt)解碼器410可如上文針對(duì)圖 1中的解碼器110所描述而操作。DEM單元420接收K個(gè)經(jīng)解碼信號(hào)和可能的輸入數(shù)據(jù)，并 提供K個(gè)選擇信號(hào)Seltl到SelK_lt)輸出電路450接收K個(gè)選擇信號(hào)并產(chǎn)生模擬輸出信號(hào)。 如上文針對(duì)圖1中的輸出電路120所描述，輸出電路450可包括可由K個(gè)選擇信號(hào)選擇的 K個(gè)電路元件。在圖4所示的設(shè)計(jì)中，DEM單元420包括信號(hào)映射電路430和控制電路440。信號(hào) 映射電路430從解碼器410接收K個(gè)經(jīng)解碼信號(hào)并重新布置這些信號(hào)以實(shí)現(xiàn)偽隨機(jī)化?？?通過以不同方式來重新布置K個(gè)經(jīng)解碼信號(hào)而獲得不同電路行為。舉例來說，信號(hào)映射電 路430可如下文所描述來循環(huán)旋轉(zhuǎn)K個(gè)經(jīng)解碼信號(hào)以實(shí)現(xiàn)圖3A所示的DWA行為。控制電 路440產(chǎn)生引導(dǎo)信號(hào)映射電路430的操作且影響產(chǎn)生K個(gè)選擇信號(hào)的方式的控制Z。如下 文所描述，控制電路440可靈活地支持多個(gè)操作模式。圖5A展示圖4中的DEM單元420內(nèi)的信號(hào)映射電路430的設(shè)計(jì)的框圖。為了清 楚起見，圖5A展示針對(duì)N = 3且K = 8的情況的設(shè)計(jì)。溫度計(jì)解碼器410接收3位輸入數(shù)據(jù)DpD1和D2且產(chǎn)生八個(gè)經(jīng)解碼信號(hào)Thtl到Th7。 解碼器410基于輸入數(shù)據(jù)值以經(jīng)解碼信號(hào)Thtl開始而以預(yù)定次序斷言經(jīng)解碼信號(hào)。表1給 出針對(duì)每一可能的3位輸入數(shù)據(jù)值的八個(gè)經(jīng)解碼信號(hào)Thtl到Th7的邏輯值。如表1所示，解 碼器410對(duì)于輸入數(shù)據(jù)值1僅斷言一個(gè)經(jīng)解碼信號(hào)Ttv對(duì)于輸入數(shù)據(jù)值2斷言兩個(gè)經(jīng)解碼 信號(hào)Thtl和Th1,等等，且對(duì)于輸入數(shù)據(jù)值7斷言七個(gè)經(jīng)解碼信號(hào)Thtl到Th6。表I-溫度計(jì)解碼器輸出
數(shù)據(jù)輸入 I Th。 Th1 Th2 Th3 Th4 Th5 Th6 Th7 ~~0 0 0 0 0 0 0 0 0 ~II ο ο ο ο ο ο ο
~~2I I 0 0 0 0 0 0
I I I ο ο ο ο ο ~I I I I ο ο ο ο
權(quán)利要求
一種設(shè)備，其包含第一電路，其接收輸入數(shù)據(jù)且提供基于所述輸入數(shù)據(jù)而斷言的多個(gè)第一信號(hào)；第二電路，其接收所述多個(gè)第一信號(hào)且提供用以選擇多個(gè)電路元件的多個(gè)第二信號(hào)；以及第三電路，其使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重產(chǎn)生用于所述第二電路的控制，所述第二電路基于來自所述第三電路的所述控制將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二信號(hào)。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述分?jǐn)?shù)數(shù)據(jù)權(quán)重是在零與所述輸入數(shù)據(jù)的值之 間且包括零與所述輸入數(shù)據(jù)的所述值在內(nèi)的值。
3.根據(jù)權(quán)利要求2所述的設(shè)備，其中所述分?jǐn)?shù)數(shù)據(jù)權(quán)重被上舍入或下舍入到最接近的整數(shù)。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述分?jǐn)?shù)數(shù)據(jù)權(quán)重是所述輸入數(shù)據(jù)的二分之一， 其被上舍入或下舍入到最接近的整數(shù)。
5.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述多個(gè)第二信號(hào)以順序次序選擇所述多個(gè)電路 元件。
6.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一電路基于所述輸入數(shù)據(jù)來斷言一定數(shù)目 的第一信號(hào)，且其中所斷言的第二信號(hào)的數(shù)目等于所斷言的第一信號(hào)的所述數(shù)目。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第一電路經(jīng)配置以對(duì)所述輸入數(shù)據(jù)執(zhí)行溫度 計(jì)解碼，且經(jīng)配置以提供經(jīng)溫度計(jì)解碼的信號(hào)作為所述多個(gè)第一信號(hào)。
8.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第二電路包括多個(gè)多路復(fù)用器，每一多路復(fù) 用器經(jīng)配置而以不同次序接收所述多個(gè)第一信號(hào)，且經(jīng)配置以提供所述多個(gè)第二信號(hào)中的 “"者 ο
9.根據(jù)權(quán)利要求8所述的設(shè)備，其中所述多個(gè)多路復(fù)用器經(jīng)配置以接收來自所述第三 電路的所述控制，且提供被循環(huán)旋轉(zhuǎn)由所述控制確定的量的所述多個(gè)第一信號(hào)作為所述多個(gè)第二信號(hào)。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中所述多個(gè)第一信號(hào)被循環(huán)旋轉(zhuǎn)等于所述輸入數(shù) 據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重的值的量。
11.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述第三電路包括 寄存器，其存儲(chǔ)所述控制的當(dāng)前值；數(shù)據(jù)控制器，其接收所述輸入數(shù)據(jù)并提供控制數(shù)據(jù)；以及求和器，其從所述數(shù)據(jù)控制器接收所述控制數(shù)據(jù)并從所述寄存器接收所述控制的當(dāng)前 值且將所述控制數(shù)據(jù)與所述控制的所述當(dāng)前值求和，并將所述控制的新值提供到所述寄存O
12.根據(jù)權(quán)利要求11所述的設(shè)備，其中所述控制數(shù)據(jù)是所述輸入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重。
13.根據(jù)權(quán)利要求11所述的設(shè)備，其中所述數(shù)據(jù)控制器進(jìn)一步將輸入提供到所述求和 器以控制所述控制數(shù)據(jù)的舍入，且所述求和器經(jīng)配置以將所述控制數(shù)據(jù)、所述控制的所述 當(dāng)前值和所述輸入求和以將所述控制的所述新值提供到所述寄存器。
14.根據(jù)權(quán)利要求13所述的設(shè)備，其中所述數(shù)據(jù)控制器包括第一邏輯裝置，其經(jīng)配置以基于指示所要舍入模式的模式選擇信號(hào)來產(chǎn)生作為“0”或 所述輸入數(shù)據(jù)的第一位的輸入值；第二邏輯裝置，其經(jīng)配置以產(chǎn)生作為所述輸入數(shù)據(jù)的第二位的所述控制數(shù)據(jù)的第一位；第三邏輯裝置，其經(jīng)配置以產(chǎn)生作為所述輸入數(shù)據(jù)的第三位的所述控制數(shù)據(jù)的第二 位；以及第四邏輯裝置，其經(jīng)配置以產(chǎn)生作為“0”的所述控制數(shù)據(jù)的第三位。
15.根據(jù)權(quán)利要求14所述的設(shè)備，其中所述第一到第四邏輯裝置為多路復(fù)用器。
16.一種集成電路，其包含第一電路，其接收輸入數(shù)據(jù)且提供基于所述輸入數(shù)據(jù)而斷言的多個(gè)第一信號(hào)； 第二電路，其接收所述多個(gè)第一信號(hào)且提供用以選擇多個(gè)電路元件的多個(gè)第二信號(hào)；以及第三電路，其使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重產(chǎn)生用于所述第二電路的控制，所述 第二電路基于來自所述第三電路的所述控制將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二信號(hào)。
17.根據(jù)權(quán)利要求16所述的集成電路，其中所述分?jǐn)?shù)數(shù)據(jù)權(quán)重是在零與所述輸入數(shù)據(jù) 的值之間且包括零與所述輸入數(shù)據(jù)的所述值在內(nèi)的值，其被上舍入或下舍入到最接近的整數(shù)。
18.根據(jù)權(quán)利要求16所述的集成電路，其中所述第一電路經(jīng)配置以對(duì)所述輸入數(shù)據(jù)執(zhí) 行溫度計(jì)解碼，且提供經(jīng)溫度計(jì)解碼的信號(hào)作為所述多個(gè)第一信號(hào)。
19.根據(jù)權(quán)利要求16所述的集成電路，其中所述第二電路進(jìn)一步包含多個(gè)多路復(fù)用器，其接收來自所述第三電路的所述控制且提供被循環(huán)旋轉(zhuǎn)等于所述輸 入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重的值的量的所述多個(gè)第一信號(hào)，以作為所述多個(gè)第二信號(hào)。
20.根據(jù)權(quán)利要求16所述的集成電路，其中所述第三電路包括 寄存器，其存儲(chǔ)所述控制的當(dāng)前值；數(shù)據(jù)控制器，其接收所述輸入數(shù)據(jù)并提供控制數(shù)據(jù)；以及求和器，其從所述數(shù)據(jù)控制器接收所述控制數(shù)據(jù)并從所述寄存器接收所述控制的當(dāng)前 值且將所述控制數(shù)據(jù)與所述控制的所述當(dāng)前值求和，并將所述控制的新值提供到所述寄存 器，其中所述控制數(shù)據(jù)是所述輸入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重。
21.根據(jù)權(quán)利要求20所述的集成電路，其中所述數(shù)據(jù)控制器進(jìn)一步經(jīng)配置以將輸入提 供到所述求和器以控制所述控制數(shù)據(jù)的舍入，且所述求和器將所述控制數(shù)據(jù)、所述控制的 所述當(dāng)前值和所述輸入求和以將所述控制的所述新值提供到所述寄存器。
22.一種方法，其包含基于輸入數(shù)據(jù)而斷言多個(gè)第一信號(hào)中的零個(gè)或零個(gè)以上第一信號(hào)；使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重產(chǎn)生控制；基于所述控制將所述多個(gè)第一信號(hào)映射到多個(gè)第二信號(hào)；以及基于所述多個(gè)第二信號(hào)選擇多個(gè)電路元件中的零個(gè)或零個(gè)以上電路元件。
23.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包含提供所述分?jǐn)?shù)數(shù)據(jù)權(quán)重作為在零與所述輸入數(shù)據(jù)的值之間且包括零與所述輸入數(shù)據(jù)的所述值在內(nèi)的值，其被上舍入或下舍入到最接近的整數(shù)。
24.根據(jù)權(quán)利要求22所述的方法，其中所述斷言所述多個(gè)第一信號(hào)中的零個(gè)或零個(gè)以 上第一信號(hào)包括基于所述輸入數(shù)據(jù)的溫度計(jì)解碼而斷言所述多個(gè)第一信號(hào)中的零個(gè)或零 個(gè)以上第一信號(hào)。
25.根據(jù)權(quán)利要求22所述的方法，其中所述將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二 信號(hào)包括提供被循環(huán)旋轉(zhuǎn)等于所述輸入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重的量的所述多個(gè)第一信 號(hào)，以作為所述多個(gè)第二信號(hào)。
26.根據(jù)權(quán)利要求22所述的方法，其進(jìn)一步包含將所述控制的當(dāng)前值與所述輸入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重累加以獲得所述控制的新值。
27.一種設(shè)備，其包含用于基于輸入數(shù)據(jù)而斷言多個(gè)第一信號(hào)中的零個(gè)或零個(gè)以上第一信號(hào)的裝置； 用于使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重產(chǎn)生控制的裝置； 用于基于所述控制將所述多個(gè)第一信號(hào)映射到多個(gè)第二信號(hào)的裝置；以及 用于基于所述多個(gè)第二信號(hào)選擇多個(gè)電路元件中的零個(gè)或零個(gè)以上電路元件的裝置。
28.根據(jù)權(quán)利要求27所述的設(shè)備，其進(jìn)一步包含用于提供所述分?jǐn)?shù)數(shù)據(jù)權(quán)重作為在零與所述輸入數(shù)據(jù)的值之間且包括零與所述 輸入數(shù)據(jù)的所述值在內(nèi)的值的裝置，且所述值被上舍入或下舍入到最接近的整數(shù)。
29.根據(jù)權(quán)利要求27所述的設(shè)備，其中所述用于斷言所述多個(gè)第一信號(hào)中的零個(gè)或零 個(gè)以上第一信號(hào)的裝置經(jīng)配置以基于所述輸入數(shù)據(jù)的溫度計(jì)解碼而斷言所述多個(gè)第一信 號(hào)中的零個(gè)或零個(gè)以上第一信號(hào)。
30.根據(jù)權(quán)利要求27所述的設(shè)備，其中所述用于將所述多個(gè)第一信號(hào)映射到所述多個(gè) 第二信號(hào)的裝置經(jīng)配置以提供被循環(huán)旋轉(zhuǎn)等于所述輸入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重的量的 所述多個(gè)第一信號(hào)，以作為所述多個(gè)第二信號(hào)。
31.根據(jù)權(quán)利要求27所述的設(shè)備，其進(jìn)一步包含用于將所述控制的當(dāng)前值與所述輸入數(shù)據(jù)的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重累加以獲得所述控制 的新值的裝置。
32.一種用于將數(shù)字輸入數(shù)據(jù)轉(zhuǎn)換為模擬輸出信號(hào)的數(shù)/模轉(zhuǎn)換器(DAC)，所述DAC包含具有同等尺寸的第一多個(gè)電路元件，其經(jīng)配置以產(chǎn)生所述模擬輸出信號(hào)；第一溫度計(jì)解碼器，其接收所述數(shù)字輸入數(shù)據(jù)的至少第一部分并提供多個(gè)第一信號(hào)；以及第一動(dòng)態(tài)元件匹配(DEM)單元，其接收所述多個(gè)第一信號(hào)并提供用于選擇所述第一多 個(gè)電路元件的多個(gè)第二信號(hào)，所述第一 DEM單元基于所述數(shù)字輸入數(shù)據(jù)的所述至少第一部 分的分?jǐn)?shù)數(shù)據(jù)權(quán)重將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二信號(hào)。
33.根據(jù)權(quán)利要求32所述的DAC，其中所述第一DEM單元包括多個(gè)多路復(fù)用器，每一多路復(fù)用器經(jīng)配置而以不同次序接收所述多個(gè)第一信號(hào)且經(jīng)配 置以提供所述多個(gè)第二信號(hào)中的一者；以及控制電路，其基于所述數(shù)字輸入數(shù)據(jù)的所述至少第一部分的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重而產(chǎn)生用于所述多個(gè)多路復(fù)用器的控制。
34.根據(jù)權(quán)利要求33所述的DAC，其中所述控制電路將所述數(shù)字輸入數(shù)據(jù)的所述至少 第一部分的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重與所述控制的當(dāng)前值累加以獲得所述控制的新值。
35.根據(jù)權(quán)利要求32所述的DAC，其中所述第一多個(gè)電路元件包括提供等量電流的多 個(gè)電流源。
36.根據(jù)權(quán)利要求32所述的DAC，其中所述第一多個(gè)電路元件包括具有同等尺寸的多 個(gè)電容器。
37.根據(jù)權(quán)利要求32所述的DAC，其進(jìn)一步包含具有同等尺寸的第二多個(gè)電路元件，其經(jīng)配置以產(chǎn)生所述模擬輸出信號(hào)；以及第二溫度計(jì)解碼器，其接收所述數(shù)字輸入數(shù)據(jù)的第二部分并提供用于選擇所述第二多 個(gè)電路元件的多個(gè)第三信號(hào)，所述數(shù)字輸入數(shù)據(jù)的所述第一部分和第二部分不重疊且每一 者包括所述數(shù)字輸入數(shù)據(jù)的至少一個(gè)位。
38.根據(jù)權(quán)利要求37所述的DAC，其中所述第二多個(gè)電路元件包括提供等量電流的多 個(gè)電流源。
39.根據(jù)權(quán)利要求37所述的DAC，其中所述第二多個(gè)電路元件包括具有同等尺寸的多 個(gè)電容器。
40.根據(jù)權(quán)利要求32所述的DAC，其進(jìn)一步包含具有同等尺寸的第二多個(gè)電路元件，其經(jīng)配置以產(chǎn)生所述模擬輸出信號(hào)；以及第二溫度計(jì)解碼器，其接收所述數(shù)字輸入數(shù)據(jù)的第二部分并提供多個(gè)第三信號(hào)，所述 數(shù)字輸入數(shù)據(jù)的所述第一部分和第二部分不重疊且每一者包括所述數(shù)字輸入數(shù)據(jù)的至少 一個(gè)位；以及第二 DEM單元，其接收所述多個(gè)第三信號(hào)并提供用于選擇所述第二多個(gè)電路元件的多 個(gè)第四信號(hào)，所述第二 DEM單元經(jīng)配置以基于所述數(shù)字輸入數(shù)據(jù)的所述第二部分的分?jǐn)?shù)數(shù) 據(jù)權(quán)重將所述多個(gè)第三信號(hào)映射到所述多個(gè)第四信號(hào)。
41.根據(jù)權(quán)利要求40所述的DAC，其中所述第二DEM單元包括多個(gè)多路復(fù)用器，每一多路復(fù)用器經(jīng)配置而以不同次序來接收所述多個(gè)第三信號(hào)且提 供所述多個(gè)第四信號(hào)中的一者；以及控制電路，其基于所述數(shù)字輸入數(shù)據(jù)的所述第二部分的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重而產(chǎn)生用于 所述多個(gè)多路復(fù)用器的控制。
42.根據(jù)權(quán)利要求41所述的DAC，其中所述控制電路將所述數(shù)字輸入數(shù)據(jù)的所述第二 部分的所述分?jǐn)?shù)數(shù)據(jù)權(quán)重與所述控制的當(dāng)前值累加以獲得所述控制的新值。
43.根據(jù)權(quán)利要求40所述的DAC，其中所述第二多個(gè)電路元件包括提供等量電流的多 個(gè)電流源。
44.根據(jù)權(quán)利要求40所述的DAC，其中所述第二多個(gè)電路元件包括具有同等尺寸的多 個(gè)電容器。
45.根據(jù)權(quán)利要求40所述的DAC，其進(jìn)一步包含電路元件陣列，其包括所述第一多個(gè)電路元件和第二多個(gè)電路元件，所述電路元件陣 列經(jīng)配置以產(chǎn)生所述模擬輸出信號(hào)；列解碼器，其基于所述多個(gè)第二或第四信號(hào)中的一者而產(chǎn)生用于選擇所述電路元件陣列的一列的多個(gè)第五信號(hào)；以及行解碼器，其基于所述多個(gè)第二或第四信號(hào)中的另一者而產(chǎn)生用于選擇所述電路元件 陣列的一行的多個(gè)第六信號(hào)。
全文摘要
根據(jù)本發(fā)明的至少一個(gè)實(shí)施例，一種設(shè)備可包括第一、第二和第三電路。所述第一電路接收輸入數(shù)據(jù)且提供基于所述輸入數(shù)據(jù)而斷言的多個(gè)第一信號(hào)。所述第二電路接收所述多個(gè)第一信號(hào)且提供用以選擇多個(gè)電路元件的多個(gè)第二信號(hào)。所述第三電路使用所述輸入數(shù)據(jù)的分?jǐn)?shù)數(shù)據(jù)權(quán)重產(chǎn)生用于所述第二電路的控制，所述第二電路基于來自所述第三電路的所述控制將所述多個(gè)第一信號(hào)映射到所述多個(gè)第二信號(hào)。
文檔編號(hào)H03M1/66GK101960722SQ200980107898
公開日2011年1月26日 申請(qǐng)日期2009年3月8日 優(yōu)先權(quán)日2008年3月7日
發(fā)明者姬恩·H·麥卡利斯特, 海加-塔尼?！み_(dá)巴格, 秀東萬 申請(qǐng)人:高通股份有限公司