專利名稱：基于cpld的高速實(shí)時(shí)帶阻濾波器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及工業(yè)領(lǐng)域中數(shù)字信號(hào)處理系統(tǒng)，尤其是高速或超高速實(shí)時(shí)濾波的 技術(shù)，具體地說是一種基于CPLD的高速實(shí)時(shí)帶阻濾波器。
背景技術(shù)：
目前，常見的數(shù)字信號(hào)處理系統(tǒng)一般由A/D轉(zhuǎn)換模塊，數(shù)字濾波模塊和D/A轉(zhuǎn)換模 塊組成。模擬信號(hào)由A/D轉(zhuǎn)換模塊輸入，經(jīng)過數(shù)字濾波模塊處理后，經(jīng)D/A轉(zhuǎn)換模塊輸出。 數(shù)字濾波模塊是這里的核心，目前一般采用微處理器，用軟件來實(shí)現(xiàn)濾波算法。但在某些場(chǎng) 合，比如需要對(duì)高速信號(hào)進(jìn)行實(shí)時(shí)處理的場(chǎng)合，上述系統(tǒng)就有些力不從心，軟件的運(yùn)行速度 無法滿足實(shí)時(shí)性的要求。采用可編程邏輯器件CPLD，以硬件的方式實(shí)現(xiàn)濾波算法，可以有效 地提高濾波模塊的處理速度，能夠在高速甚至超高速場(chǎng)合進(jìn)行實(shí)時(shí)信號(hào)處理。
發(fā)明內(nèi)容本實(shí)用新型的目的是針對(duì)大部分現(xiàn)有的數(shù)字信號(hào)處理系統(tǒng)在高速或超高速場(chǎng)合 下無法滿足任務(wù)要求的問題，設(shè)計(jì)一套數(shù)字信號(hào)處理系統(tǒng)，使高速甚至超高速場(chǎng)合下信號(hào) 處理更穩(wěn)定更準(zhǔn)確。本實(shí)用新型的技術(shù)方案是一種基于CPLD的實(shí)時(shí)帶阻濾波器，它由串行A/D模塊(I)采集模擬量，經(jīng)轉(zhuǎn)換送 數(shù)字濾波模塊(II)進(jìn)行數(shù)字信號(hào)處理，最后由串行D/A模塊(III)以模擬量輸出。其中數(shù)字濾波模塊(II)的特征是它主要由A/D接口電路(1)，數(shù)字帶阻濾波運(yùn)算 電路(2)和D/A輸出電路(3)等幾部分組成，見附圖1。A/D接口電路(1)的輸入與A/D轉(zhuǎn) 換器(I)對(duì)應(yīng)的輸出端相連，數(shù)字帶阻濾波運(yùn)算電路O)的輸入與A/D接口電路(1)對(duì)應(yīng) 的輸出端相連，D/A輸出電路(3)的輸入與數(shù)字帶阻濾波運(yùn)算(2)對(duì)應(yīng)的輸出端相連，D/A 輸出電路(3)的輸出與D/A轉(zhuǎn)換器(III)對(duì)應(yīng)的輸入端相連。本實(shí)用新型具有以下優(yōu)點(diǎn)本實(shí)用新型針對(duì)高速甚至超高速場(chǎng)合下的信號(hào)處理系統(tǒng)設(shè)計(jì)的基于CPLD的實(shí)時(shí) 帶阻濾波器可通過對(duì)經(jīng)高速A/D轉(zhuǎn)換得到的數(shù)字信號(hào)進(jìn)行實(shí)時(shí)濾波，實(shí)現(xiàn)對(duì)特定頻帶范圍 的實(shí)時(shí)“陷波”處理。在數(shù)字信號(hào)處理領(lǐng)域，CPLD相較于專門的DSP芯片或FPGA的優(yōu)勢(shì)在于其超高的 處理速度，以及較好的時(shí)間可預(yù)測(cè)性。因而特別適合用來進(jìn)行實(shí)時(shí)信號(hào)處理，拓寬了信號(hào)處 理系統(tǒng)的應(yīng)用領(lǐng)域。

圖1是由本實(shí)用新型構(gòu)成的信號(hào)處理系統(tǒng)結(jié)構(gòu)示意圖。圖2是本實(shí)用新型的組成結(jié)構(gòu)框圖示意圖。圖3是A/D轉(zhuǎn)換器與本實(shí)用新型連接示意圖。[0013]圖4是本實(shí)用新型與D/A轉(zhuǎn)換器連接示意圖。 具體實(shí)施方案下面結(jié)構(gòu)附圖和實(shí)施實(shí)例對(duì)本實(shí)用新型作進(jìn)一步的說明如圖1及圖2所示。一種單芯片控制的實(shí)時(shí)帶阻濾波器，它主要由A/D接口電路(1)，數(shù)字帶阻濾波運(yùn) 算電路⑵和D/A輸出電路(3)組成。A/D接口電路⑴的輸入與A/D轉(zhuǎn)換器⑴對(duì)應(yīng)的輸出端相連，數(shù)字帶阻濾波運(yùn)算 電路⑵的輸入與A/D接口電路⑴對(duì)應(yīng)的輸出端相連，D/A輸出電路(3)的輸入與數(shù)字 帶阻濾波運(yùn)算⑵對(duì)應(yīng)的輸出端相連，D/A輸出電路⑶的輸出與D/A轉(zhuǎn)換器(III)對(duì)應(yīng) 的輸入端相連。本實(shí)用新型采用CPLD實(shí)現(xiàn)了數(shù)字實(shí)時(shí)帶阻濾波器的功能，能夠進(jìn)行高速甚至超 高速實(shí)時(shí)濾波，快速有效地過濾掉特定頻帶的信號(hào)。通過串行通信方式將A/D轉(zhuǎn)換器、D/A 轉(zhuǎn)換器與芯片主體連接起來，構(gòu)成實(shí)時(shí)信號(hào)處理系統(tǒng)。本實(shí)用新型在整個(gè)信號(hào)處理系統(tǒng)中 的連接關(guān)系如圖1所示。基于工業(yè)生產(chǎn)中的實(shí)際需求，本實(shí)用新型的類型采用帶阻濾波器，其有效陷波范 圍為 9900Hz 到 11 IOOHz?；诟咚賹?shí)時(shí)濾波的要求，本實(shí)用新型算法的實(shí)現(xiàn)上采用UR濾波器，較之HR濾 波器，其幅頻特性精度更高，有效地保證了系統(tǒng)的準(zhǔn)確性。具體選用的UR濾波器類型為橢 圓濾波器，橢圓濾波器的通帶雖不是最平坦的，但卻有最窄的過渡帶，在同等指標(biāo)下，橢圓 濾波器能更合理地平衡通帶和阻帶，既保證了對(duì)阻帶的準(zhǔn)確抑制，有防止了通帶的過度衰 減?？紤]到高階濾波器會(huì)使算法復(fù)雜化，本實(shí)用新型在濾波器階數(shù)的選擇上采用四 階，使算法的復(fù)雜性在適當(dāng)?shù)姆秶鷥?nèi)。CPLD中計(jì)算一般為定點(diǎn)數(shù)，而數(shù)字濾波器系數(shù)為浮點(diǎn)數(shù)，本實(shí)用新型對(duì)這些浮點(diǎn) 數(shù)進(jìn)行了量化處理。采用的方法為縮放2的η次方的量化方法，將系數(shù)同乘以適當(dāng)?shù)目s放 因子，化為整數(shù)，在差分方程的最后再除以該縮放因子?？s放因子選擇適當(dāng)可以把由系數(shù)量 化引起的誤差控制在很小的范圍內(nèi)，雖然會(huì)損失很小一部分精度，但系數(shù)量化大大減小了 硬件資源，從而極大地提高了運(yùn)算速度。本實(shí)用新型采用的A/D轉(zhuǎn)換模塊為Texas Instruments公司的tlclM3，由A/D控 制模塊進(jìn)行控制。該芯片擁有11路模擬量輸入通道，集成了采樣-保持功能模塊，采用CMOS 技術(shù)，噪聲低，熱穩(wěn)定性好。片選信號(hào)/CS的頻率通過A/D控制模塊與系統(tǒng)采樣頻率保持一 致，考慮到實(shí)時(shí)性的要求，A/D轉(zhuǎn)換模式選擇模式1，進(jìn)行快速轉(zhuǎn)換，保證了實(shí)時(shí)性。Tlcl543 的輸出為串行數(shù)據(jù)，本實(shí)用新型的A/D接口電路將實(shí)現(xiàn)數(shù)據(jù)的串轉(zhuǎn)并功能。A/D接口電路與 tlcl543接口圖見圖3。本實(shí)用新型采用的D/A轉(zhuǎn)換器為Texas Instruments公司的tlc5615，由D/A控制 模塊進(jìn)行控制。該芯片功耗低，熱穩(wěn)定性好，刷新率高達(dá)1. 21MHz，有效保證了數(shù)據(jù)轉(zhuǎn)換的快 速性。通過D/A輸出電路實(shí)現(xiàn)時(shí)鐘信號(hào)與CPLD的時(shí)鐘同步。Tlc5615的輸入為串行數(shù)據(jù)， 本實(shí)用新型的D/A輸出電路將實(shí)現(xiàn)數(shù)據(jù)的并轉(zhuǎn)串功能。D/A輸出電路與tlc6515接口圖見圖4。考慮到濾波器位數(shù)的增加一方面提高了運(yùn)算的精度，另一方面也增加了硬件開 銷，減低了速度。此外，為與A/D控制模塊及D/A控制模塊相配合，本實(shí)用新型在處理位數(shù) 上選擇10位，10位數(shù)據(jù)并行送入數(shù)字濾波器，經(jīng)“陷波”處理后輸出10位并行數(shù)據(jù)。本實(shí)用新型的工作過程如下系統(tǒng)上電啟動(dòng)后，由于數(shù)字濾波器的算法核心為差分方程，故系統(tǒng)從第二個(gè)采樣 周期才開始正常工作。CPLD的A/D接口電路根據(jù)控制要求控制tlcl543的工作時(shí)序，使模 擬信號(hào)經(jīng)tlcl543采樣量化后轉(zhuǎn)換成10位串行數(shù)字信號(hào)送入CPLD，A/D接口電路利用移位 功能將10位串行數(shù)據(jù)轉(zhuǎn)換為10位并行數(shù)據(jù)。接下來這10位并行數(shù)據(jù)經(jīng)帶阻濾波器的處 理轉(zhuǎn)換成一組新的10位并行數(shù)據(jù)，它將通過D/A輸出電路并轉(zhuǎn)串處理變成10位串行數(shù)據(jù)， 并在該電路控制控制下由tlc5615轉(zhuǎn)換成目標(biāo)模擬量輸出。輸出的模擬信號(hào)中9900Hz到 11 IOOHz范圍內(nèi)的頻率分量將會(huì)得到最大程度的抑制，從而實(shí)現(xiàn)準(zhǔn)確濾波。由于CPLD極高 的運(yùn)算速度，配合A/D、D/A的快速轉(zhuǎn)換，再加上濾波器算法本身的快速性，本實(shí)用新型的轉(zhuǎn) 換速度得以保證?？梢姳緦?shí)用新型完全可以用來進(jìn)行高速甚至超高速實(shí)時(shí)濾波。
權(quán)利要求1.一種單芯片控制的實(shí)時(shí)帶阻濾波器，其特征是它主要由A/D控制模塊(1)，數(shù)字帶阻 濾波器⑵和D/A控制模塊(3)組成，A/D控制模塊⑴的輸入與A/D轉(zhuǎn)換器⑴對(duì)應(yīng)的 輸出端相連，數(shù)字帶阻濾波器⑵的輸入與A/D控制模塊⑴對(duì)應(yīng)的輸出端相連，D/A控制 模塊⑶的輸入與數(shù)字帶阻濾波器⑵對(duì)應(yīng)的輸出端相連，D/A控制模塊(3)的輸出與D/ A轉(zhuǎn)換器(III)對(duì)應(yīng)的輸入端相連。
2.根據(jù)權(quán)利要求1所述的單芯片控制的實(shí)時(shí)帶阻濾波器，其特征是所述的數(shù)字濾波器 (2)采用四階橢圓濾波器實(shí)現(xiàn)，陷波范圍為9900Hz到11100Hz，帶阻濾波器的處理位數(shù)為10 位。
3.根據(jù)權(quán)利要求1所述的單芯片控制的實(shí)時(shí)帶阻濾波器，其特征是其中的A/D控制模 塊(1)控制A/D轉(zhuǎn)換器的工作時(shí)序，并進(jìn)行數(shù)據(jù)的串轉(zhuǎn)并處理。
4.根據(jù)權(quán)利要求1所述的單芯片控制的實(shí)時(shí)帶阻濾波器，其特征是其中的D/A控制模 塊(3)控制D/A轉(zhuǎn)換器的工作時(shí)序，并進(jìn)行數(shù)據(jù)的并轉(zhuǎn)串處理。
專利摘要本實(shí)用新型提供了一種基于CPLD的信號(hào)處理系統(tǒng)的實(shí)現(xiàn)方法，可完成高速實(shí)時(shí)濾波任務(wù)。它由串行A/D模塊(I)采集模擬量，經(jīng)轉(zhuǎn)換送數(shù)字濾波模塊(II)進(jìn)行數(shù)字信號(hào)處理，最后由串行D/A模塊(III)以模擬量輸出，見說明書摘要附圖。本設(shè)計(jì)提供的數(shù)字濾波器算法可以快速有效地幫助抑制特定頻帶的信號(hào)，并基于CPLD來實(shí)現(xiàn)該算法，再加上A/D模塊和D/A模塊采用高速轉(zhuǎn)換模式，因此該系統(tǒng)可應(yīng)用于高速甚至是超高速信號(hào)處理場(chǎng)合，進(jìn)行高速實(shí)時(shí)濾波。
文檔編號(hào)H03H17/02GK201854251SQ20092004886
公開日2011年6月1日 申請(qǐng)日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者李寧, 杜平, 熊光華 申請(qǐng)人:南京工程學(xué)院