專(zhuān)利名稱(chēng)：：一種濾波器的校正裝置及有源rc復(fù)數(shù)濾波器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種濾波器的校正裝置，以及應(yīng)用該校正裝置的有源RC復(fù)數(shù)濾波器。
背景技術(shù)：
：復(fù)數(shù)濾波器具有一定的鏡像抑制能力，主要用以消除低中頻接收機(jī)的鏡像噪聲。由于復(fù)數(shù)濾波器具有正負(fù)頻域不對(duì)稱(chēng)的傳輸曲線，因此復(fù)數(shù)濾波器相比較現(xiàn)有的普通濾波器具有結(jié)構(gòu)復(fù)雜、功耗較高的缺點(diǎn)。現(xiàn)有的有源RC濾波器由于不需要在片上集成電感線圈，因此是一種容易實(shí)現(xiàn)高集成度的濾波器結(jié)構(gòu)。隨著CMOS工藝的進(jìn)步，有源RC濾波器能工作的頻帶不斷提高，工作的電壓不斷降低，消耗的功耗越來(lái)越小，但所存在的電容電阻相對(duì)誤差并未因此減小。在當(dāng)前主流的0.18微米的CMOS工藝下，金屬_絕緣體_金屬電容誤差為15%，而電阻誤差高達(dá)30%以上。該誤差會(huì)極大地影響有源RC濾波器的頻率傳輸特性。
發(fā)明內(nèi)容針對(duì)現(xiàn)有技術(shù)中存在的缺陷和不足，本發(fā)明的目的是提供一種濾波器的校正裝置及應(yīng)用該裝置的有源RC復(fù)數(shù)濾波器，具有高集成度且低能耗，對(duì)CMOS工藝偏差的影響不敏感、頻率傳輸特性穩(wěn)定并具有一定鏡像抑制能力，使其適用于低中頻接收機(jī)結(jié)構(gòu)中。為達(dá)到上述目的，發(fā)明提出了一種濾波器的校正裝置，包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。其中，所述模擬模塊包括第一運(yùn)算放大器0PA1，所述運(yùn)算放大器0PA1具有正輸入端VK^及負(fù)輸入端；所述負(fù)輸入端連接所述待校正電阻R，所述待校正電阻R的另一端接地；第一NMOS管NM0S1，所述第一NMOS管NM0S1的源極與所述運(yùn)算放大器0PA1的負(fù)輸入端電連接，柵極與所述運(yùn)算放大器0PA1的輸出端電連接，漏極與第二運(yùn)算放大器0PA2的負(fù)輸入端電連接；第二運(yùn)算放大器0PA2，具有正輸入端VKEF2及負(fù)輸入端，所述負(fù)輸入端電連接所述第一NMOS管NM0S1的漏極；CMOS開(kāi)關(guān)SI及待校正的陣列形式的電容C，所述CMOS開(kāi)關(guān)SI與所述電容C并聯(lián)，并與所述第二運(yùn)算放大器0PA2的負(fù)輸入端和輸出端電連接；第一比較器C0MP1和第二比較器C0MP2，所述第一比較器C0MP1的正輸入端電連接低閥值電壓VTHMW，所述第二比較器C0MP2的負(fù)輸入端電連接高閥值電壓VTHHreH，所述第一比較器C0MP1的負(fù)輸入端和第二比較器C0MP2正輸入端與所述第二運(yùn)算放大器0PA2的輸出端電連接；第一比較器C0MP1的輸出端UP及第二比較器C0MP2的輸出端DN分別電連接所述數(shù)字電路。其中，所述校正裝置還包括電源時(shí)鐘控制模塊，所述電源時(shí)鐘控制模塊分別電連接所述模擬模塊和數(shù)字模塊；所述電源時(shí)鐘控制模塊包括第一反向器INV1，所述第一反向器INV1的輸入端所述數(shù)字模塊的標(biāo)志結(jié)束信號(hào)END_FLAG;與非門(mén)NAND，所述與非門(mén)NAND的輸入端電連接所述反向器INV1的輸出端及所述模擬模塊的模擬時(shí)鐘信號(hào)CLK_ANA;第二反向器INV2，所述第二反向器INV2的輸入端電連接所述與非門(mén)NAND的輸出端；所述第二反向器INV2的輸出端電連接所述數(shù)字模塊的數(shù)字時(shí)鐘信號(hào)CLK_DIGI;PMOS管開(kāi)關(guān)PMOS，所述PMOS管開(kāi)關(guān)PMOS的柵極接標(biāo)志結(jié)束信號(hào)END_FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA。其中，所述濾波器的電容具有相同的電容值，且所述濾波器的電容的電容值為校正裝置中電容的電容值的2W—^咅，N為正整數(shù)所述濾波器電阻取值為所述校正裝置中最小單位電阻的阻值的整數(shù)倍；所述濾波器電容以二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式連接。本發(fā)明還提出了一種應(yīng)用上述的校正裝置的有源RC復(fù)數(shù)濾波器，包括4階巴特沃斯復(fù)數(shù)濾波器，所述4階巴特沃斯復(fù)數(shù)濾波器包括4個(gè)級(jí)聯(lián)的復(fù)數(shù)濾波器；所述每一復(fù)數(shù)濾波器的電容具有相同的電容值；校正裝置，所述校正裝置電連接所述4階巴特沃斯復(fù)數(shù)濾波器，所述校正裝置設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述4階巴特沃斯復(fù)數(shù)濾波器的四個(gè)復(fù)數(shù)濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。其中，所述校正裝置包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述4階巴特沃斯復(fù)數(shù)濾波器的四個(gè)復(fù)數(shù)濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。其中，所述模擬模塊包括第一運(yùn)算放大器0PA1，所述運(yùn)算放大器0PA1具有正輸入端VK^及負(fù)輸入端；所述負(fù)輸入端連接所述待校正電阻R，所述待校正電阻R的另一端接地；第一NMOS管NM0S1，所述第一NMOS管NM0S1的源極與所述運(yùn)算放大器0PA1的負(fù)輸入端電連接，柵極與所述運(yùn)算放大器0PA1的輸出端電連接，漏極與第二運(yùn)算放大器0PA2的負(fù)輸入端電連接；第二運(yùn)算放大器0PA2，具有正輸入端VKEF2及負(fù)輸入端，所述負(fù)輸入端電連接所述第一NM0S管NM0S1的漏極；CMOS開(kāi)關(guān)SI及待校正的陣列形式的電容C，所述CMOS開(kāi)關(guān)SI與所述電容C并聯(lián)，并與所述第二運(yùn)算放大器0PA2的負(fù)輸入端和輸出端電連接；第一比較器C0MP1和第二比較器C0MP2，所述第一比較器C0MP1的正輸入端電連接低閥值電壓VTH—MW，所述第二比較器C0MP2的負(fù)輸入端電連接高閥值電壓VTH—HreH，所述第一比較器C0MP1的負(fù)輸入端和第二比較器C0MP2正輸入端與所述第二運(yùn)算放大器0PA2的輸出端電連接；第一比較器C0MP1的輸出端UP及第二比較器C0MP2的輸出端DN分別電連接所述數(shù)字電路。其中，所述有源RC復(fù)數(shù)濾波器還包括電源時(shí)鐘控制模塊，所述電源時(shí)鐘控制模塊分別電連接所述模擬模塊和數(shù)字模塊；所述電源時(shí)鐘控制模塊包括第一反向器INV1，所述第一反向器INV1的輸入端所述數(shù)字模塊的標(biāo)志結(jié)束信號(hào)END_FLAG;與非門(mén)NAND，所述與非門(mén)NAND的輸入端電連接所述反向器INV1的輸出端及所述模擬模塊的模擬時(shí)鐘信號(hào)CLK_ANA;第二反向器INV2，所述第二反向器INV2的輸入端電連接所述與非門(mén)NAND的輸出端；所述第二反向器INV2的輸出端電連接所述數(shù)字模塊的數(shù)字時(shí)鐘信號(hào)CLK_DIGI;PMOS管開(kāi)關(guān)PMOS，所述PMOS管開(kāi)關(guān)PMOS的柵極接標(biāo)志結(jié)束信號(hào)END_FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA，模擬電源信號(hào)VDDA也給有源RC復(fù)數(shù)濾波器供電。其中，所述4階巴特沃斯復(fù)數(shù)濾波器為四級(jí)結(jié)構(gòu)級(jí)聯(lián)結(jié)構(gòu)，每一復(fù)數(shù)濾波器包括電阻RMINI+、ReAINI-、ReAIN—Q+、RMIN—Q-;所述電阻ReAIN—1+—端電連接I路正輸入信號(hào)Iin+，另一端電連接第三運(yùn)算放大器0PA3的正輸入端；所述電阻R^wI-—端電連接I路負(fù)輸入信號(hào)Iin-，另一端電連接第三運(yùn)算放大器0PA3的負(fù)輸入端；所述電阻R^wQ+—端電連接Q路正輸入信號(hào)Qin+，另一端電連接第四運(yùn)算放大器0PA4的正輸入端；所述電阻RMINQ-—端電連接Q路負(fù)輸入信號(hào)Qin-，另一端電連接第四運(yùn)算放大器0PA4的負(fù)輸入端；電阻C_I+與電阻R_I+并聯(lián)，并電連接所述第三運(yùn)算放大器0PA3的正輸入端和負(fù)輸出端；電阻C_I_與電阻R_I_并聯(lián)，并電連接所述第三運(yùn)算放大器0PA3的負(fù)輸入端和正輸出端；電阻C_Q+與電阻R_Q+并聯(lián)，并電連接所述第四運(yùn)算放大器0PA4的正輸入端和負(fù)輸出端；電阻C_Q_與電阻R_Q_并聯(lián)，并電連接所述第四運(yùn)算放大器0PA4的負(fù)輸入端和正輸出端；電阻(RFB_I_)、(RFB_I+)、(RFB_Q+)、(RFB_Q_)—端分別接所述第四運(yùn)算放大器(0PA4)與所述第三運(yùn)算放大器(0PA3)的負(fù)正輸出端，另一端接所述第三運(yùn)算放大器(0PA3)與所述第四運(yùn)算放大器(0PA4)的負(fù)正、正負(fù)輸入端；所述電容C_I+、C_I_、C_Q+、C_Q_分別電連接所述數(shù)字模塊的輸出端SWOSW6;所述每一復(fù)數(shù)濾波器還包括電容陣列，所述電容陣列包括電容C1C7，所述電容C1C7分別與開(kāi)關(guān)S1S7串聯(lián)，然后相互并聯(lián)；所述電容C1C7的電容量分別為:C、C/2、C/4、C/8、C/16、C/32、C/64;所述每一開(kāi)關(guān)SlS7分別連接所述數(shù)字模塊的一個(gè)輸出端SW0SW6，并由所述輸出端SW0S怖控制。其中，所述濾波器的電容具有相同的電容值，且所述濾波器的電容的電容值為校正裝置中電容的電容值的2N—1倍，N為正整數(shù)；所述濾波器電阻取值為所述校正裝置中最小單位電阻的阻值的整數(shù)倍；所述濾波器電容以二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式連接。上述技術(shù)方案具有如下優(yōu)點(diǎn)本發(fā)明通過(guò)對(duì)單個(gè)電阻_電容乘積的校正來(lái)實(shí)現(xiàn)對(duì)整個(gè)濾波器電阻-電容的乘積的校正；通過(guò)一套校正裝置校正4級(jí)有源RC濾波器的時(shí)間常數(shù)；校正裝置數(shù)字部分采用了二分法的收斂算法，使得校正時(shí)間指數(shù)級(jí)地縮短；校正裝置在校正結(jié)束階段自動(dòng)關(guān)閉電源，以適用于低功耗的應(yīng)用。本發(fā)明的校正裝置同樣適用于其他有源RC濾波器結(jié)構(gòu)。圖1是本發(fā)明優(yōu)選實(shí)施例提出的校正裝置和有源RC復(fù)數(shù)濾波器的結(jié)構(gòu)示意圖；圖2為圖1中的模擬模塊的結(jié)構(gòu)示意圖；圖3為圖1中的電源時(shí)鐘控制模塊的結(jié)構(gòu)示意圖；圖4為圖1中的4階巴特沃斯復(fù)數(shù)濾波器的結(jié)構(gòu)示意圖；圖5為每一復(fù)數(shù)濾波器的結(jié)構(gòu)示意圖；圖6為每一復(fù)數(shù)濾波器的電容陣列的結(jié)構(gòu)示意圖。具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說(shuō)明本發(fā)明，但不用來(lái)限制本發(fā)明的范圍。實(shí)施例1本發(fā)明第一優(yōu)選實(shí)施例提出了一種濾波器的校正裝置，其結(jié)構(gòu)如圖1所示，包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。本發(fā)明第一優(yōu)選實(shí)施例通過(guò)對(duì)單個(gè)電阻-電容乘積的校正來(lái)實(shí)現(xiàn)對(duì)整個(gè)濾波器電阻-電容的乘積的校正。實(shí)施例2本發(fā)明第二優(yōu)選實(shí)施例是在前述第一優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即所述第一優(yōu)選實(shí)施例的所述模擬模塊如圖2所示，包括第一運(yùn)算放大器0PA1，所述運(yùn)算放大器0PA1具有正輸入端VK^及負(fù)輸入端；所述負(fù)輸入端連接所述待校正電阻R，所述待校正電阻R的另一端接地；第一NM0S管NM0S1，所述第一NMOS管NM0S1的源極與所述運(yùn)算放大器0PA1的負(fù)輸入端電連接，柵極與所述運(yùn)算放大器0PA1的輸出端電連接，漏極與第二運(yùn)算放大器0PA2的負(fù)輸入端電連接；第二運(yùn)算放大器0PA2，具有正輸入端VKEF2及負(fù)輸入端，所述負(fù)輸入端電連接所述第一NMOS管NM0S1的漏極；CMOS開(kāi)關(guān)SI及待校正的陣列形式的電容C，所述CMOS開(kāi)關(guān)SI與所述電容C并聯(lián)，并與所述第二運(yùn)算放大器0PA2的負(fù)輸入端和輸出端電連接；第一比較器C0MP1和第二比較器C0MP2，所述第一比較器C0MP1的正輸入端電連接VTHOT，所述第二比較器C0MP2的負(fù)輸入端電連接VTHHKH，所述第一比較器C0MP1的負(fù)輸入端和第二比較器C0MP2正輸入端與所述第二運(yùn)算放大器0PA2的輸出端電連接；第一比較器C0MP1的輸出端UP及第二比較器C0MP2的輸出端DN分別電連接所述數(shù)字電路。實(shí)施例3本發(fā)明第三優(yōu)選實(shí)施例是在前述第一、第二優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即所述第一、第二優(yōu)選實(shí)施例的校正裝置還包括電源時(shí)鐘控制模塊，其結(jié)構(gòu)如圖3所示，所述電源時(shí)鐘控制模塊分別電連接所述模擬模塊和數(shù)字模塊；所述電源時(shí)鐘控制模塊包括第一反向器INV1，所述第一反向器INV1的輸入端所述數(shù)字模塊的標(biāo)志結(jié)束信號(hào)END_FLAG;與非門(mén)NAND，所述與非門(mén)NAND的輸入端電連接所述反向器INV1的輸出端及所述模擬模塊的模擬時(shí)鐘信號(hào)CLK_ANA;第二反向器INV2，所述第二反向器INV2的輸入端電連接所述與非門(mén)NAND的輸出端；所述第二反向器INV2的輸出端電連接所述數(shù)字模塊的數(shù)字時(shí)鐘信號(hào)CLK_DIGI;PMOS管開(kāi)關(guān)PM0S，所述PMOS管開(kāi)關(guān)PMOS的柵極接標(biāo)志結(jié)束信號(hào)END_FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA。實(shí)施例4本發(fā)明第四優(yōu)選實(shí)施例是在前述三個(gè)優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，在所述第一、第二、第三優(yōu)選實(shí)施例的校正裝置中所述濾波器的電容具有相同的電容值，且所述濾波器的電容的電容值為校正裝置中電容的電容值的2N—1倍，N為正整數(shù)所述濾波器電阻取值為所述校正裝置中最小單位電阻的阻值的整數(shù)倍；所述濾波器電容以二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式連接。實(shí)施例5本發(fā)明的第五優(yōu)選實(shí)施例，是一種應(yīng)用所述第一、第二、第三、第四之任一優(yōu)選實(shí)施例的校正裝置的有源RC復(fù)數(shù)濾波器，其結(jié)構(gòu)如圖l，包括4階巴特沃斯復(fù)數(shù)濾波器，所述4階巴特沃斯復(fù)數(shù)濾波器包括4個(gè)級(jí)聯(lián)的復(fù)數(shù)濾波器；所述每一復(fù)數(shù)濾波器的電容具有相同的電容值；校正裝置，所述校正裝置電連接所述4階巴特沃斯復(fù)數(shù)濾波器，所述校正裝置設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述4階巴特沃斯復(fù)數(shù)濾波器的四個(gè)復(fù)數(shù)濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。實(shí)施例6本發(fā)明的第六優(yōu)選實(shí)施例，是在第五優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即如圖1所示，所述校正裝置包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述4階巴特沃斯復(fù)數(shù)濾波器的四個(gè)復(fù)數(shù)濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。實(shí)施例7本發(fā)明的第七優(yōu)選實(shí)施例，是在第五、第六優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即如圖2所示，所述校正裝置包括所述模擬模塊包括第一運(yùn)算放大器0PA1，所述運(yùn)算放大器0PA1具有正輸入端VK^及負(fù)輸入端；所述負(fù)輸入端連接所述待校正電阻R，所述待校正電阻R的另一端接地；第一NMOS管NM0S1，所述第一NMOS管NM0S1的源極與所述運(yùn)算放大器OPAl的負(fù)輸入端電連接，柵極與所述運(yùn)算放大器OPAl的輸出端電連接，漏極與第二運(yùn)算放大器0PA2的負(fù)輸入端電連接；第二運(yùn)算放大器0PA2，具有正輸入端VKEF2及負(fù)輸入端，所述負(fù)輸入端電連接所述第一NMOS管NM0S1的漏極；CMOS開(kāi)關(guān)SI及待校正的陣列形式的電容C，所述CMOS開(kāi)關(guān)SI與所述電容C并聯(lián)，并與所述第二運(yùn)算放大器0PA2的負(fù)輸入端和輸出端電連接；第一比較器C0MP1和第二比較器C0MP2，所述第一比較器C0MP1的正輸入端電連接低閥值電壓VTH—MW，所述第二比較器C0MP2的負(fù)輸入端電連接高閥值電壓VTH—HreH，所述第一比較器C0MP1的負(fù)輸入端和第二比較器C0MP2正輸入端與所述第二運(yùn)算放大器0PA2的輸出端電連接；第一比較器C0MP1的輸出端UP及第二比較器C0MP2的輸出端DN分別電連接所述數(shù)字電路。實(shí)施例8本發(fā)明的第八優(yōu)選實(shí)施例，是在第五、第六、第七優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即所述有源RC復(fù)數(shù)濾波器還包括電源時(shí)鐘控制模塊，其結(jié)果如圖3所示，所述電源時(shí)鐘控制模塊分別電連接所述模擬模塊和數(shù)字模塊；所述電源時(shí)鐘控制模塊包括第一反向器INV1，所述第一反向器INV1的輸入端所述數(shù)字模塊的標(biāo)志結(jié)束信號(hào)END_FLAG;與非門(mén)NAND，所述與非門(mén)NAND的輸入端電連接所述反向器INV1的輸出端及所述模擬模塊的模擬時(shí)鐘信號(hào)CLK_ANA;第二反向器INV2，所述第二反向器INV2的輸入端電連接所述與非門(mén)NAND的輸出端；所述第二反向器INV2的輸出端電連接所述數(shù)字模塊的數(shù)字時(shí)鐘信號(hào)CLK_DIGI;PM0S管開(kāi)關(guān)PMOS，所述PMOS管開(kāi)關(guān)PMOS的柵極接標(biāo)志結(jié)束信號(hào)END_FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA。實(shí)施例9本發(fā)明的第九優(yōu)選實(shí)施例，是在第五、第六、第七、第八優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即所述4階巴特沃斯復(fù)數(shù)濾波器為如圖4所示的四級(jí)結(jié)構(gòu)級(jí)聯(lián)結(jié)構(gòu)。每一復(fù)數(shù)濾波器的結(jié)構(gòu)如圖5所示，包括電阻RMINI+、R固I-、ReAIN—Q+、RMIN—Q-;所述電阻ReAIN—1+—端電連接I路正輸入信號(hào)Iin+，另一端電連接第三運(yùn)算放大器0PA3的正輸入端；所述電阻R^wI-—端電連接I路負(fù)輸入信號(hào)Iin-，另一端電連接第三運(yùn)算放大器0PA3的負(fù)輸入端；所述電阻R^wQ+—端電連接Q路正輸入信號(hào)Qin+，另一端電連接第四運(yùn)算放大器0PA4的正輸入端；所述電阻RMINQ-—端電連接Q路負(fù)輸入信號(hào)Qin-，另一端電連接第四運(yùn)算放大器0PA4的負(fù)輸入端；電阻C_I+與電阻R_I+并聯(lián)，并電連接所述第三運(yùn)算放大器0PA3的正輸入端和負(fù)輸出端；電阻C_I_與電阻R_I_并聯(lián)，并電連接所述第三運(yùn)算放大器0PA3的負(fù)輸入端和正輸出端；電阻C—Q+與電阻ILQ+并聯(lián)，并電連接所述第四運(yùn)算放大器0PA4的正輸入端和負(fù)輸出端；電阻C—Q-與電阻ILQ-并聯(lián)，并電連接所述第四運(yùn)算放大器0PA4的負(fù)輸入端和正輸出端；電阻(RFB_I-)、(RFB_I+)、(RFB_Q+)、(RFB_Q_)—端分別接所述第四運(yùn)算放大器(0PA4)與所述第三運(yùn)算放大器(0PA3)的負(fù)正輸出端，另一端接所述第三運(yùn)算放大器(0PA3)與所述第四運(yùn)算放大器(0PA4)的負(fù)正、正負(fù)輸入端；所述電容C_I+、C_I_、C_Q+、C_Q_分別電連接所述數(shù)字模塊的輸出端SW0S怖；所述每一復(fù)數(shù)濾波器還包括如圖6所示的電容陣列，所述電容陣列包括電容C1C7，所述電容C1C7分別與開(kāi)關(guān)S1S7串聯(lián)，然后相互并聯(lián)；所述電容C1C7的電容量分別為:C、C/2、C/4、C/8、C/16、C/32、C/64;所述每一開(kāi)關(guān)SIS7分別連接所述數(shù)字模塊的一個(gè)輸出端SW0SW6，并由所述輸出端SW0S怖控制。實(shí)施例10本發(fā)明的第十優(yōu)選實(shí)施例，是在第五、第六、第七、第八、第九優(yōu)選實(shí)施例的基礎(chǔ)上改進(jìn)而來(lái)，即所述濾波器的電容具有相同的電容值，且所述濾波器的電容的電容值為校正裝置中電容的電容值的2N—1倍，N為正整數(shù)；所述濾波器電阻取值為所述校正裝置中最小單位電阻的阻值的整數(shù)倍；所述濾波器電容以二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式連接。本發(fā)明的原理為復(fù)數(shù)濾波器中采用簡(jiǎn)單帶密勒補(bǔ)償?shù)亩?jí)運(yùn)放，采用低功耗設(shè)計(jì)以減小濾波器的總功耗。為便于校正裝置的工作，濾波器中用到的16個(gè)電容全部取相同的電容值，且為校正裝置中電容的2N—1倍N為校正位數(shù)，電阻取值也為最小單位電阻的整數(shù)倍。電容采用二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式。校正裝置校正對(duì)象為濾波器的時(shí)間常數(shù)，即電阻、電容R、C的乘積。由于4級(jí)復(fù)數(shù)濾波器中的所有電容值取值相同，并且電阻都做成基本單元陣列的形式，從而實(shí)現(xiàn)了一套校正裝置實(shí)現(xiàn)4級(jí)復(fù)數(shù)濾波器時(shí)間常數(shù)的校正。校正裝置的數(shù)字部分通過(guò)二分法算法實(shí)現(xiàn)快速收斂。校正裝置在工作結(jié)束時(shí)自動(dòng)關(guān)閉以減小電路的總功耗，并在需要的時(shí)候可用喚醒信號(hào)喚醒重新進(jìn)行校正。本發(fā)明總體電路結(jié)構(gòu)如圖1所示，包含模擬、數(shù)字和電源時(shí)鐘控制模塊，各模塊連接關(guān)系為模擬模塊給出待校正電阻、電容積RC過(guò)大DN或過(guò)小UP的控制信號(hào)給數(shù)字模塊。數(shù)字模塊通過(guò)DN、UP信號(hào)形成電容陣列控制碼S怖SWO，連接到模擬模塊形成負(fù)反饋，并控制濾波器中的電容陣列。數(shù)字模塊輸出指示校正結(jié)束信號(hào)END_FLAG到電源時(shí)鐘控制模塊。數(shù)字模塊還給出指示校正結(jié)束信號(hào)END—FLAG給電源時(shí)鐘控制模塊。電源時(shí)鐘控制模塊利用標(biāo)志結(jié)束信號(hào)END_FLAG信號(hào)控制輸出模擬部分電源VDD_ANA和模擬、數(shù)字部分時(shí)鐘的模擬時(shí)鐘信號(hào)CLK—ANA、數(shù)字時(shí)鐘信號(hào)CLK_DIGI。模擬模塊如圖2所示，其連接關(guān)系為待校正電阻R，一端接地。運(yùn)算放大器0PA1，正輸入端為VREF1，負(fù)輸入端為R的另一端。NM0S管NM0S1，源極與0PA1負(fù)輸入端相連，柵極接0PA1輸出端。運(yùn)算放大器0PA2，負(fù)輸入端為VREF2，正輸入端為NM0S1的漏極。并聯(lián)的CMOS開(kāi)關(guān)Sl與待校正的陣列形式的電容C，并聯(lián)后兩端分別接0PA2的負(fù)輸入端和輸出端。比較器C0MP1和C0MP2，C0MP1的正輸入端接VTH_L0W，C0MP2的負(fù)輸入端接VTHJHGH，兩比較器的另一輸入端均接0PA2的輸出端。C0MP1、C0MP2的輸出端UP、DN接到數(shù)字模塊。電源時(shí)鐘控制模塊如圖3所示，其連接關(guān)系為反向器INV1，輸入端接標(biāo)志結(jié)束信號(hào)END_FLAG。與非門(mén)NAND，兩輸入端分別接INV1的輸出端和模擬時(shí)鐘信號(hào)CLK_ANA。反向器INV2，輸入端接NAND輸出端，輸出端接數(shù)字時(shí)鐘信號(hào)CLK_DIGI。用于關(guān)閉模擬部分的電路含有1個(gè)寬長(zhǎng)比較大的PM0S管開(kāi)關(guān)PM0S，柵極接標(biāo)志結(jié)束信號(hào)END—FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA。被校正的4階巴特沃斯復(fù)數(shù)濾波器為四級(jí)結(jié)構(gòu)級(jí)聯(lián)結(jié)構(gòu)，如圖4所示，其中CF代表復(fù)數(shù)濾波器。每級(jí)結(jié)構(gòu)如圖5所示，其連接方式為電阻RGAIN_I+、RGAIN_I-、RGAIN_Q+、RGAIN_Q-—端分別接I路正輸入信號(hào)Iin+、I路負(fù)輸入信號(hào)Iin-、Q路正輸入信號(hào)Qin+、Q路負(fù)輸入信號(hào)Qin-的一端。0PA3、0PA4的正負(fù)輸入分別接上述四個(gè)電阻的一端，負(fù)正輸出端分別接Iout+、Iout-、Qout+、Qout-。電阻C_I+、C_I-、C_Q+、C_Q-分別與電阻R_I+、R_I_、R_Q+、R_Q_并聯(lián)，兩端分別接0PA3、0PA4的正負(fù)輸入端和負(fù)正輸出端。電阻RFB_I-、RFB_I+、RFB_Q+、RFB_Q-—端分別接0PA4與0PA3的負(fù)正輸出端，一端接0PA3、0PA4的負(fù)正、正負(fù)輸入端。復(fù)數(shù)濾波器中的電容陣列如圖6所示，其連接關(guān)系為大小分別為C、C/2、C/4、C/8、C/16、C/32、C/64的電容分別與開(kāi)關(guān)SIS7串聯(lián)，串聯(lián)后兩端接電容陣列的兩端。開(kāi)關(guān)SIS7分別由SW0SW6控制。仿真證明本發(fā)明中復(fù)數(shù)濾波器可達(dá)到60dB的鏡象抑制比，校正前后濾波器的頻率個(gè)參數(shù)指標(biāo)如表l所示。表1校正前后濾波器性能比較<table>tableseeoriginaldocumentpage13</column></row><table>本發(fā)明實(shí)施實(shí)例的復(fù)數(shù)濾波器中單階復(fù)數(shù)帶通濾波器的傳輸函數(shù)是通過(guò)有源RC一階低通濾波器的傳輸函數(shù)在頻域內(nèi)平移得到，這種思想在1995年6月8日至10日召開(kāi)的VLSICircuitsDigestofTechnicalPapers研討會(huì)論文集的8788頁(yè)中"AnAnalogIntegratedPolyphaseFilterforaHighPerformanceLow-IFReciever，，一文中有所介紹。由此得到的單階復(fù)數(shù)濾波器能實(shí)現(xiàn)一個(gè)復(fù)數(shù)極點(diǎn)，其傳輸函數(shù)為<formula>formulaseeoriginaldocumentpage13</formula>其中，lout為I路差分輸出信號(hào)lout=Iout+-Iout-，Iin為I路差分輸入信號(hào)Iin=Iin+-Iin-，A=-R/RGAIN,"0=1/RC，"c=1/RFBC。根據(jù)四階巴特沃斯濾波器的四個(gè)極點(diǎn)分布，通過(guò)單階濾波器的級(jí)聯(lián)可得到4階巴特沃斯復(fù)數(shù)濾波器。為了控制工藝偏差造成的中心頻率和帶寬的變動(dòng)，所有濾波器中的電阻和電容均做成校正裝置電阻、電容單元的整數(shù)倍，并且電容被做成了二進(jìn)制陣列的形式。其電容值在初始狀態(tài)被校正裝置數(shù)字模塊設(shè)置的二進(jìn)制初始碼控制。例如初始碼為S怖SW0為1000000時(shí)，電容值為C。校正裝置中電阻單元和電容單元為濾波器中最小電阻、電容單位的復(fù)制，版圖繪制應(yīng)盡量保證其所處的工藝環(huán)境是相同的。自動(dòng)校正裝置的校正思想在在2007年出版的IEEEJournalofSolid-StateCircuits的第42巻第3期的602-612頁(yè)中的"A20mW3.24mm2FullyIntegratedGPSRadioforLocationBasedServices"—文中有所介紹，其具體工作過(guò)程如下在參考時(shí)鐘的前半個(gè)周期內(nèi)，開(kāi)關(guān)處于斷開(kāi)的狀態(tài)，反比于電阻R的電流為電容充電，使得VRISE線性上升。在時(shí)鐘的另半個(gè)周期，電容C被放電，VRISE被置回VREF2。在第一個(gè)時(shí)鐘周期的末尾，通過(guò)兩個(gè)比較器比較基準(zhǔn)電壓VTH_HIGHVTH_L0W與VRISE的最大值VMAX得到比較結(jié)果UP/DN控制數(shù)字電路增大或者減小電容C的取值如果VMAX>VTHJHGH，則DN=1，UP=0，校正裝置數(shù)字模塊會(huì)減小相應(yīng)的電容二進(jìn)制控制碼。如果VMAX〈VTHJDW，則DN二O，UP=l，校正裝置數(shù)字模塊會(huì)增大相應(yīng)的電容二進(jìn)制控制碼。如上負(fù)反饋過(guò)程一直進(jìn)行到VTH_L0W<VMAX<VTH_HIGH，此時(shí)DN=0，UP=0，此時(shí)校正裝置數(shù)字模塊給出不改變現(xiàn)有電容二進(jìn)制控制碼，并給出一個(gè)校正結(jié)束信號(hào)。此時(shí)，RC被設(shè)定在如下范圍內(nèi)<formula>formulaseeoriginaldocumentpage14</formula>本發(fā)明的校正精度由二進(jìn)制碼最低位變化量決定，校正的終值可以通過(guò)VTH_HIGH與VTHJDW控制。本發(fā)明中采用了二分算法縮減了數(shù)字校正所需的時(shí)間。共7位二進(jìn)制數(shù)字控制的電容陣列校正過(guò)程中，二進(jìn)制數(shù)碼初始值為1000000，二分法實(shí)現(xiàn)方式為，第一個(gè)校正周期中，若DN=l，UP=O，則將二進(jìn)制數(shù)碼增大100000，若DN=O，UP=l，則減小100000;第二次校正周期增大或縮小數(shù)碼為10000;第三至六次校正可依此類(lèi)推。二分法至多經(jīng)過(guò)6個(gè)時(shí)鐘周期可以得到收斂值。對(duì)于N位數(shù)字信號(hào)校正，本發(fā)明至多通過(guò)N-l個(gè)時(shí)鐘周期即可得到穩(wěn)定的校正值。校正結(jié)束之后通過(guò)給出的校正結(jié)束信號(hào)關(guān)掉校正裝置以減小功耗，其電路實(shí)現(xiàn)如圖3所示。數(shù)字部分的關(guān)斷是通過(guò)關(guān)斷其時(shí)鐘實(shí)現(xiàn)的通過(guò)標(biāo)志結(jié)束信號(hào)END—FLAG進(jìn)過(guò)INV1反向后與模擬時(shí)鐘信號(hào)CLK—ANA信號(hào)輸入到NAND1中，輸出信號(hào)經(jīng)過(guò)INV2的反相得到到數(shù)字電路時(shí)鐘信號(hào)數(shù)字時(shí)鐘信號(hào)CLK_DIGI。模擬部分的關(guān)斷是通過(guò)標(biāo)志結(jié)束信號(hào)END_FLAG信號(hào)切斷到模擬電源的路徑實(shí)現(xiàn)標(biāo)志結(jié)束信號(hào)END_FLAG信號(hào)接到PM0S管的柵極，PMOS管的漏極接電源信號(hào)VDD，源極接VDD_ANA。以上所述僅是本發(fā)明的實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本
技術(shù)領(lǐng)域：
的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn)和變型也應(yīng)視為本發(fā)明的保護(hù)范圍。權(quán)利要求一種濾波器的校正裝置，其特征在于，包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。2.根據(jù)權(quán)利要求1所述的濾波器的校正裝置，其特征在于，所述模擬模塊包括第一運(yùn)算放大器0PA1，所述第一運(yùn)算放大器0PA1具有正輸入端VKEF1及負(fù)輸入端；所述負(fù)輸入端連接所述待校正電阻R，所述待校正電阻R的另一端接地；第一NMOS管NM0S1，所述第一NMOS管NM0S1的源極與所述第一運(yùn)算放大器0PA1的負(fù)輸入端電連接，柵極與所述第一運(yùn)算放大器0PA1的輸出端電連接，漏極與第二運(yùn)算放大器0PA2的負(fù)輸入端電連接；第二運(yùn)算放大器0PA2，具有正輸入端VKEF2及負(fù)輸入端，所述負(fù)輸入端電連接所述第一NMOS管NM0S1的漏極；CMOS開(kāi)關(guān)SI及待校正的陣列形式的電容C，所述CMOS開(kāi)關(guān)SI與所述電容C并聯(lián)，并與所述第二運(yùn)算放大器0PA2的負(fù)輸入端和輸出端電連接；第一比較器C0MP1和第二比較器C0MP2，所述第一比較器C0MP1的正輸入端電連接低閥值電壓VTH，，所述第二比較器C0MP2的負(fù)輸入端電連接高閥值電壓Vim^，所述第一比較器C0MP1的負(fù)輸入端和第二比較器C0MP2正輸入端與所述第二運(yùn)算放大器0PA2的輸出端電連接；第一比較器C0MP1的輸出端UP及第二比較器C0MP2的輸出端DN分別電連接所述數(shù)字電路。3.根據(jù)權(quán)利要求1所述的濾波器的校正裝置，其特征在于，所述校正裝置還包括電源時(shí)鐘控制模塊，所述電源時(shí)鐘控制模塊分別電連接所述模擬模塊和數(shù)字模塊；所述電源時(shí)鐘控制模塊包括第一反向器INV1，所述第一反向器INV1的輸入端所述數(shù)字模塊的標(biāo)志結(jié)束信號(hào)END_FLAG;與非門(mén)NAND，所述與非門(mén)NAND的輸入端電連接所述反向器INV1的輸出端及所述模擬模塊的模擬時(shí)鐘信號(hào)CLK_ANA;第二反向器INV2，所述第二反向器INV2的輸入端電連接所述與非門(mén)NAND的輸出端；所述第二反向器INV2的輸出端電連接所述數(shù)字模塊的數(shù)字時(shí)鐘信號(hào)CLK_DIGI;PMOS管開(kāi)關(guān)PM0S，所述PMOS管開(kāi)關(guān)PMOS的柵極接標(biāo)志結(jié)束信號(hào)END_FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA。4.根據(jù)權(quán)利要求13任一項(xiàng)所述的濾波器的校正裝置，其特征在于，所述濾波器的電容具有相同的電容值，且所述濾波器的電容的電容值為校正裝置中電容的電容值的2N—1倍，N為正整數(shù)所述濾波器電阻取值為所述校正裝置中最小單位電阻的阻值的整數(shù)倍；所述濾波器電容以二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式連接。5.—種應(yīng)用如權(quán)利要求14所述的校正裝置的有源RC復(fù)數(shù)濾波器，其特征在于，包括4階巴特沃斯復(fù)數(shù)濾波器，所述4階巴特沃斯復(fù)數(shù)濾波器包括4個(gè)級(jí)聯(lián)的復(fù)數(shù)濾波器；所述每一復(fù)數(shù)濾波器的電容具有相同的電容值；校正裝置，所述校正裝置電連接所述4階巴特沃斯復(fù)數(shù)濾波器，所述校正裝置設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述4階巴特沃斯復(fù)數(shù)濾波器的四個(gè)復(fù)數(shù)濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。6.根據(jù)權(quán)利要求5所述的有源RC復(fù)數(shù)濾波器，其特征在于，所述校正裝置包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述4階巴特沃斯復(fù)數(shù)濾波器的四個(gè)復(fù)數(shù)濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。7.根據(jù)權(quán)利要求6所述的有源RC復(fù)數(shù)濾波器，其特征在于，所述模擬模塊包括第一運(yùn)算放大器0PA1，所述第一運(yùn)算放大器0PA1具有正輸入端VK^及負(fù)輸入端；所述負(fù)輸入端連接所述待校正電阻R，所述待校正電阻R的另一端接地；第一NM0S管NM0S1，所述第一NM0S管NM0S1的源極與所述第一運(yùn)算放大器0PA1的負(fù)輸入端電連接，柵極與所述第一運(yùn)算放大器0PA1的輸出端電連接，漏極與第二運(yùn)算放大器0PA2的負(fù)輸入端電連接；第二運(yùn)算放大器OPA2，具有正輸入端VKEF2及負(fù)輸入端，所述負(fù)輸入端電連接所述第一NM0S管NM0S1的漏極；CMOS開(kāi)關(guān)Sl及待校正的陣列形式的電容C，所述CMOS開(kāi)關(guān)Sl與所述電容C并聯(lián)，并與所述第二運(yùn)算放大器0PA2的負(fù)輸入端和輸出端電連接；第一比較器C0MP1和第二比較器C0MP2，所述第一比較器C0MP1的正輸入端電連接低閥值電壓VTH，，所述第二比較器C0MP2的負(fù)輸入端電連接高閥值電壓Vim^，所述第一比較器C0MP1的負(fù)輸入端和第二比較器C0MP2正輸入端與所述第二運(yùn)算放大器0PA2的輸出端電連接；第一比較器C0MP1的輸出端UP及第二比較器C0MP2的輸出端DN分別電連接所述數(shù)字電路。8.根據(jù)權(quán)利要求6所述的有源RC復(fù)數(shù)濾波器，其特征在于，所述有源RC復(fù)數(shù)濾波器還包括電源時(shí)鐘控制模塊，所述電源時(shí)鐘控制模塊分別電連接所述模擬模塊和數(shù)字模塊；所述電源時(shí)鐘控制模塊包括第一反向器INV1，所述第一反向器INV1的輸入端所述數(shù)字模塊的標(biāo)志結(jié)束信號(hào)END_FLAG;與非門(mén)NAND，所述與非門(mén)NAND的輸入端電連接所述反向器INV1的輸出端及所述模擬模塊的模擬時(shí)鐘信號(hào)CLK_ANA;第二反向器INV2，所述第二反向器INV2的輸入端電連接所述與非門(mén)NAND的輸出端；所述第二反向器INV2的輸出端電連接所述數(shù)字模塊的數(shù)字時(shí)鐘信號(hào)CLK_DIGI;PM0S管開(kāi)關(guān)PM0S，所述PM0S管開(kāi)關(guān)PM0S的柵極接標(biāo)志結(jié)束信號(hào)END_FLAG，源極接電源信號(hào)VDD，漏極接模擬電源信號(hào)VDDA。9.根據(jù)權(quán)利要求7所述的有源RC復(fù)數(shù)濾波器，其特征在于，所述4階巴特沃斯復(fù)數(shù)濾波器為四級(jí)結(jié)構(gòu)級(jí)聯(lián)結(jié)構(gòu)，每一復(fù)數(shù)濾波器包括電阻ReAIN—1+、R,—1-、ReAIN—Q+、ReAIN—Q-;所述電阻RMIN—1+—端電連接i路正輸入信號(hào)Iin+，另一端電連接第三運(yùn)算放大器0PA3的正輸入端；所述電阻RMINI-—端電連接I路負(fù)輸入信號(hào)Iin-，另一端電連接第三運(yùn)算放大器0PA3的負(fù)輸入端；所述電阻RMINQ+—端電連接Q路正輸入信號(hào)Qin+，另一端電連接第四運(yùn)算放大器0PA4的正輸入端；所述電阻RMINQ-—端電連接Q路負(fù)輸入信號(hào)Qin-，另一端電連接第四運(yùn)算放大器0PA4的負(fù)輸入端；電阻C_I+與電阻R_I+并聯(lián)，并電連接所述第三運(yùn)算放大器0PA3的正輸入端和負(fù)輸出丄山順；電阻C_I-與電阻R_I-并聯(lián)，并電連接所述第三運(yùn)算放大器0PA3的負(fù)輸入端和正輸出丄山順；電阻C_Q+與電阻R_Q+并聯(lián)，并電連接所述第四運(yùn)算放大器0PA4的正輸入端和負(fù)輸出丄山順；電阻C_Q-與電阻R_Q-并聯(lián)，并電連接所述第四運(yùn)算放大器0PA4的負(fù)輸入端和正輸出丄山順；電阻RFB_I-、RFB_I+、RFB_Q+、RFB_Q-—端分別接所述第四運(yùn)算放大器0PA4與所述第三運(yùn)算放大器0PA3的負(fù)正輸出端，另一端接所述第三運(yùn)算放大器0PA3與所述第四運(yùn)算放大器0PA4的負(fù)正、正負(fù)輸入端；所述每一復(fù)數(shù)濾波器還包括電容陣列，所述電容陣列包括電容C1C7，所述電容C1C7分別與開(kāi)關(guān)S1S7串聯(lián)，然后相互并聯(lián)；所述電容CIC7的電容量分別為:C、C/2、C/4、C/8、C/16、C/32、C/64;所述每一開(kāi)關(guān)SlS7分別連接所述數(shù)字模塊的一個(gè)輸出端SW0SW6，并由所述輸出端SW0S怖控制。10.根據(jù)權(quán)利要求69任一項(xiàng)所述的有源RC復(fù)數(shù)濾波器，其特征在于，所述濾波器的電容具有相同的電容值，且所述濾波器的電容的電容值為校正裝置中電容的電容值的2N—1倍，N為正整數(shù)；所述濾波器電阻取值為所述校正裝置中最小單位電阻的阻值的整數(shù)倍；所述濾波器電容以二進(jìn)制數(shù)字信號(hào)控制的開(kāi)關(guān)電容陣列形式連接。全文摘要本發(fā)明提出了一種濾波器的校正裝置及有源RC復(fù)數(shù)濾波器。本發(fā)明的校正裝置包括模擬模塊，所述模擬模塊計(jì)算待校正電阻、電容的乘積RC，并將乘積RC與預(yù)設(shè)值進(jìn)行比較，并根據(jù)比較結(jié)果發(fā)出控制信號(hào)；數(shù)字模塊，所述數(shù)字模塊電連接所述模擬模塊，以接收所述模擬模塊發(fā)出的控制信號(hào)，并與所述模擬模塊形成負(fù)反饋；所述數(shù)字模塊設(shè)有若干個(gè)輸出端，所述每一輸出端分別電連接所述濾波器的電容陣列的每一電容，以分別對(duì)每一電容與電阻乘積RC進(jìn)行時(shí)間常數(shù)校正。本發(fā)明的有源RC復(fù)數(shù)濾波器包括4階巴特沃斯復(fù)數(shù)濾波器及校正裝置。本發(fā)明的校正裝置適用于各種有源RC濾波器結(jié)構(gòu)。文檔編號(hào)H03M1/10GK101714876SQ20091023740公開(kāi)日2010年5月26日申請(qǐng)日期2009年11月4日優(yōu)先權(quán)日2009年11月4日發(fā)明者楊華中,趙博,陳濤申請(qǐng)人:清華大學(xué)