專利名稱：基于cpci總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電力電子技術(shù)領(lǐng)域，尤其是一種基于CPCI總線及光隔離傳輸技
術(shù)的晶閘管數(shù)字觸發(fā)方法。
背景技術(shù)：
晶閘管相控變流設(shè)備控制的核心單元是移相控制單元，移相控制單元取得同
步信號(hào)，然后根據(jù)數(shù)字給定或模擬給定的alpha角輸出觸發(fā)脈沖。目前，晶閘管 觸發(fā)單元有多種實(shí)現(xiàn)方案，可概括為兩大類模擬觸發(fā)控制、數(shù)字觸發(fā)控制。模 擬觸發(fā)存在一下缺點(diǎn)線性度差，精度不高，脈沖對(duì)成度不高。數(shù)字觸發(fā)技術(shù)的 應(yīng)用改善了模擬觸發(fā)控制的上述缺點(diǎn)，數(shù)字觸發(fā)線性度高、精度好，脈沖對(duì)稱度 得到改善。但是目前的模擬及數(shù)字觸發(fā)器均為獨(dú)立控制單元，模擬觸發(fā)器采用模 擬接口接收控制電壓或電流信號(hào)；目前已有的數(shù)字觸發(fā)器采用串口或CAN 口等 接口接收觸發(fā)信號(hào)。這使得觸發(fā)器無(wú)法集成到工業(yè)計(jì)算機(jī)內(nèi)部實(shí)現(xiàn)靈活配置。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸
發(fā)方法，以達(dá)到實(shí)現(xiàn)觸發(fā)器能夠集成到工業(yè)計(jì)算機(jī)內(nèi)部的目的。
為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案為
基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在于所 述方法步驟為
(1) 計(jì)算機(jī)發(fā)出32位數(shù)字觸發(fā)信號(hào)，并通過(guò)標(biāo)準(zhǔn)物理連接器傳送至CPCI 總線接口；
(2) 所述CPCI總線接口將32位數(shù)字觸發(fā)信號(hào)解析成數(shù)字移相信號(hào)，并通 過(guò)數(shù)據(jù)線將數(shù)字移相信號(hào)傳送至移相控制單元；
(3) 所述移相控制單元通過(guò)數(shù)據(jù)線連接有同步單元，同歩單元將同步信號(hào) 處理后再至所述移相控制單元；
(4) 所述移相控制單元根據(jù)數(shù)字移相信號(hào)及處理后的同步信號(hào)進(jìn)行移相控 制并得到控制信號(hào)，并將控制信號(hào)通過(guò)數(shù)據(jù)線傳送至脈沖形成單元；(5) 所述脈沖單元將控制信號(hào)轉(zhuǎn)化為移相觸發(fā)脈沖，并通過(guò)電線輸送至脈 沖電光轉(zhuǎn)換單元；
(6) 所述脈沖電光轉(zhuǎn)換單元將所述移相觸發(fā)脈沖轉(zhuǎn)化為光信號(hào)輸出。 所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在
于所述CPCI總線接口可采用PCI總線控制器芯片實(shí)現(xiàn)，或FPGA的大規(guī)模邏 輯器件芯片實(shí)現(xiàn)。
所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在 于所述移相控制單元可采用FPGA、單片機(jī)、DSP及ARM處理器。
所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在 于所述同步單元包括通過(guò)導(dǎo)線連接的低通濾波器及運(yùn)算放大器，所述同步信號(hào) 首先進(jìn)入低通濾波器進(jìn)行濾波，再經(jīng)過(guò)運(yùn)算放大器過(guò)零比較后傳送至移相控制單 元。
所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在 于所述脈沖形成單元可采用FPGA及EPLD。
所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在 于所述光電轉(zhuǎn)換單元采用LED發(fā)光器。
本發(fā)明引進(jìn)CPCI高速局部總線技術(shù)，采用標(biāo)準(zhǔn)歐式6U卡件及Jl標(biāo)準(zhǔn)插頭， 實(shí)現(xiàn)控制卡的可集成到計(jì)算機(jī)內(nèi)部實(shí)現(xiàn)靈活配置；觸發(fā)脈沖采用光隔離輸出，使 控制卡與外部單元電氣隔離，保證了控制單元的安全；將CPCI總線技術(shù)與數(shù)字 觸發(fā)技術(shù)相結(jié)合，實(shí)現(xiàn)了晶閘管移相觸發(fā)控制單元嵌入計(jì)算機(jī)，以及晶閘管移相 控制單元的靈活配置；光隔離輸出確保了控制單元與外部電路單元的電氣隔離。


圖1:基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)單元原理圖。 圖2:同步單元原理圖。
具體實(shí)施例方式
基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，所述方法步驟為
(1) 計(jì)算機(jī)發(fā)出32位數(shù)字觸發(fā)信號(hào)，并通過(guò)標(biāo)準(zhǔn)物理連接器傳送至CPCI 總線接口 ； CPCI總線可采用PCI總線控制器，及FPGA的大規(guī)模邏輯器件。
(2) 所述CPCI總線接口將32位數(shù)字觸發(fā)信號(hào)解析成數(shù)字移相信號(hào)，并通過(guò)數(shù)據(jù)線將數(shù)字移相信號(hào)傳送至移相控制單元；移相控制單元可采用FPGA、單 片機(jī)、DSP及ARM處理器。
(3) 所述移相控制單元通過(guò)數(shù)據(jù)線連接有同步單元，同步單元將同步信號(hào) 處理后再至所述移相控制單元；同步單元包括通過(guò)導(dǎo)線連接的低通濾波器及運(yùn)算 放大器，所述同歩信號(hào)首先進(jìn)入低通濾波器進(jìn)行濾波，再經(jīng)過(guò)運(yùn)算放大器過(guò)零比 較后傳送至移相控制單元。
(4) 所述移相控制單元根據(jù)數(shù)字移相信號(hào)及處理后的同步信號(hào)進(jìn)行移相控 制并得到控制信號(hào)，并將控制信號(hào)通過(guò)數(shù)據(jù)線傳送至脈沖形成單元；脈沖形成單 元可采用FPGA及EPLD。
(5) 所述脈沖單元將控制信號(hào)轉(zhuǎn)化為移相觸發(fā)脈沖，并通過(guò)電線輸送至脈 沖電光轉(zhuǎn)換單元；光電轉(zhuǎn)換單元采用LED發(fā)光器。
(6) 所述脈沖電光轉(zhuǎn)換單元將所述移相觸發(fā)脈沖轉(zhuǎn)化為光信號(hào)輸出。 如附圖1， Jl①是32位CPCI總線的標(biāo)準(zhǔn)物理連接器，計(jì)算機(jī)控制信號(hào)(包
括數(shù)字觸發(fā)信號(hào))通過(guò)Jl①傳送到CPCI總線接口②，CPCI總線接口②將32位 的CPCI總線數(shù)據(jù)解析，將數(shù)字移相信號(hào)傳送至移相控制單元(微處理器)③， 移相控制單元(微處理器)③根據(jù)數(shù)字移相信號(hào)及由同步單元⑦處理的同步信號(hào) 進(jìn)行相應(yīng)的移相控制，控制信號(hào)輸出至脈沖形成單元④，脈沖形成單元④形成移 相觸發(fā)脈沖，該移相觸發(fā)脈沖經(jīng)過(guò)脈沖電-光轉(zhuǎn)換單元⑤形成光信號(hào)輸出。電源 管理單元⑥是給控制卡各個(gè)單元(單元①、②、③、④、⑤、⑦)提供安全隔離
電源，根據(jù)各單元所需電源要求提供供電。
權(quán)利要求
1、基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，其特征在于所述方法步驟為(1)計(jì)算機(jī)發(fā)出32位數(shù)字觸發(fā)信號(hào)，并通過(guò)標(biāo)準(zhǔn)物理連接器傳送至CPCI總線接口；(2)所述CPCI總線接口將32位數(shù)字觸發(fā)信號(hào)解析成數(shù)字移相信號(hào)，并通過(guò)數(shù)據(jù)線將數(shù)字移相信號(hào)傳送至移相控制單元；(3)所述移相控制單元通過(guò)數(shù)據(jù)線連接有同步單元，同步單元將同步信號(hào)處理后再至所述移相控制單元；(4)所述移相控制單元根據(jù)數(shù)字移相信號(hào)及處理后的同步信號(hào)進(jìn)行移相控制并得到控制信號(hào)，并將控制信號(hào)通過(guò)數(shù)據(jù)線傳送至脈沖形成單元；(5)所述脈沖單元將控制信號(hào)轉(zhuǎn)化為移相觸發(fā)脈沖，并通過(guò)電線輸送至脈沖電光轉(zhuǎn)換單元；(6)所述脈沖電光轉(zhuǎn)換單元將所述移相觸發(fā)脈沖轉(zhuǎn)化為光信號(hào)輸出。
2、 根據(jù)權(quán)利要求1所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字 觸發(fā)方法，其特征在于所述CPCI總線接口可采用PCI總線控制器芯片實(shí)現(xiàn)， 或FPGA的大規(guī)模邏輯器件芯片實(shí)現(xiàn)。
3、 根據(jù)權(quán)利要求1所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字 觸發(fā)方法，其特征在于所述移相控制單元可采用FPGA、單片機(jī)、DSP及ARM 處理器。
4、 根據(jù)權(quán)利要求1所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字 觸發(fā)方法，其特征在于所述同步單元包括通過(guò)導(dǎo)線連接的低通濾波器及運(yùn)算放 大器，所述同步信號(hào)首先進(jìn)入低通濾波器進(jìn)行濾波，再經(jīng)過(guò)運(yùn)算放大器過(guò)零比較 后傳送至移相控制單元。
5、 根據(jù)權(quán)利要求1所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字 觸發(fā)方法，其特征在于所述脈沖形成單元可采用FPGA及EPLD。
6、 根據(jù)權(quán)利要求1所述的基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字 觸發(fā)方法，其特征在于所述光電轉(zhuǎn)換單元采用LED發(fā)光器。
全文摘要
本發(fā)明涉及基于CPCI總線及光隔離傳輸技術(shù)的晶閘管數(shù)字觸發(fā)方法，本發(fā)明將計(jì)算機(jī)采集到的信號(hào)通過(guò)CPCI總線接口傳送至移相控制單元，并將同步信號(hào)由同步單元處理后傳送至移相控制單元，最后由移相控制單元進(jìn)行移相控制。本發(fā)明引進(jìn)CPCI高速局部總線技術(shù)，采用標(biāo)準(zhǔn)歐式6U卡件及J1標(biāo)準(zhǔn)插頭，觸發(fā)脈沖采用光隔離輸出。將CPCI總線技術(shù)與數(shù)字觸發(fā)技術(shù)相結(jié)合，實(shí)現(xiàn)了晶閘管移相觸發(fā)控制單元嵌入計(jì)算機(jī)，以及晶閘管移相控制單元的靈活配置；光隔離輸出確保了控制單元與外部電路單元的電氣隔離。
文檔編號(hào)H03K3/00GK101510770SQ200910116449
公開(kāi)日2009年8月19日 申請(qǐng)日期2009年3月30日 優(yōu)先權(quán)日2009年3月30日
發(fā)明者鵬 傅, 湯倫軍, 王林森, 黃連生 申請(qǐng)人:中國(guó)科學(xué)院等離子體物理研究所