專利名稱：偏壓電路和具有該偏壓電路的半導體集成電路的制作方法
技術領域：
本發(fā)明涉及使用了多輸出運算放大器的偏壓電路，該多輸出運 算放大器向通過電容耦合從外部輸入多個模擬信號的模擬電路的多 個輸入端子供給所需要的偏置電壓。
背景技術：
使用了多輸出運算放大器的偏壓電路被用于例如將來自高頻信 號處理電路等的模擬信號處理電路的多個模擬信號通過各電容輸入
到例如A/D轉換器等的模擬信號處理電路的系統(tǒng)或半導體集成電路。
這樣的系統(tǒng)或半導體集成電路中，從高頻信號處理電路等的模 擬信號處理電路輸出的多個模擬信號的信號地線(signal ground )大 多相互不同。因此，在進行多個模擬信號的收發(fā)的兩個模擬信號處 理電路之間插入電容，將多個模擬信號的信號地線電切斷，并且通 過使用'了多輸出運算放大器的偏壓電路來公叢地供給該信號地線。
現(xiàn)在，半導體集成電路所要求的系統(tǒng)日趨大規(guī)?；⒏咚倩?、 低功耗小面積化，伴隨于此，必須在電容耦合的兩個模擬信號處理 電路之間傳輸多個模擬信號的情況激增，使用了多輸出運算放大器 的偏壓電路被使用的機會也急劇增加。
以下，說明使用了多輸出運算放大器的偏壓電路的現(xiàn)有結構。
使用圖9說明第一現(xiàn)有技術。結構如下當從模擬信號輸出電 路ANA1將多個即N個模擬信號通過各電容C輸入模擬信號處理電 路ANA2時，將需要輸入偏置電壓的端子的數(shù)量為N個的運算放大 器OpASl、 OpAS2 OpASn作為電壓輸出器，向各電壓輸出器的輸 入端子VIP1、 VIP2-VIPn輸入信號地線(以下，稱為SG)等所希望的偏置電壓VIr，并且從輸出端子VOpl、 VOp2~ VOpn通過電阻 R向上述模擬信號處理電^各ANA2的各輸入端子IN1、 IN2 INn供 給上述偏置電壓VIr。
接著，使用圖IO說明第二現(xiàn)有技術。在圖10中，將一個運算 放大器OpAS作為電壓輸出器，向電壓輸出器的輸入端子VIP輸入 所希望的偏置電壓VIr,將上述運算放大器OpAS的輸出端子VOp 通過多個電阻R與偏壓電路Bias的多個輸出端子VOl ~ VOn相連 接，將這些輸出端子VOl ~ VOn分別與模擬信號處理電路ANA2的 多個輸入端子INI ~ INn相連接，將上述SG等的偏置電壓VIr提供 給各輸入端子INI ~ INn。
接著，使用圖ll說明第三現(xiàn)有技術。該現(xiàn)有技術是專利文獻1 所述的技術。在圖11中，構成由一個差動》文大電路OpAS和多個輸 出力文大電路OAl、 OA2 OAn組成的系統(tǒng)AmpM，將輸入到該系統(tǒng) 的信號、即偏置電壓提供給上述模擬信號處理電路ANA2的各輸入 端子INl INn。該系統(tǒng)的結構如下向上述差動放大電路OpAS的 非反相輸入端子VIP輸入上述偏置電壓VIr,將上述差動i文大電路 Op AS的輸出端子VOp與上述多個輸出放大電路O A1 ~ 0 An的多個 輸入端子連接，上述多個輸出放大電路OAl OAn的各輸出端子 VOpl、 VOp2」VOpn與上述差動放大電3各OpAS的k相輸入端子 VIM通過反饋電阻Rf而連接，并且通過基準電阻Rs連接上述差動 放大電路OpAS的反相輸入端子VIM與基底電壓(接地電壓)。因 此，該系統(tǒng)中，構成輸入端子公用且具有多個輸出的非反相放大電 路，該非反相放大電路的增益由反饋電阻Rf與基準電阻Rs之比確 定。
專利文獻1:日本特開平7- 202589號公報

發(fā)明內容
但是，上述圖9的第一現(xiàn)有技術中，使用了多個電壓輸出器的 偏壓電路中使用了多個上述運算放大器。因此具有以下缺點當連
6接該偏壓電路的下 一 級的模擬信號處理電路是輸入端子數(shù)較多的電 路時，需要的電壓輸出器、即運算放大器的個數(shù)增多，功耗和面積 增大，并且上述模擬信號處理電路的各輸入端子間的偏移與該輸入 端子數(shù)成比例地增大，要滿足系統(tǒng)要求的各輸入端子間的偏移電壓 的容許量，需要將偏移電壓限制得極小。偏壓電路的面積和功耗與 模擬信號處理電路的各輸入端子間的偏移電壓是二律相悖的關系， 若使內置于運算放大器的差動放大電路的輸入晶體管對的面積或運 算放大器的增益增大，則能降低模擬信號處理電路的各輸入端子間 的偏移，而這一想法會產(chǎn)生導致偏壓電路的面積或功耗的增大的缺 點。
另一方面，上述圖10的第二現(xiàn)有技術中，因為是將該一個運算
放大器作為電壓輸出器的偏壓電路，即使下一級的模擬信號處理電 路是輸入端子數(shù)較多的電路，也不需要如上述第一現(xiàn)有技術那樣增 加運算放大器的個數(shù)，不會導致上述模擬信號處理電路的各輸入端 子間的偏移的增大，但由于模擬信號處理電路的各輸入端子間通過
電阻R與一個輸出端子VOp相連接，因此當傳輸?shù)缴鲜瞿M信號處 理電路的各輸入端子的信號之間電壓彼此不同時，具有不可避免輸 入到某一輸入端子的信號通過上述輸出端子VOp與其他輸入端子發(fā) 生干擾這樣的相互干擾'的缺點。作為降低該輸入端子間的相主干擾 的結構，考慮使運算放大器的輸出側所連接的多個電阻R的電阻值 增大，但該想法會產(chǎn)生偏壓電路的面積增大的缺點。另外，在該第 二現(xiàn)有技術中，還具有如下缺點當模擬信號處理電路的輸入端子 數(shù)增多時，在需要的一個電壓輸出器(即， 一個運算放大器)的輸 出端子上連接的電阻R的個數(shù)增大，從而輸出負載增大，因此該運 算放大器的輸出放大電路的功耗和面積增大。
另外，上述圖11的第三現(xiàn)有技術與上述第二現(xiàn)有技術同樣，是 將該 一個運算放大器作為電壓輸出器的偏壓電路，因此導致模擬信 號處理電路的各輸入端子間的偏移增大，但由于在差動放大電路 OpAS的反相輸入端子VIM上分別通過電阻R連接有多個輸出方文大電路0A1、 OA2 OAn的輸出側，因此具有不可避免由輸入傳輸?shù)?模擬信號處理電路的各輸入端子間IN1、 IN2 INn的信號間電壓不 同而引起的相互干擾的缺點。另外，該第三現(xiàn)有技術與上述第二現(xiàn) 有技術同樣，還具有如下缺點當模擬信號處理電路的輸入端子數(shù) 增多時， 一個運算放大器的輸出負載增大，因此該運算放大器的輸 出放大電路的功耗和面積將會增大。
本發(fā)明著眼于上述技術課題，其目的在于提供一種偏壓電路， 其基本采用與上述第二現(xiàn)有技術和第三現(xiàn)有技術同樣的將一個運算
放大器作為電壓輸出器的偏壓電路，通過采取對策使得不會導致模 擬信號處理電路的各輸入端子間的偏移增大，并且能夠不產(chǎn)生偏壓 電路的面積和功耗的增大，能夠防止模擬信號處理電路的各輸入端 子間的相互干^6。
為了達到上述目的，在本發(fā)明中，采用將由差動放大電路和輸 出放大電路構成的一個運算放大器用作電壓輸出器的偏壓電路，并 且設置與上述運算放大器的輸出放大電路結構相同的兩個以上的輸 出放大電路，由這些輸出放大電路和上述一個運算放大器的差動放 大電路構成共用該差動放大電路的多個運算放大器，將這些輸出放 大電路的輸出端子作為與模擬信號處理電路的輸入電路連接的端 子。
具體而言，本發(fā)明的偏壓電路是從多個輸出端子輸出同一偏置 電壓的偏壓電路，包括運算放大器和多個CMOS輸出放大電路，上 述運算放大器具有差動放大電路、以及由第一晶體管和柵極被施加 上述差動放大電路的輸出電壓的第二晶體管構成的內置CMOS輸出 放大電路，上述CMOS輸出放大電路與上述內置CMOS輸出放大電 路結構相同，由第三和第四晶體管構成，上述運算放大器的差動放 大電路中，非反相輸入端子被輸入恒定電壓，上述運算放大器的內 置CMOS輸出放大電路的輸出被反饋至反相輸入端子，上述內置 CMOS輸出放大電路與上述多個CMOS輸出力丈大電路并聯(lián)連4矣，上 述多個CMOS輸出放大電路的第三晶體管的柵極分別與上述內置cmos輸出放大電路的第一晶體管的柵極相連接，并且上述多個 cmos輸出放大電^各的第四晶體管的柵極分別與上述內置cmos輸 出放大電路的第二晶體管的柵極相連接，上述多個cmos輸出放大 電路的上述第三和第四晶體管的漏極連接點與上述多個輸出端子相連接。
本發(fā)明在上述偏壓電路中特征在于，上述內置cmos輸出放大 電路的上述第 一和第二晶體管的漏極連接點與上述多個輸出端子中 未連接上述多個cmos輸出放大電路的輸出端子相連接。
本發(fā)明在上述偏壓電路中特征在于，上述多個cmos舉ir出方文大
電路中的至少一個具有能夠對從自己的cmos輸出放大電路輸出的 電流進行可變調整的輸出電流調整電路，根據(jù)在上述自己的cmos 輸出放大電路所連接的輸出端子上傳輸?shù)男盘柕念l率來控制上述輸 出電流調整電^各的工作。
本發(fā)明在上述偏壓電路中特征在于，上述多個cmos輸出放大 電路中的至少一個具有使自己的cmos輸出放大電路啟動和停止的 啟動/停止控制電路。
本發(fā)明在上述偏壓電路中特征在于，上述多個輸出端子與模擬 信號處理電路的輸入電路相連接，上述啟動/停止控制電路具有停 芷狀態(tài)設定電路，該停止狀態(tài)設定電路在停止自己的cmos輸出放 大電路時，將該自己的cmos輸出放大電路的停止狀態(tài)設定為不會 產(chǎn)生上述輸入電路的老化的停止狀態(tài)。
本發(fā)明在上述偏壓電路中特征在于，上述運算放大器的內置 cmos輸出放大電路和上述多個cmos輸出放大電路分別為其輸 出端子與其輸入端子通過反饋電路相連接。
本發(fā)明在上述偏壓電路中特征在于，上述運算放大器的內置 cmos輸出放大電路和上述多個cmos輸出放大電路分別為其輸 入端子與基底電壓通過反饋電路相連接。
本發(fā)明在上述偏壓電路中特征在于，上述運算放大器的內置 cmos輸出放大電路和上述多個cmos輸出放大電路，其輸入端子與電源電壓通過反饋電路相連接。
本發(fā)明在上述偏壓電路中特征在于，上述運算放大器的差動放
大電路和上述多個CMOS輸出》文大電路，分別由該差動;改大電^各和 上述多個CMOS輸出放大電路的每一個形成2級i欠大型的1個的運
算放大器。
本發(fā)明的半導體集成電路的特征在于，包括上述偏壓電路； 模擬信號處理電路，具有連接在上述偏壓電路的后級并從上述偏壓 電路的上述多個輸出端子接收偏置電壓的輸入電路；以及模擬信號 輸出電路，其通過多個電容向上述模擬信號處理電路輸出多個模擬信號。
通過以上結構，本發(fā)明由于共用一個差動放大電路，因此能夠 有效地抑制下 一 級連接的模擬信號處理電路的各輸入端子之間產(chǎn)生 的信號地線等的偏置電壓的偏移增大。并且，多個輸出放大電路的 輸出側與上述下 一 級模擬信號處理電路的各輸入端子連接來供給偏 置電壓，因此該各輸入端子相互不是電連接而是獨立的，從而能夠 避免上述下一級模擬信號處理電路的各輸入端子間的信號干擾。并 且，在作為下一級電路連接輸入端子數(shù)較多的模擬信號處理電路時， 偏壓電路的輸出放大電路的個數(shù)也隨著該輸入端子數(shù)而增加，這些 輸出放大黽路的輸出端子與上述下 一 級模擬信號'處理電路的各輸入 端子相連接，因此各輸出放大電路的輸出負載在各輸出放大電路間 均勻而不會增大。
如上所述，根據(jù)本發(fā)明的偏壓電路得到如下效果不會導致下 一級連接的模擬信號處理電路的各輸入端子間的偏移增大，并且不 會產(chǎn)生偏壓電路的面積和功耗的增大，能夠有效防止上述模擬信號 處理電路的各輸入端子間的相互干擾。


圖1是表示本發(fā)明第一實施方式的偏壓電路的結構的圖。 圖2是表示本發(fā)明第二實施方式的偏壓電路的結構的圖。
10圖3是表示本發(fā)明第三實施方式的偏壓電路的結構的圖。
圖4是表示本發(fā)明第四實施方式的偏壓電路的結構的圖。 圖5是表示本發(fā)明第五實施方式的偏壓電路的結構的圖。 圖6是表示本發(fā)明第六實施方式的偏壓電路的結構的圖。 圖7是表示本發(fā)明第七實施方式的偏壓電路的結構的圖。 圖8是表示本發(fā)明第八實施方式的偏壓電路的結構的圖。 圖9是表示以往的偏壓電路的一例的圖。 圖IO是表示以往的偏壓電路的另一例的圖。 圖11是表示以往的偏壓電路的又一例的圖。
標號說明
INl INn 輸入端子
VIr 所希望的偏置電壓
VOl ~ Von 偏壓電路的輸出端子
C 電容
DA 差動;改大電贈-
0A1 第一 CMOS輸出放大電路(內置CMOS輸出放
大電路)
OA2 ~ OAn CMOS #T出ii大電^各 OpAS '單一輸出運算放大器
OpA 多輸出運算放大器
Rf, Rs 反饋電阻，基準電阻
OAnt 調整用輸出力文大電路
SWt 開關
SWpt 開關
SWnt 開關
S Wpc 開關
SWnc 開關
Csl Csn 相位補償電容
AB 差動方丈大電^各和輸出》文大電路用的偏壓電^各CAC 輸出電流調整電路
SSC 啟動/停止控制電路
TDS 停止狀態(tài)i殳定電路
Z 相位補償電路
具體實施例方式
(實施方式1 )
用圖1說明本發(fā)明第一實施方式的偏壓電路。
在圖1中，將多個(N- 1個)輸入端子需要的所希望的偏置電 壓VIr施加于運算放大器Op AS內的差動放大電路DA的非反相輸入 端子VIP。上述所希望的偏置電壓VIr由未圖示的恒壓源等產(chǎn)生，該 恒壓源由供給包含帶隙基準(bandgap reference )的恒定電壓的電^各 構成。上述運算放大器OpAS的CMOS輸出放大電路即第一 CMOS 輸出放大電路(內置CMOS輸出放大電路)OAl的輸出被反饋至上 述運算放大器OpAS的差動放大電路DA的反相輸入端子VIM,從 而構成電壓輸出器。
構成上述第一 CMOS輸出放大電路OAl的第一晶體管Trl和第 二晶體管Tr2與構成相當于上述運算放大器OpAS的CMOS輸出放 大電路的第二 CMOS輸出放大電路OA2的第3第三晶體管Tr3和第 4第四晶體管Tr4并聯(lián)連接，上述第3第三晶體管Tr3的柵極與上述 第一晶體管Trl的柵極連接，并且上述第4第四晶體管Tr4的柵極 與上述第二晶體管Tr2的柵極相連接。
并且，與上述第二 CMOS輸出放大電路OA2結構相同的多個 CMOS輸出放大電路OA3 ~ OAn,與上述第二 CMOS輸出放大電路 OA2同樣，與上述第一 CMOS輸出放大電路OAl并聯(lián)連接。
在上述各CMOS輸出放大電3各OAl ~OAn中，從偏壓電路AB 向p型晶體管Trl、 Tr3的各柵極供給使這些晶體管導通而工作的偏 置電壓vbp。另外，上述各CMOS輸出放大電路OAl OAn的n型 晶體管Tr2、 Tr4的各柵招j皮施加上述差動放大電^各DA的輸出電壓voda。
上述第二 ~第nCMOS輸出放大電路OA2 ~OAn中，從第三晶 體管Tr3和第四晶體管Tr4的漏極連接點VOp2 ~ VOpn通過各電阻 R向需要供給偏置電壓的模擬信號處理電路ANA2的輸入端子INI ~ INn- 1供給上述偏置電壓VIr。
由上述差動》文大'電路DA和上述第一 CMOS輸出》文大電^各OA1 構成2級放大型的1個差動輸入單輸出型運算放大器OpAS,由上述 差動放大電路DA和上述第二 CMOS輸出放大電路OA2構成2級放 大型的另1個差動輸入單輸出型運算放大器。由上述差動放大電路 DA和上述第二 ~第nCMOS輸出放大電路OA2 OAn也分別構成共 用差動放大電路DA的2級放大型的另1個差動輸入單輸出型運算 放大器。并且，由上述差動放大電路DA和上述第一 第nCMOS輸 出放大電路OAl OAn構成差動輸入多輸出型運算放大器OpAM。
本偏壓電路Bias中，由上述差動放大電路DA和上述第一 CMOS 輸出放大電路OAl構成電壓輸出器，將由該電壓輸出器所生成的偏 置電壓voda輸入到CMOS輸出放大電路OA2 OAn,由此，能夠進 行與第一COMS輸出放大電路OAl相同的工作，即、從上述CMOS 輸出放大電路OA2 OAn的輸出端子VOp2 VOpn得到與第一 CMOS輸出放大電路OAl的輸出偏'置電壓相同的電壓，而不會受到 其他偏置電壓輸出系統(tǒng)的干擾、即從輸出端子VOPx (x是其他輸出 系統(tǒng)的輸出端子)到模擬信號處理電^各ANA2的對應輸入端子INx 之間的模擬信號的傳輸所帶來的影響。 (實施方式2 )
接著，說明本發(fā)明的第二實施方式。
圖2表示本實施方式的偏壓電路。上述第一實施方式中，僅僅 是使構成電壓輸出器的第一 CMOS輸出放大電路OA1的輸出端子 VOpl反饋至差動放大器DA的反相輸入端子VIM的結構，而本實 施方式是如下結構使該第一 CMOS輸出放大電路OAl的輸出端子 VOpl反饋至差動放大器DA的反相輸入端子VIM,并且與模擬信號
13處理電路ANA2的1個輸入端子(圖2中為IN1 )連接，從而向該 輸入端子IN1供給偏置電壓。
因此，本實施方式與上述第一實施方式相比，能實現(xiàn)與1個 CMOS輸出》文大電路相應的^f氐功彿毛化和小面積化。
(實施方式3 )
接著，說明本發(fā)明的第三實施方式。
圖3表示本發(fā)明的偏壓電路。在圖3中，第n個CMOS輸出放 大電路OAn具有與CM0S輸出放大電路0A1 ~ OAn - 1結構相同的 基本放大電路OAnO,并且還具有輸出電流調整電^各CAC,該輸出 電流調整電路CAC包括與該基本放大電路0AnO結構相同的輸出電 流調整用》文大電^各OAnt以及控制該輸出電流調整用》文大電路OAnt 的工作和停止的兩個開關SWtn、 SWtp。
上述輸出電流調整電路CAC,在向模擬信號處理電路ANA2的 對應的輸入端子(圖3中是輸入端子INn)輸入的模擬信號的頻率較 高時，利用控制信號VIt控制兩個開關SWtn、 SWtp而^f吏輸出電流調 整用放大電路OAnt與基本放大電路OAnO同樣地工作，從而將輸出 電流的值調整為基本力文大電^各OAnO中流過的電流4直的2倍。由該 第n個CMOS輸出放大電路OAn和上述運算放大器OpAS的差動放 大器bA構成2級放大型的一個運算放大器。'
即，當傳輸?shù)礁鬏斎攵俗覫NI ~INn的模擬信號的頻率彼此不同 時，該頻率越高、電壓變化越快，所以需要對要流入對應輸入端子 的電流值快速地進行可變控制，從而將偏置電壓調整為始終恒定， 因此，根據(jù)該必要性來設置調整用輸出放大電路OAnt。
本實施方式的偏壓電路中，僅設置一個圖3所示的調整用輸出 放大電路OAnt,將CMOS輸出放大電路OAn流出的電流可變調整 為l倍和2倍，但當然也可以準備多個調整用輸出放大電路OAnt, 以任意的調整幅度對這些調整用輸出放大電路進行數(shù)字控制，即、 利用多位長度的數(shù)字信號對開關SWtn、 SWtp進行ON、 OFF控制， 使多個調整用輸出放大電路O An t工作或停止，從而高精度多級地調整需要的電流值。
代替上述的準備多個調整用輸出放大電路，也可以準備改變了 晶體管尺寸的調整用輸出放大電路。此時的控制方法與準備多個調 整用輸出放大電路的情況相同。 (實施方式4)
圖4表示本發(fā)明的偏壓電路。本實施方式中，當有模擬信號處 理電^各ANA2的多個輸入端子INI ~ INn中的某個輸入端子在預定的 特定期間不被輸入模擬信號的工作模式時，采取對策使得在沒有該 信號輸入的特定期間，停止對這些輸入端子供給偏置電壓。
即，將多個CMOS輸出放大電路OAl ~OAn中的任意一個(圖 4中為OAn)做成帶啟動/停止功能的CMOS輸出放大電路OAn， 其具有能夠單獨地啟動和停止的功能。
上述帶啟動/停止功能的CMOS輸出放大電路OAn具有與 CMOS輸出放大電路OAl-OAn- 1結構相同的基本方文大電^各 OAnO,并且還具有啟動/停止控制電路SSC,該啟動/停止控制電 路SSC包括控制該基本放大電路OAn0的啟動和停止的兩個開關 SWpc、 SWnc。在上述啟動/停止控制電路SSC中， 一個開關SWpc 是停止對基本放大電路OAn0的PMOS晶體管的柵極供給偏置電壓 vbp、且通過南該柵極供給電源電壓來進行OFF控制的開關。另一開 關SWcn是停止對基本放大電路OAn0的NMOS晶體管的柵極供給 電壓voda、且通過向該柵極供給接地電壓來進行OFF控制的開關。 上述兩開關SWpc、 SWnc由控制信號VIc所控制。
由上述帶啟動/停止功能的CMOS輸出放大電路OAn和上述運 算放大器OpAS的差動放大器DA構成2級放大型的一個運算放大 器。
在本實施方式中，僅配置了一個帶啟動/停止功能的CMOS輸 出放大電路OAn，但也可以根據(jù)模擬信號處理電路ANA2的工作模 式配置多個CMOS輸出放大電路OA1 ~ OAn的全部或一部分，并且 將上述控制信號VIc設為多位長度的數(shù)字信號，利用該控制信號VIc對多個CMOS輸出放大電路內的兩個開關SWpc、 SWnc單獨地進行 ON、 OFF控制，從而控制成僅停止在特定期間模擬信號處理電路 ANA2中不被輸入模擬信號的輸入端子所對應的CMOS輸出放大電路。
(實施方式5 )
接著，說明本發(fā)明的第五實施方式。 ，
圖5表示本實施方式的偏壓電路。本實施方式中，在如上述第 四實施方式那樣設置了帶啟動/停止功能的CMOS輸出放大電路 OAn的情況下，釆取對策使得不會發(fā)生下一級連接的模擬信號處理 電路ANA2的對應輸入端子INn上所連接的輸入電路(未圖示)的 老化(例如構成輸入電路的晶體管的閾值電壓的老化等)。
即，本實施方式如圖5所示，帶啟動/停止功能的CMOS輸出 放大電^各OAn具有與第四實施方式相同的啟動/停止控制電^各 SSC,該啟動/停止控制電路SSC具有對上述第四實施方式(圖4) 的開關SWpc進行改良后的開關SWpco、以及與圖4的開關SWnc 結構相同的開關SWnc。上述改良后的開關SWpco在接收控制信號 VIc后通過向基本放大電路OAn0的PMOS晶體管的柵極供給電源電 壓來進行OFF控制時，同時從輸出端子VOpn向模擬信號處理電路 ANA2的對應輸入端手INn供給電源電壓。由上述改良后的開關 SWpco構成了停止狀態(tài)設定電路TDS,該停止狀態(tài)設定電路TDS將 自己的CMOS輸出放大電路OAn停止狀態(tài)設定為不會產(chǎn)生上述輸入 電路老化的停止狀態(tài)。
因此，在本偏壓電路Bias的下一級連接的模擬信號處理電路 ANA2中，例如在對應輸入端子INn與輸入電路內的PMOS晶體管 的柵極連接的結構的情況下，在CMOS輸出放大電路OAn停止而不 流過該輸出電流(斷電(power down))時，上述輸入電路內的PMOS 晶體管的柵極電壓被固定i殳定為電源電壓，因此不會發(fā)生該輸入電 路內的PMOS晶體管的閾值電壓的老化等。
在對應輸入端子INn與輸入電路內的NMOS晶體管的柵極連接的結構的情況下，對另一開關SWnc進行改良，做成將基底電壓(接 地電壓)^是供給與該對應輸入端子INn連接的輸入電^各內的NMOS 晶體管的柵極的結構即可。 (實施方式6)
圖6表示本實施方式的偏壓電路。
圖6所示的偏壓電路Bias中，上述實施方式1 5所述的多輸出 運算放大器OpAM包括差動放大電路DA、第一 ~第nCMOS輸出放 大電路OA1 ~ OAn、生成向上述輸出放大電路OA1 ~ OAn供給的偏 置電壓vbp的偏壓電路AB。
上述第——第nCMOS輸出放大電路OA1 ~ OAn分別具有將它 們的輸出端子VOpl ~ VOpn與輸入端子voda分別連接的反饋電^各 Csl ~ Csn。
上述差動放大電路DA是向PMOS晶體管的4冊極輸入所希望的 偏置電壓VIr的結構，其包括構成差動對的PMOS晶體管PD、供給 由上述偏壓電路AB生成的偏置電壓vbp的PMOS晶體管PB1、作 為負載晶體管的NMOS晶體管NB1。另外，第一 第nCMOS輸出 放大電路OA1 ~OAn包括供給上述偏壓電路AB的偏置電壓vbp的 PMOS晶體管Pl Pn、 4冊才及;陂施加上述差動》文大電路DA的輸出電 壓的NMOS晶體管Nl Nn、在自己的CMOS輸出放大電路的輸入 端子voda與輸出端子VOp 1 ~ VOpn之間連接的反饋電路Cs 1 ~ Csn。
運算放大器OpAS的結構可以是如下結構的放大器上述差動 放大電路DA是向NMOS晶體管的柵極輸入偏置電壓VIr的結構。 此時，構成第一 ~第nCMOS輸出放大電路OA1 ~ OAn的晶體管的 極性也改變。
(實施方式7)
圖7表示本實施方式的偏壓電^各。
本實施方式的運算放大器OpAM具有差動放大電路DA,并且 還包括通過反饋電路Z將輸入端子voda與基底電壓連接起來的第 一 ~第nCMOS輸出放大電路OAl OAn、以及生成向上述差動放大電路DA和上述CMOS輸出放大電路OAl OAn供給的偏置電壓 vbpl、 vbp2、 vbn的偏壓電路AB。
上述差動放大電路DA是向NMOS晶體管的柵極輸入所希望的 偏置電壓VIr的結構，其包括構成差動對的NMOS晶體管ND、供 給上述偏置電壓vbn的NMOS晶體管NB、在偏置電壓vbpl下工作 的PMOS晶體管PC1、在上述偏置電壓vbp2下工作的負載用PMOS 晶體管PC2、以及NMOS晶體管NC1。上述3種晶體管PC1、 PC2 和NCI構成渥爾曼放大器電路。另外，上述各CMOS輸出放大電路 OA1 ~OAn包括在偏置電壓vbpl下工作的PMOS晶體管Pn、構成 源極輸出器電路的PMOS晶體管PBn、連接在自己的CMOS輸出力文 大電路的輸入端子Voda與基底電壓之間的反饋電路Z。 (實施方式8)
圖8表示本實施方式的偏壓電路。
本實施方式的運算放大器OpAM包括差動;故大電路DA,并且 還包括通過反饋電路Z將輸入端子voda與電源電壓連接起來的輸出 放大電^各OA1 ~OAn、和生成向上述差動》文大電^各DA和上述輸出 放大電路OA1 OAn供給的偏置電壓vbp、 vbnl、 vbn2的偏壓電路 AB。
上述差動放大電路DA是向PMOS晶體管的4冊極輸入所希望的 偏置電壓VIr的結構，其包括構成差動對的PMOS晶體管PD、供給 偏置電壓vbp的PMOS晶體管PB、在偏置電壓vbn2下工作的NMOS 晶體管NC2、在偏置電壓vbnl下工作且構成負載晶體管的NMOS 晶體管NC1、以及PMOS晶體管PC1。由上述3種晶體管NC1、NC2 和PCI構成渥爾曼放大器電路。另外，上述各CMOS輸出放大電路 OA1 ~ OAn包括在偏置電壓vbn2下工作的NMOS晶體管NBn、構 成源極輸出器電路的NMOS晶體管Nn、以及連接在自己的輸出放大 電路的輸入端子Voda與電源電壓之間的反饋電路Z。
工業(yè)上的可利用性
如上所述，根據(jù)本發(fā)明，在將多個模擬信號從模擬信號輸出放大電路通過各電容輸入到模擬信號處理電路的情況下，當將這些模 擬信號的信號地線等的偏置電壓提供給上述模擬信號處理電路時， 能不導致上述模擬信號處理電路的各輸入端子間的偏移增大且不會 產(chǎn)生面積和功耗的增大而有效地防止上述模擬信號處理電路的各輸 入端子間的相互干擾，因此，作為產(chǎn)生這樣的偏置電壓的小型化、 低功耗化和高精度化的偏壓電路是有用的。
權利要求
1.一種偏壓電路，從多個輸出端子輸出同一偏置電壓，其特征在于，包括運算放大器，其具有差動放大電路、以及由第一晶體管和柵極被施加上述差動放大電路的輸出電壓的第二晶體管構成的內置CMOS輸出放大電路；和多個CMOS輸出放大電路，上述CMOS輸出放大電路與上述內置CMOS輸出放大電路結構相同，由第三晶體管和第四晶體管構成，上述運算放大器的差動放大電路中，非反相輸入端子被輸入恒定電壓，上述運算放大器的內置CMOS輸出放大電路的輸出被反饋至反相輸入端子，上述內置CMOS輸出放大電路與上述多個CMOS輸出放大電路并聯(lián)連接，上述多個CMOS輸出放大電路的第三晶體管的柵極分別與上述內置CMOS輸出放大電路的第一晶體管的柵極相連接，并且上述多個CMOS輸出放大電路的第四晶體管的柵極分別與上述內置CMOS輸出放大電路的第二晶體管的柵極相連接，上述多個CMOS輸出放大電路的上述第三晶體管和上述第四晶體管的漏極連接點與上述多個輸出端子相連接。
2. 根據(jù)權利要求1所述的偏壓電路，其特征在于， 上述內置CMOS輸出放大電路的上述第一晶體管和上述第二晶體管的漏極連接點與上述多個輸出端子中未連接上述多個CMOS輸 出放大電路的輸出端子相連接。
3. 根據(jù)權利要求1或2所述的偏壓電路，其特征在于， 上述多個CMOS輸出放大電路中的至少一個具有能夠對從自己的CMOS輸出放大電路輸出的電流進行可變調整的輸出電流調整電 路，根據(jù)在上述自己的CMOS輸出放大電路所連接的輸出端子上傳 輸?shù)男盘柕念l率來控制上述輸出電流調整電路的工作。
4. 根據(jù)權利要求1或2所述的偏壓電路，其特征在于，上述多個CMOS輸出放大電路中的至少一個具有使自己的 CMOS輸出放大電路啟動和停止的啟動/停止控制電路。
5. 根據(jù)權利要求4所述的偏壓電路，其特征在于， 上述多個輸出端子與模擬信號處理電路的輸入電路相連接， 上述啟動/停止控制電路具有停止狀態(tài)設定電路，該停止狀態(tài)設定電路在停止自己的CMOS輸出放大電路時，將該自己的CMOS 輸出放大電路的停止狀態(tài)設定為不會產(chǎn)生上述輸入電路的老化的停 止狀態(tài)。
6. 根據(jù)權利要求1至5中任意一項所述的偏壓電路，其特征在于，上述運算放大器的內置CMOS輸出放大電路和上述多個CMOS 輸出放大電路分別為其輸出端子與其輸入端子通過反饋電路相連接。
7. 根據(jù)權利要求1至5中任意一項所述的偏壓電路，其特征在于，上述運算放大器的內置CMOS輸出放大電路和上述多個CMOS 輸出放大電路分別為其輸入端子與基底電壓通過反饋電路相連接。
8. 根據(jù)權利要求1至5中任意一項'所述的偏壓電路，其特征在于，上述運算放大器的內置CMOS輸出放大電路和上述多個CMOS 輸出放大電路分別為其輸入端子與電源電壓通過反饋電路相連接。
9. 根據(jù)權利要求1至8中任意一項所述的偏壓電路，其特征在于，上述運算放大器的差動放大電路和上述多個CMOS輸出放大電 路，分別由該差動放大電路和上述多個CMOS輸出力文大電路的每一 個形成2級放大型的1個運算放大器。
10. —種半導體集成電路，其特征在于，包括 上述權利要求1至9中任意一項所述的偏壓電路；模擬信號處理電路，具有連接在上述偏壓電路的后級并從上述 偏壓電路的上述多個輸出端子接收偏置電壓的輸入電路；以及模擬信號輸出電路，其通過多個電容向上述模擬信號處理電路 輸出多個模擬信號。
全文摘要
本發(fā)明提供一種偏壓電路和具有該偏壓電路的半導體集成電路。在將多個模擬信號通過各電容(C)傳輸?shù)侥M信號處理電路(ANA2)的各輸入端子時，將這些模擬信號的信號地線等的偏置電壓提供給模擬信號處理電路的偏壓電路(Bias)中，運算放大器(OpAS)從內置的差動放大電路(DA)的非反相輸入(VIP)輸入偏置電壓(VIr)，內置輸出放大電路(OA1)的輸出端子與差動放大電路的反相輸入(VIM)連接，構成電壓輸出器。還設置多個輸出放大電路(OA2～OAn)，它們的輸入端子與差動放大電路的輸出端子連接，它們的輸出端子與模擬信號處理電路的各輸入端子(IN1～INn)連接。因此，不產(chǎn)生面積和功耗的增大，不導致模擬信號處理電路的各輸入端子間的偏移的增大，能夠有效防止這些輸入端子間的相互干擾。
文檔編號H03F3/50GK101595638SQ20088000324
公開日2009年12月2日 申請日期2008年5月28日 優(yōu)先權日2007年6月4日
發(fā)明者中順一, 岡浩二, 松下剛 申請人:松下電器產(chǎn)業(yè)株式會社