專利名稱：：偽差動切換電容式電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種偽差動切換電容式電路，特別是涉及一種積分形式共模電壓穩(wěn)定技術(shù)的偽差動切換電容式電路。
背景技術(shù)：
：在高精確度切換電容式電路中，通常需要高增益以及高線性度的放大器，而系統(tǒng)效能往往決定于該放大器的效能。然而，在先進制程中，為了確保電路的可靠度，電路的操作電壓必須隨之下降，因此，造成放大器的信號范圍嚴重被壓縮，增加放大器的設(shè)計難度。為了維持足夠的信噪比(signal-to-noiseratio)，甚至會增加放大器的消耗功率。請參閱圖1A所示，是傳統(tǒng)全差動(fullydifferential)放大器電路示意圖。傳統(tǒng)全差動(fullydifferential)放大器電路10，其可增加電路對抗噪聲能力和增加電路信號振幅。全差動放大器電路10使用共模反饋電路(common-modefeedbackcircuit,CMFB)102來穩(wěn)定(輸出端0ut+/0ut_的)輸出共模電壓。由于電路的總電流是由尾(tail)電流金屬氧化物半導(dǎo)體(M0S)Mcl所控制，因此，輸入端In+/In-的共模擾動(common-modedisturbance)將不會影響電路的效能。因此，全差動放大器電路10具有極高的共模噪聲抑制比(common-moderejectionratio,CMRR)。然而，金屬氧化物半導(dǎo)體Mcl會壓縮電路的輸出信號范圍，因此不利于低壓電路的操作。為了增加電路的信號輸出范圍，因此使用如圖IB所示的偽差動(pseudo-differential)放大器電路12。圖IB是傳統(tǒng)偽差動(pseudo-differential)放大器電路示意圖。偽差動放大器電路12免除了圖1A的尾電流金屬氧化物半導(dǎo)體Mcl，但是，此電路將無共模噪聲抑制功能。因此，輸入端111+/111-的共模噪聲將會被偽差動放大器電路12放大，嚴重影響電路的效能。全差動放大器電路10(如圖1A所示)及偽差動放大器電路12(如圖1B所示)的操作將在以下段落依序說明。請參閱圖2所示，是使用全差動放大器的切換電容式電路的操作示意圖。使用全差動放大器104的切換電容式電路20的操作。在這里僅考慮共模電壓擾動(AV。J，不考慮其他交流信號。在取樣相位(samplephase)時(如圖2的左端所示)，共模電壓擾動(AV。J被兩個電容C取樣。在放大相位(amplifyphase)時(如圖2的右端所示)，由于有共模反饋電路(CMFB)的關(guān)系，因此輸出共模電壓會維持于V。m。根據(jù)電荷守恒原理，可以得到如圖2所示的放大器104輸入端的共模電壓V,。輸入共模電壓擾動(AV。J會反映到電壓V,。然而，只要放大器104具有足夠大的輸入共模范圍，將可容許此共模電壓擾動(AV。J的漂移。請參閱圖3所示，是使用偽差動放大器的切換電容式電路的操作示意圖。使用偽差動放大器124的切換電容式電路30的操作。由于偽差動放大器124并無共模反饋電路(CMFB)，所以其輸出缺少一強制力量以控制其輸出位準。因此，電路30會對于輸入共模電壓擾動(AV。J產(chǎn)生二倍的共模增益，其中，共模增益和差模增益是相同的。一旦電路30應(yīng)用于串聯(lián)電路中，如圖4所示，是傳統(tǒng)管路式模擬數(shù)字轉(zhuǎn)換器示意圖，管路式模擬數(shù)字轉(zhuǎn)換器(pipelinedanalog-to-digitalconverter)，由于每一級具有二倍的共模增益，因此后4級電路將會飽和掉，電路將會脫離正常操作。上述管路式模擬數(shù)字轉(zhuǎn)換器的細節(jié)可參考同一申請人的另一專利申請案中(題為「適用于管路式或循環(huán)式模擬數(shù)字轉(zhuǎn)換器的前后級解析度可調(diào)的共享運算放大器技術(shù)」)。上述偽差動切換電容式電路需要一有效穩(wěn)定共模電壓的電路機制，才能夠在低壓制程下維持足夠大的信號振幅。目前文獻中有數(shù)種方法可達到此目的，分別介紹如下?！⒐材７答侂娐?CMFB)最直觀的的方式便是采用全差動電路常用的共模反饋電路(CMFB)以穩(wěn)定輸出共模電壓。請參閱圖5所示，是使用共模反饋電路的偽差動切換電容式電路示意圖。使用共模反饋電路102的偽差動切換電容式電路50，其為圖3的放大相位的示意圖。由于共模反饋的關(guān)系，輸出共模位準可維持在理想的共模電壓Vcm。由于沒有尾電流源，因此任何的輸入共模電壓擾動(AV。J將會造成電路50的電流變化，導(dǎo)致電路效能隨著輸入共模電壓而變化，造成電路效能嚴重衰減。二、差動浮接取樣(differentialfloatingsampling,DFS)機制偽差動切換電容式電路之所以會產(chǎn)生放大共模增益，其主要原因在取樣相位時，電容會取樣到輸入共模電壓擾動(AV。m)。當電容C大小相同，如此，將會有2xCxAV。m的共模電壓變化電荷被電容取樣，造成二倍的共模增益。若能減少電容對共模電壓擾動(AVM)取樣，將可減少共模增益，減輕共模電壓變化對于電路的影響程度。此目的的達到可使用圖6的差動浮接取樣(DFS)電路60，圖6是差動浮接取樣(DFS)電路示意圖。其揭露于J.Li及U.K.Moon，"A1.8-V67_mW10_bitl00MS/spipelinedADCusingtime-shiftedCDStechnique,"IEEEJ.Solid—StateCircuits,vol.39，pp.1468—1476，S印.2004。電路60在正、負路徑使用兩個單端放大器602A/602B，其功能和圖3相似。不同的是，在取樣相位時(主動V1)，電容CI及C4的上板(連接至放大器602A/602B的輸入端)經(jīng)由V1控制開關(guān)而接收共模電壓，而電容C2及C3的上板則因虛線所示的浮接開關(guān)形成浮接狀態(tài)。一旦有輸入共模電壓擾動(AV。J時，只有電容C1或C4會取樣到共模電壓變化電荷(1xCxAV。J，而電容C2或C3由于上板處于浮接狀態(tài)，因而越過(bypass)輸入共模電壓擾動。藉此，電路60的共模增益將為一，不會放大輸入共模電壓擾動。差動浮接取樣(DFS)電路60不需使用額外的主動電路(例如共模反饋電路)，因而可以減少電路的功率消耗。但是，電路60當中的開關(guān)會造成電荷注入(chargeinjection)效應(yīng)，造成額外的共模電壓漂移。當電路60應(yīng)用于如管路式模擬數(shù)字轉(zhuǎn)換器(如圖4所示)的串聯(lián)電路中，后級電路將會存在極大的共模電壓漂移，造成電路效能衰減。三、共模前饋(common-modefeed-forward,CMFF)機制請參閱圖7A所示，是共模前授(CMFF)電路示意圖。共模前饋(CMFF)電路70，其穩(wěn)定概念類似于圖6，但可進一步使共模增益降為0。圖7A至圖7C揭露于T.Ueno，T.Ito等人，"A1.2V，24mW/ch，10bit，80MSample/spipelinedA/Dconverters,"Proc.OfCICC，pp.501-504，S印.2006。圖7B是圖7A的共模偵測器的詳細電路圖，圖7C是圖7B的模擬加/減法器的詳細電路圖。使用共模(CM)偵測器702感測輸入共模電壓，然后藉由一個模擬加/減法器704將共模電壓擾動反映至電容的上板。如此，將不會有任何的共模電壓擾動(AV)被電容取樣，且電路70將不會有任何的共模增益，可更有效消除電路的共模電壓漂移問題。然而，電路70仍然存在有因開關(guān)的電荷注入(chargeinjection)效應(yīng)造成共模電壓漂移的問題。請參閱圖7B所示，是圖7A的共模偵測器702的詳細電路圖，而圖7C則是圖7A的模擬加/減法器704的詳細電路圖。模擬加/減法器704為二級放大器，其中第一級電路7041為四個輸入的單端放大器，而第二級7042則為共源極放大器。模擬加/減法器704采用米勒(Miller)補償法進行頻率補償。電路704的輸出和輸入接成單增益放大器，電路的開回路增益將影響模擬加/減法器704的精確度。由于CMFF電路70沒有使用反饋控制以降低電路的共模電壓，因此，模擬加/減法器704的有限增益誤差及穩(wěn)定誤差(settlingerror)仍會被電路70所放大。為了減低共模電壓誤差，必須設(shè)法增加模擬加/減法器704的開回路增益和頻寬，但是如此將會消耗較大的功率。由此可見，上述現(xiàn)有的偽差動切換電容式電路的共模穩(wěn)定技術(shù)在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型結(jié)構(gòu)的偽差動切換電容式電路，實屬當前重要研發(fā)課題之一，亦成為當前業(yè)界極需改進的目標。鑒于上述偽差動切換電容式電路的共模穩(wěn)定先前技術(shù)的缺點，因此本發(fā)明提出了一種新穎的技術(shù)，以有效降低因電荷注入(chargeinjection)效應(yīng)造成的共模電壓漂移。
發(fā)明內(nèi)容本發(fā)明的目的在于，克服現(xiàn)有的偽差動切換電容式電路的共模穩(wěn)定技術(shù)存在的缺陷，而提供一種新型結(jié)構(gòu)的偽差動切換電容式電路，所要解決的技術(shù)問題是使其利用積分形式技術(shù)，大幅降低因電荷注入(chargeinjection)效應(yīng)造成的共模電壓漂移，非常適于實用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種偽差動切換電容式電路，其包含一差動浮接取樣(DFS)電路，其具有偽差動架構(gòu)且共模增益值為一，該差動浮接取樣(DFS)電路具有一差動正輸入(Vin+)及一差動負輸入(Vin-)，并具有一差動正輸出(V。ut+)及一差動負輸出(V。ut-);以及一積分器，電性耦接至該差動正輸出及該差動負輸出，該積分器藉由偵測該差動正輸出(V。ut+)及該差動負輸出(V。ut-)的共模電壓擾動而返饋積分輸出至該差動浮接取樣(DFS)電路，藉此可穩(wěn)定該差動正輸出(V。ut+)及該差動負輸出(V。ut-)的輸出共模位準于一預(yù)期位準。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。前述的偽差動切換電容式電路，其中所述的積分器包含一積分放大器，具有一正輸入及一負輸入；一第一取樣電容及一第二取樣電容，其互相電性并聯(lián)；以及一積分電容，連接于該積分放大器的輸出及該負輸入之間；其中上述的積分放大器經(jīng)由開關(guān)連接至該第一取樣電容及該第二取樣電容。前述的偽差動切換電容式電路，其中所述的積分器在積分相位(UU)時進行積分并將該積分放大器的輸出返饋至該差動浮接取樣(DFS)電路，因而形成一共模負反饋回路，用以調(diào)整該差動正輸出(V。ut+)及該差動負輸出(v。ut-)。前述的偽差動切換電容式電路，其中所述的積分器在積分器取樣相位(V2)時，偵測該差動正輸出(V。ut+)及該差動負輸出(v。ut-)的共模電壓擾動。前述的偽差動切換電容式電路，其中所述的積分器更包含積分相位(UU)控制開關(guān)，及包含積分器取樣相位(V2)控制開關(guān)。前述的偽差動切換電容式電路，當處于積分相位時，該第一取樣電容及該第二取樣電容經(jīng)由該積分相位(Vl)控制開關(guān)而連接至共模電壓，并經(jīng)由該積分相位(Vl)控制開關(guān)而連接至該積分放大器的負輸入。前述的偽差動切換電容式電路，當處于積分器取樣相位時，該第一及第二電容經(jīng)由該取樣相位(V2)控制開關(guān)而分別連接至該差動正輸出(V。ut+)及該差動負輸出(V。ut-)，并經(jīng)由該取樣相位(V2)控制開關(guān)而連接至該積分放大器的正輸入。前述的偽差動切換電容式電路，其中所述的差動浮接取樣(DFS)電路包含一正路徑，包含一第一單端放大器、一第一電容及一第二電容，其中該第一電容及第二電容互為電性并聯(lián)；以及一負路徑，包含一第二單端放大器、一第三電容及一第四電容，其中該第三電容及第四電容互為電性并聯(lián)；其中上述積分放大器的輸出經(jīng)由該積分相位(Vl)控制開關(guān)而連接至該第一單端放大器及該第二單端放大器的輸入，且該第一單端放大器及該第二單端放大器的輸出分別提供該差動正輸出(V。ut+)及該差動負輸出(v。ut-)。前述的偽差動切換電容式電路，在取樣相位時，上述的第一電容連接于該差動正輸入(Vin+)及該積分器的輸出之間；在放大相位時，該第一電容的下板連接至該差動正輸出(V。ut+);以及該第二電容經(jīng)由該積分相位(UU)控制開關(guān)及該取樣相位(V2)控制開關(guān)而電性連接于該差動正輸入(Vin+)及該第一單端放大器的輸入之間，其連接型態(tài)如下在取樣相位時，該第二電容的下板連接至該差動正輸入(Vin+)，且該第二電容的上板為浮接；在放大相位時，該第二電容的下板連接至參考電壓，且該第二電容的上板連接至該第一單端放大器的輸入。前述的偽差動切換電容式電路，在取樣相位時，上述的第四電容連接于該差動負輸入(Vin_)及該積分器的輸出之間；在放大相位時，該第四電容的下板連接至該差動負輸出(V。ut-);以及該第三電容經(jīng)由該積分相位(UU)控制開關(guān)及該取樣相位(V2)控制開關(guān)而電性連接于該差動負輸入(Vin_)及該第二單端放大器的輸入之間，其連接型態(tài)如下在取樣相位時，該第三電容的下板連接至該差動負輸入(Vin-)，且該第三電容的上板為浮接；在放大相位時，該第三電容的下板連接至參考電壓，且該第三電容的上板連接至該第二單端放大器的輸入。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上可知，為達到上述目的，本發(fā)明提供了一種偽差動切換電容式電路，使用差動浮接取樣(DFS)技術(shù)使得偽差動切換電容式電路的增益值為一，因而越過(bypass)輸入共模電壓擾動。藉此，輸入共模擾動及因電荷注入效應(yīng)所造成的共模誤差可以在切換電容式電路的輸出端被感測到。使用積分器以感測總輸出共模擾動，并返饋積分輸出至該使用差動浮接取樣(DFS)技術(shù)的偽差動切換電容式電路，藉此可穩(wěn)定輸出共模位準于一要求位準。當處于放大相位(V2)時，積分器偵測差動正輸出(v。ut+)及負輸出(v。ut-)的共模電壓擾動。當處于取樣相位(m)時，積分器進行積分并將積分放大器的輸出返饋至該切換電容式電路，因而形成一共模負反饋回路，用以調(diào)整差動正輸出(V。ut+)及負輸出(v。ut-)。借由上述技術(shù)方案，本發(fā)明偽差動切換電容式電路至少具有下列優(yōu)點及有益效果本發(fā)明應(yīng)用偽差動切換電容式電路的共模穩(wěn)定技術(shù)，特別是積分形式技術(shù)，可以大幅降低因電荷注入(chargeinjection)效應(yīng)造成的共模電壓漂移。綜上所述，本發(fā)明是有關(guān)于一種使用積分形式共模電壓穩(wěn)定技術(shù)的偽差動切換電容式電路。使用差動浮接取樣(DFS)技術(shù)的偽差動切換電容式電路的增益值為一。積分器電性耦接至差動浮接取樣(DFS)電路的差動正/負輸出(V。ut+A。ut-)，且積分器藉由偵測差動正輸出(V。ut+)及負輸出(V。ut-)的共模電壓擾動而返饋積分輸出至差動浮接取樣(DFS)電路，藉此可穩(wěn)定差動正輸出(V。ut+)及負輸出(V。ut-)的輸出共模位準于一預(yù)期位準。本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。圖IA是傳統(tǒng)全差動(fullydifferential)放大器電路示意圖。圖IB是傳統(tǒng)偽差動(pseudo-differential)放大器電路示意圖。圖2是使用全差動放大器的切換電容式電路的操作示意圖。圖3是使用偽差動放大器的切換電容式電路的操作示意圖。圖4是傳統(tǒng)管路式模擬數(shù)字轉(zhuǎn)換器示意圖。圖5是使用共模反饋電路的偽差動切換電容式電路示意圖。圖6是差動浮接取樣(DFS)電路示意圖。圖7A是共模前授(CMFF)電路示意圖。圖7B是圖7A的共模偵測器的詳細電路圖。圖7C是圖7B的模擬加/減法器的詳細電路圖。圖8是本發(fā)明較佳實施例的偽差動(pseudo-differential)切換電容式電路，其使用積分形式共模電壓穩(wěn)定(IB-CMS)技術(shù)的示意圖。10:全差動放大器電路12:偽差動放大器電路20:全差動放大器切換電容式電路30:偽差動放大器切換電容式電路50:偽差動切換電容式電路60:差動浮接取樣(DFS)電路70:共模前饋電路(CMFF)80:偽差動切換電容式電路102:共模反饋電路(CMFB)104:全差動放大器124:偽差動放大器602A、602B:放大器702:共模(CM)偵測器704:模擬加/減法器802:差動浮接取樣(DFS)電路804:積分器7041:(第一級)四輸入的單端放大器7042:(第二級)共源極放大器8021:第一單端放大器8022:第二單端放大器8040:積分放大器In+、In_:輸入0ut+、0ut_:輸出Mcl:尾電流金屬氧化物半導(dǎo)體AV。m:共模電壓擾動V一共模電壓V,:放大器輸入端的共模電壓C:電容C1、C2、C3、C4:電容V2:放大相位控制信號Vl:取樣相位控制信號Vin+:正輸入V。ut+:正輸出V^參考電壓Vin-:負輸入V。ut-:負輸出Vb:輸入偏C。積分電容Cu、Ci2:取樣電容cmi:積分放大器的輸出具體實施例方式為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的偽差動切換電容式電路其具體實施方式、結(jié)構(gòu)、特征及其功效，詳細說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參閱圖式的較佳實施例的詳細說明中將可清楚呈現(xiàn)。通過具體實施方式的說明，當可對本發(fā)明為達成預(yù)定目的所采取的技術(shù)手段及功效獲得一更加深入且具體的了解，然而所附圖式僅是提供參考與說明之用，并非用來對本發(fā)明加以限制。請參閱圖8所示，是本發(fā)明較佳實施例的偽差動(pseudo-differential)切換電容式電路，其使用積分形式共模電壓穩(wěn)定(IB-CMS)技術(shù)的示意圖。本發(fā)明較佳實施例的偽差動(pseudo-differential)切換電容式電路80，其使用積分形式共模電壓穩(wěn)定(integrator-basedcommon-modestabilization,IB-CMS)技術(shù)。在本實施例中，電路80包含一使用差動浮接取樣(DFS)技術(shù)的偽差動切換電容式電路802及一積分器804。控制信號Vl代表取樣相位控制信號，亦即，主動的Vl表示電路80正處于取樣相位。另一控制信號V2代表放大相位控制信號，亦即，主動的V2表示電路80正處于放大相位。一般來說，取樣相位控制信號Vl及放大相位控制信號V2可以為不互相重疊的方波。上述的使用差動浮接取樣(DFS)技術(shù)的偽差動切換電容式電路802，包含一正路徑及一負路徑。在正路徑中，第一單端放大器8021的輸入端電性耦接至第一電容Cl及第二電容C2的第一端，且此電容C1/C2互為電性并聯(lián)。在本實施例中，"電性(electrically)"一詞是指二元件/二端點藉由導(dǎo)線直接相連，或是經(jīng)由開關(guān)而間接連接在一起，其連接關(guān)系可由圖式及說明描述得知。第一放大器8021的輸出端提供正輸出V。ut+。第一電容C1及第二電容C2的二端電性連接至正輸入Vin+。第一電容C1經(jīng)由Vl、V2控制開關(guān)而電性連接于正輸入Vin+與第一單端放大器8021的輸入端之間，其連接狀態(tài)如下在取樣相位時，第一電容Cl直接連接于正輸入Vin+與積分器804的輸出端(cmi)之間；在放大相位時，第一電容C1的下板連接至正輸出V。ut+，且第一電容C1的上板與積分器804的輸出端(cmi)分離。第二電容C2經(jīng)由Vl、v2控制開關(guān)而電性連接于正輸入Vin+與第一放大器8021的輸入端之間，其連接狀態(tài)如下在取樣相位時，第二電容C2的下板連接至正輸入Vin+，而上板則為浮接，其表示該節(jié)點不具有直流路徑；在放大相位時，第二電容C2的下板連接至參考電壓^，且上板連接至第一單端放大器8021的輸入端。在負路徑中，第二單端放大器S022、第三電容C3及第四電容C4的連接狀態(tài)類似于第一單端放大器8021、第二電容C2及第一電容Cl。亦即，第二單端放大器8022的連接類似于第一單端放大器8021，第三電容C3的連接狀態(tài)類似于第二電容C2，且第四電容C4的連接狀態(tài)類似于第一電容Cl。上述元件的連接狀態(tài)如下表1所述。表1<table>tableseeoriginaldocumentpage10</column></row><table>換言之，在取樣相位時(主動u;l)，第一電容Cl及第四電容C4(經(jīng)由控制開關(guān))取樣輸入共模擾動，而第二電容C2及第三電容C3的上板因為虛線所示的浮接開關(guān)的緣故處于浮接狀態(tài)。第一電容C1或第四電容C4將取樣共模電壓擾動(AV。J，因而取樣到共模電壓變化電荷(lxCxAVj，而浮接的第二電容C2或第三電容C3則不會取樣到電荷。因此，電路80的增益值為一，因而輸入共模電壓擾動將不會被放大。DFS電路802類似于圖6的電路60，不需使用額外的主動電路(例如共模反饋電路)，因而可以減少電路的功率消耗。如圖6所述，開關(guān)會造成電荷注入(chargeinjection)效應(yīng)，造成額外的共模電壓漂移。積分器804，在本實施例中是作為一非反向積分器，用以克服電荷注入效應(yīng)。積分器804具有二輸入，其分別連接至DFS電路802的輸出V。ut+及V。ut-。積分放大器8040的負輸入端經(jīng)由V1控制開關(guān)而連接至并聯(lián)的取樣電容Cu及Ci2，而積分放大器8040的正輸入端則接收輸入偏壓Vb并經(jīng)由v2控制開關(guān)而連接至并聯(lián)的取樣電容Cu及C^。再者，負輸入端經(jīng)由積分電容Ci3連接至輸出(cmi)。積分放大器8040的輸出(cmi)經(jīng)由uU控制開關(guān)連接至放大器8021/8022的輸入端。在積分器取樣相位時(主動V2)，積分器804經(jīng)由ur2控制開關(guān)而連接至DFS電路802，用以偵測輸出端V。ut+、V。ut-的共模電壓擾動，其包含輸入共模擾動及DFS電路802因電荷注入效應(yīng)所造成的共模誤差。此時，取樣電容Cu及C^的下板連接至DFS電路802，而上板則連接至放大器8040的正輸入端。在積分相位時(主動V1)，取樣電容Cn及Ci2的下板連接至共模電壓V。m，其為DFS電路802的要求輸出共模電壓，而上板則共同連接至放大器8040的負輸入端。此時，積分器804進行共模擾動積分，并將輸出電壓cmi返饋至第一電容Cl及第四電容C4的上板，因而形成一共模負反饋回路。由于積分器804具有電荷累積的特性，因而可以逐步調(diào)整輸出電壓v。ut+/v。ut-，使輸出共模位準穩(wěn)定在理想的共模位準。上述元件的連接關(guān)系如下表2所示。表2<table>tableseeoriginaldocumentpage11</column></row><table>在設(shè)計積分器804時，有一些重點需要注意取樣電容Cu、Ci2以及積分電容Ci3必須妥善選擇，才能夠確保系統(tǒng)穩(wěn)定。一般來說，取樣電容Cn、Ci2必須小于積分電容Ci3。放大器8040電路增益將會影響穩(wěn)定后的輸出端V。ut+/V。ut_的共模電壓，過小的增益將會增加共模誤差。實際上，根據(jù)電路模擬結(jié)果顯示，20dB的積分放大器增益將只會造成30mV的輸出共模電壓誤差，此誤差將可被容許。當上述的反饋控制機制應(yīng)用于串聯(lián)電路架構(gòu)時，由于每級均有本發(fā)明的反饋調(diào)整機制，因此，可控制每級的共模誤差都只是僅因積分放大器所造成的誤差，如此可僅使用單級放大器來實現(xiàn)積分器804。根據(jù)本實施例，積分器804可以僅使用一個單級、低增益、低消耗功率的放大器。和前述圖7A相比，本實施例積分器804的消耗功率遠低于共模前饋電路(CMFF)70的模擬加/減法器704。再者，本實施例積分器804只有一個電容會取樣積分器的輸出電壓(因此增益值為一)，而共模前饋電路(CMFF)70則有兩個電容會取樣模擬加/減法器704的輸出電壓。因此，積分器804的負載及功率消耗亦可大幅降低。本實施例因此可以大幅降低因電荷注入(chargeinjection)效應(yīng)造成的共模電壓漂移。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。權(quán)利要求一種偽差動切換電容式電路，其特征在于其包含一差動浮接取樣電路，其具有偽差動架構(gòu)且共模增益值為一，該差動浮接取樣電路具有一差動正輸入及一差動負輸入，并具有一差動正輸出及一差動負輸出；以及一積分器，電性耦接至該差動正輸出及該差動負輸出，該積分器藉由偵測該差動正輸出及該差動負輸出的共模電壓擾動而返饋積分輸出至該差動浮接取樣電路，藉此穩(wěn)定該差動正輸出及該差動負輸出的輸出共模位準于一預(yù)期位準。2.根據(jù)權(quán)利要求1所述的偽差動切換電容式電路，其特征在于其中所述的積分器包含一積分放大器，具有一正輸入及一負輸入；一第一取樣電容及一第二取樣電容，其互相電性并聯(lián)；以及一積分電容，連接于該積分放大器的輸出及該負輸入之間；其中上述的積分放大器經(jīng)由開關(guān)連接至該第一取樣電容及該第二取樣電容。3.根據(jù)權(quán)利要求2所述的偽差動切換電容式電路，其特征在于其中所述的積分器在積分相位時進行積分并將該積分放大器的輸出返饋至該差動浮接取樣電路，因而形成一共模負反饋回路，用以調(diào)整該差動正輸出及該差動負輸出。4.根據(jù)權(quán)利要求3所述的偽差動切換電容式電路，其特征在于其中所述的積分器在積分器取樣相位時，偵測該差動正輸出及該差動負輸出的共模電壓擾動。5.根據(jù)權(quán)利要求4所述的偽差動切換電容式電路，其特征在于其中所述的積分器更包含積分相位控制開關(guān)，及包含積分器取樣相位控制開關(guān)。6.根據(jù)權(quán)利要求5所述的偽差動切換電容式電路，其特征在于當處于積分相位時，該第一取樣電容及該第二取樣電容經(jīng)由該積分相位控制開關(guān)而連接至共模電壓，并經(jīng)由該積分相位控制開關(guān)而連接至該積分放大器的負輸入。7.根據(jù)權(quán)利要求6所述的偽差動切換電容式電路，其特征在于當處于積分器取樣相位時，該第一取樣電容及該第二取樣電容經(jīng)由該取樣相位控制開關(guān)而分別連接至該差動正輸出及該差動負輸出，并經(jīng)由該取樣相位控制開關(guān)而連接至該積分放大器的正輸入。8.根據(jù)權(quán)利要求7所述的偽差動切換電容式電路，其特征在于其中所述的差動浮接取樣電路包含一正路徑，包含一第一單端放大器、一第一電容及一第二電容，其中該第一電容及第二電容互為電性并聯(lián)；以及一負路徑，包含一第二單端放大器、一第三電容及一第四電容，其中該第三電容及第四電容互為電性并聯(lián)；其中上述積分放大器的輸出經(jīng)由該積分相位控制開關(guān)而連接至該第一單端放大器及該第二單端放大器的輸入，且該第一單端放大器及該第二單端放大器的輸出分別提供該差動正輸出及負輸出。9.根據(jù)權(quán)利要求8所述的偽差動切換電容式電路，其特征在于在取樣相位時，上述的第一電容連接于該差動正輸入及該積分器的輸出之間；在放大相位時，該第一電容的下板連接至該差動正輸出；以及該第二電容經(jīng)由該積分相位控制開關(guān)及該取樣相位控制開關(guān)而電性連接于該差動正輸入及該第一單端放大器的輸入之間，其連接型態(tài)如下在取樣相位時，該第二電容的下板連接至該差動正輸入，且該第二電容的上板為浮接；在放大相位時，該第二電容的下板連接至參考電壓，且該第二電容的上板連接至該第一單端放大器的輸入。10.根據(jù)權(quán)利要求9所述的偽差動切換電容式電路，其特征在于在取樣相位時，上述的第四電容連接于該差動負輸入及該積分器的輸出之間；在放大相位時，該第四電容的下板連接至該差動負輸出；以及該第三電容經(jīng)由該積分相位控制開關(guān)及該取樣相位控制開關(guān)而電性連接于該差動負輸入及該第二單端放大器的輸入之間，其連接型態(tài)如下在取樣相位時，該第三電容的下板連接至該差動負輸入，且該第三電容的上板為浮接；在放大相位時，該第三電容的下板連接至參考電壓，且該第三電容的上板連接至該第二單端放大器的輸入。全文摘要本發(fā)明是有關(guān)于一種偽差動切換電容式電路，其包含一差動浮接取樣電路，其具有偽差動架構(gòu)且共模增益值為一，該差動浮接取樣電路具有一差動正輸入及一差動負輸入，并具有一差動正輸出及一差動負輸出；以及一積分器，電性耦接至該差動正輸出及該差動負輸出，該積分器藉由偵測該差動正輸出及該差動負輸出的共模電壓擾動而返饋積分輸出至該差動浮接取樣電路，藉此穩(wěn)定該差動正輸出及該差動負輸出的輸出共模位準于一預(yù)期位準。本發(fā)明應(yīng)用偽差動切換電容式電路的共模穩(wěn)定技術(shù)，特別是積分形式技術(shù)，可以大幅降低因電荷注入效應(yīng)造成的共模電壓漂移。文檔編號H03F3/45GK101753104SQ20081018292公開日2010年6月23日申請日期2008年12月5日優(yōu)先權(quán)日2008年12月5日發(fā)明者張順志,林進富,黃志豪申請人:承景科技股份有限公司;財團法人成大研究發(fā)展基金會