專利名稱：清除具有基本輸入輸出系統(tǒng)的內(nèi)存的方法及其計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種計(jì)算機(jī)系統(tǒng)中內(nèi)存的清除方法，尤其涉及一種清除具有基 本輸入輸出系統(tǒng)的內(nèi)存的方法及其計(jì)算機(jī)系統(tǒng)。
背景技術(shù)：
基本輸入輸出系統(tǒng)(Basic Input Output System,以下簡(jiǎn)稱BIOS)是進(jìn)行計(jì) 算機(jī)系統(tǒng)硬件初始化的程序。在計(jì)算機(jī)系統(tǒng)的電源按鈕(Power Button)按下 后，計(jì)算機(jī)系統(tǒng)會(huì)依照BIOS的設(shè)定開始運(yùn)作。BIOS中的設(shè)定參數(shù)主要存儲(chǔ) 于計(jì)算機(jī)主板上的一互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,以下簡(jiǎn)稱CMOS)上。CMOS可視為一內(nèi)存(RAM)，其特點(diǎn) 是所需的電量低且耗電量小。
在計(jì)算機(jī)系統(tǒng)的電源按鈕按下后，BIOS首先會(huì)執(zhí)行開機(jī)自我測(cè)試，此 時(shí)使用者可按下某些功能鍵(如Dd)或是組合功能鍵(如Alt+Ctrl+Esc)即可進(jìn) 入BIOS SETUP畫面，來(lái)對(duì)BIOS做設(shè)定。CMOS RAM所存儲(chǔ)的BIOS設(shè)定 參數(shù)，主要包含計(jì)算機(jī)系統(tǒng)中日期、時(shí)間、和系統(tǒng)參數(shù)，如周邊接口的種類、 規(guī)格、中央處理器(CPU)工作時(shí)鐘脈沖、或是內(nèi)存的形態(tài)和容量等。由于 CMOS RAM所存儲(chǔ)的設(shè)定參數(shù)包含日期、時(shí)間和系統(tǒng)設(shè)定參數(shù)等重要資料， 為了保證這些資料不會(huì)隨著計(jì)算機(jī)系統(tǒng)的關(guān)機(jī)而消失，CMOS RAM所需要 的電力是由主板上獨(dú)立的電池所供應(yīng)，此類電池稱為實(shí)時(shí)時(shí)鐘(Real-Time Clock, RTC)電池。當(dāng)使用者對(duì)BIOS重新設(shè)定并將所作的設(shè)定參數(shù)存儲(chǔ)后， 下次使用者壓下電源按鈕后，BIOS即可根據(jù)使用者所做的設(shè)定參數(shù)重新來(lái) 開機(jī)。
然而，使用者所重新做的BIOS設(shè)定，如更改中央處理器(CPU)工作時(shí)鐘 脈沖等，有時(shí)會(huì)造成計(jì)算機(jī)系統(tǒng)開機(jī)失敗，甚至造成計(jì)算機(jī)系統(tǒng)無(wú)法點(diǎn)亮屏 幕。 一旦計(jì)算機(jī)系統(tǒng)開機(jī)失敗且無(wú)法點(diǎn)亮屏幕，則使用者根本無(wú)法經(jīng)由屏幕 來(lái)還原BIOS的初始設(shè)定。為了解決此一問(wèn)題， 一般采用的方法是清除CMOS RAM,使得存儲(chǔ)于 CMOS RAM的設(shè)定參數(shù)被清除而還原至初始值，然后計(jì)算機(jī)系統(tǒng)即可根據(jù) 具初始值的BIOS來(lái)開機(jī)。請(qǐng)參照?qǐng)D1，其所示為一已知主板系統(tǒng)示意圖。 主板系統(tǒng)IO主要包含 一中央處理器(CPU)101、 一北橋芯片103、 一南橋芯 片105、 一 CMOS RAM 107、 一 RTC電池109以及一跳線(Jumper)l 11 。其 中，CMOS RAM 107用以存儲(chǔ)BIOS; RTC電池109用以對(duì)CMOS RAM 107 供電；跳線111另具有三根針腳(#1、 #2、 #3)。
當(dāng)計(jì)算機(jī)系統(tǒng)因?yàn)锽IOS設(shè)定的錯(cuò)誤而導(dǎo)致開機(jī)失敗，此時(shí)使用者必需 清除CMOS RAM 107，也就是說(shuō)將BIOS還原回初始值。首先，使用者必須 先關(guān)閉計(jì)算機(jī)系統(tǒng)并拔除電源線。由于此時(shí)計(jì)算機(jī)系統(tǒng)已無(wú)法正常開機(jī)而進(jìn) 入操作系統(tǒng)(OS)，使用者當(dāng)然也無(wú)法經(jīng)由操作系統(tǒng)來(lái)正常關(guān)機(jī)，因此，此時(shí) 使用者僅能選擇將電源按鈕壓下超過(guò)四秒鐘(四秒關(guān)機(jī))，或是直接拔除電源 線作強(qiáng)制關(guān)機(jī)。當(dāng)計(jì)算機(jī)系統(tǒng)關(guān)閉后，使用者可將原本位于跳線111(#1、 #2) 針腳位置的跳線帽移到(#2、 #3)針腳位置，數(shù)秒后，再將跳線帽由(#2、 #3) 針腳位置移回(#1、 #2)針腳位置。此歩驟的目的是當(dāng)跳線帽被移到(#2、 #3) 針腳位置后，會(huì)造成(#2、 #3)針腳間的短路，使得南橋芯片105輸出一低電 平的CMOS清除信號(hào)(RTCRST弁)至CMOS RAM 107。當(dāng)CMOS RAM 107接 收到低電平的CMOS清除信號(hào)(RTCRST弁)，則CMOS RAM 107會(huì)被清除， 也就是說(shuō)將BIOS內(nèi)日期、時(shí)間和系統(tǒng)設(shè)定參數(shù)還原初始值。隨后，使用者 再插入電源線，并壓下電源開關(guān)，此時(shí)計(jì)算機(jī)系統(tǒng)即可根據(jù)具初始值的BIOS 重新開機(jī)。
或者，使用者也可先關(guān)閉計(jì)算機(jī)系統(tǒng)(四秒關(guān)機(jī)或強(qiáng)制關(guān)機(jī))，并拔除電 源線。當(dāng)計(jì)算機(jī)系統(tǒng)關(guān)閉后，將RTC電池109暫時(shí)移除主板10數(shù)秒，再將 RTC電池109裝回。由于CMOS RAM 107是依靠RTC電池109供電，當(dāng) RTC電池109被移除后，則CMOS RAM 107內(nèi)原本存儲(chǔ)的BISO日期、時(shí) 間和系統(tǒng)設(shè)定參數(shù)也被清除，也就是說(shuō)將BIOS內(nèi)日期、時(shí)間和系統(tǒng)設(shè)定參 數(shù)還原為初始值。隨后，再插入電源線，并壓下電源開關(guān)，此時(shí)計(jì)算機(jī)系統(tǒng) 即可根據(jù)具初始值的BIOS重新開機(jī)。
然而，不論是利用跳線短路或是暫時(shí)移除RTC電池，使用者都必須拆 卸和重新安裝計(jì)算機(jī)系統(tǒng)的機(jī)殼，這對(duì)使用者來(lái)說(shuō)相當(dāng)?shù)牟环奖恪?br>
發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種清除具有基本輸入輸出系統(tǒng)的內(nèi) 存的方法及其計(jì)算機(jī)系統(tǒng)，以改善現(xiàn)有技術(shù)的缺陷。
本發(fā)明為一種計(jì)算機(jī)系統(tǒng)，包含 一觸發(fā)裝置；以及一主板，連接該觸 發(fā)裝置，該主板包含 一內(nèi)存，用以存儲(chǔ)一基本輸入輸出系統(tǒng)的一設(shè)定參數(shù); 及一計(jì)數(shù)器，連接于該觸發(fā)裝置與該內(nèi)存之間；其中，在該計(jì)算機(jī)系統(tǒng)無(wú)法 成功執(zhí)行該基本輸入輸出系統(tǒng)時(shí)，根據(jù)該觸發(fā)裝置產(chǎn)生的一變化信號(hào)，該計(jì) 數(shù)器輸出一清除信號(hào)至該內(nèi)存，用以清除該內(nèi)存。
再者，本發(fā)明另提出一種清除具有基本輸入輸出系統(tǒng)的內(nèi)存的方法，應(yīng) 用于一計(jì)算機(jī)系統(tǒng)，且該計(jì)算機(jī)系統(tǒng)包含一觸發(fā)裝置與一計(jì)數(shù)器，包含下列 歩驟在該計(jì)算機(jī)系統(tǒng)無(wú)法成功執(zhí)行該基本輸入輸出系統(tǒng)后，觸發(fā)該觸發(fā)裝 置以產(chǎn)生的一變化信號(hào)；以及該計(jì)數(shù)器根據(jù)該觸發(fā)裝置所產(chǎn)生的該變化信 號(hào)，輸出一清除信號(hào)至該內(nèi)存，用以清除該內(nèi)存。
通過(guò)本發(fā)明的清除具有基本輸入輸出系統(tǒng)的內(nèi)存的方法及其計(jì)算機(jī)系 統(tǒng)可以避免使用者在清除CMOS RAM時(shí)，必須拆卸和重新安裝計(jì)算機(jī)系統(tǒng) 的機(jī)殼。


本發(fā)明得通過(guò)下列圖式及說(shuō)明，使得更深入的了解 圖1所示為一已知主板系統(tǒng)示意圖。
圖2所示為本發(fā)明的可清除CMOS RAM的計(jì)算機(jī)系統(tǒng)示意圖。
圖3A和圖3B，其所示出為本發(fā)明內(nèi)的移位計(jì)數(shù)器示意圖及其真值表。
其中，附圖標(biāo)記說(shuō)明如下
具體實(shí)施例方式
本發(fā)明為一清除CMOS RAM的方式及其系統(tǒng)。主要是當(dāng)計(jì)算機(jī)系統(tǒng)無(wú) 法成功執(zhí)行BIOS后，通過(guò)使用者壓下計(jì)算機(jī)系統(tǒng)機(jī)殼上原本已配置的電源 按鈕連續(xù)數(shù)次。再者，按壓電源按鈕數(shù)次時(shí)可以產(chǎn)生一變化信號(hào)，而根據(jù)此 變化信號(hào)相對(duì)應(yīng)的會(huì)產(chǎn)生一信號(hào)來(lái)清除CMOS RAM,如此將可避免使用者
在清除CMOS RAM時(shí)，必須拆卸和重新安裝計(jì)算機(jī)系統(tǒng)的機(jī)殼。
請(qǐng)參照?qǐng)D2，其所示為本發(fā)明的可利用電源按鈕清除CMOS RAM的計(jì) 算機(jī)系統(tǒng)示意圖。本發(fā)明的計(jì)算機(jī)系統(tǒng)主要包含 一主板20與一電源按鈕 22。主板20另包含 一中央處理器(CPU)201、 一北橋芯片203、 一南橋芯片 205、 一 CMOS RAM 207以及一計(jì)數(shù)器209。其中，電源按鈕22位于計(jì)算機(jī) 系統(tǒng)的一機(jī)殼上(圖2未示出)，計(jì)數(shù)器209連接于電源按鈕22與南橋芯片 205和CMOS RAM 207之間。
首先，當(dāng)使用者壓下電源按鈕22時(shí)，計(jì)算機(jī)系統(tǒng)即執(zhí)行存儲(chǔ)于CMOS RAM 207內(nèi)的BIOS。假設(shè)由于BIOS設(shè)定的錯(cuò)誤而導(dǎo)致計(jì)算機(jī)系統(tǒng)開機(jī)失 敗，而需要清除CMOS RAM 207，此時(shí)使用者可連續(xù)壓下電源按鈕22數(shù)次(例 如四次)，且電源按鈕22可根據(jù)使用者的壓下輸出一電源按鈕壓下信號(hào) (PWRBTN#)。當(dāng)計(jì)數(shù)器209根據(jù)電源按鈕壓下信號(hào)(PWRBTN/0檢測(cè)出使用 者已連續(xù)壓下電源按鈕22四次后，可視為產(chǎn)生一變化信號(hào)。
再者，根據(jù)此變化信號(hào)，計(jì)數(shù)器209將可使南橋芯片205所輸出至CMOS RAM 207的CMOS清除信號(hào)(RTCRSIW)轉(zhuǎn)換為低電平。當(dāng)CMOS RAM 207 所接收的CMOS清除信號(hào)(RTCRST弁)為低電平，則CMOS RAM 207會(huì)被清 除。在此需特別注意的是，當(dāng)使用者要啟動(dòng)計(jì)算機(jī)系統(tǒng)而第一次壓下電源按 鈕22，而最終由于BIOS設(shè)定的錯(cuò)誤而導(dǎo)致開機(jī)失敗后，只要使用者隨后壓 下電源按鈕22且能保持按壓時(shí)間不超過(guò)四秒，并不會(huì)造成計(jì)算機(jī)系統(tǒng)的四 秒關(guān)機(jī)或強(qiáng)制關(guān)機(jī)。也就是說(shuō)說(shuō)，若使用者因需要清除CMOS RAM 207而 必須壓下電源按鈕22時(shí)，每一次電源按鈕22被按住的時(shí)間必須短于四秒， 否則計(jì)算機(jī)系統(tǒng)將會(huì)四秒關(guān)機(jī)，而導(dǎo)致無(wú)法清除CMOS RAM 207。
計(jì)數(shù)器209可由一組四級(jí)串接的D型正反器(D-Type Flip Flop)串接成移 位計(jì)數(shù)器所實(shí)現(xiàn)。請(qǐng)參照?qǐng)D3A和圖3B，其所示為本發(fā)明內(nèi)的移位計(jì)數(shù)器示 意圖及其真值表。移位計(jì)數(shù)器209包含 一第一級(jí)D型正反器D1、 一第二 級(jí)D型正反器D2、 一第三級(jí)D型正反器D3、 一第四級(jí)D型正反器D4。其 中，第一級(jí)D型正反器D1的信號(hào)輸入端(D)經(jīng)由一電阻(R1)連接至一電壓源 (+3V);第二級(jí)D型正反器D2、第三級(jí)D型正反器D3以及第四級(jí)D型正反 器D4的信號(hào)輸入端(D)連接至前一級(jí)D型正反器的信號(hào)輸出端(Q1)、 (Q^ (Q3);第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第三級(jí)D型正反器
D3以及第四級(jí)D型正反器D4的時(shí)鐘脈沖端(CK)經(jīng)由一電阻(R2)連接至計(jì)算 機(jī)系統(tǒng)的電源按鈕22(圖2)，用以接收電源按鈕22壓下時(shí)所輸出的電源按鈕 壓下信號(hào)(PWRBTN^;第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第 三級(jí)D型正反器D3以及第四級(jí)D型正反器D4的預(yù)置端(PR)經(jīng)由一電阻(R3) 連接至電壓源(+3V);第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第三 級(jí)D型正反器D3以及第四級(jí)D型正反器D4的清除端(CLR)經(jīng)由一電阻(R4) 連接至電壓源(+3V);第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第三 級(jí)D型正反器D3以及第四級(jí)D型正反器D4的清除端(CLR)經(jīng)由一電執(zhí)C) 連接至一接地端(GND);第四級(jí)D型正反器D4的互補(bǔ)信號(hào)輸出端(Q4^連接 至CMOS RAM 207(圖2)，用以對(duì)CMOS RAM 207輸出CMOS清除信號(hào) (RTCRST#)。再者，電源按鈕22(圖2)的每次壓下可造成電源按鈕壓下信號(hào) (PWRBTN弁)由高電平變至低電平再回到高電平，因此，可視為輸出一筆時(shí)鐘 脈沖(Clock)。
首先，當(dāng)使用者要啟動(dòng)計(jì)算機(jī)系統(tǒng)而第一次壓下電源按鈕22(圖2)，此 時(shí)電源按鈕壓下信號(hào)(PWRBTN^產(chǎn)生第一筆時(shí)鐘脈沖(Clockl)。在第一次壓 下電源按鈕22的瞬間，電壓源(+3V)開始對(duì)第一級(jí)D型正反器Dl、第二級(jí) D型正反器D2、第三級(jí)D型正反器D3以及第四級(jí)D型正反器D4的預(yù)置端 (PR)、清除端(CLR)提供高電平(high)，由于第一級(jí)D型正反器D1、第二級(jí) D型正反器D2、第三級(jí)D型正反器D3以及第四級(jí)D型正反器D4的清除端 (CLR)另接有電容(C)，且由于電容(C)的充電效應(yīng)，使得第一級(jí)D型正反器 Dl、第二級(jí)D型正反器D2、第三級(jí)D型正反器D3以及第四級(jí)D型正反器 D4的清除端(CLR)較預(yù)置端(PR)更晚達(dá)到高電平(high)。根據(jù)D型正反器的 規(guī)格，在清除端(CLR)為低電平(low)時(shí)，信號(hào)輸出端(Q)為低電平(low)，因此 第一級(jí)D型正反器Dl 、第二級(jí)D型正反器D2、第三級(jí)D型正反器D3以及 第四級(jí)D型正反器D4的信號(hào)輸出端(Q1)、 (Q2)、 (Q3)、 (Q"在使用者第一 次壓下電源按鈕22時(shí)皆為低電平(Low)。
當(dāng)計(jì)算機(jī)系統(tǒng)由于BIOS設(shè)定的錯(cuò)誤而導(dǎo)致開機(jī)失敗，而使用者要清除 CMOSRAM207(圖2)時(shí)，使用者必須連續(xù)壓下電源按鈕22(圖2)四次。在計(jì) 算機(jī)系統(tǒng)開機(jī)失敗后，當(dāng)使用者第一次壓下電源按鈕22，電源按鈕壓下信號(hào) (PWRBTN^)產(chǎn)生第二筆時(shí)鐘脈沖(Clock2)。此時(shí)第一級(jí)D型正反器Dl的信
號(hào)輸入端(D)的高電平(High，來(lái)自電壓源(+3V))被送至第一級(jí)D型正反器Dl 的信號(hào)輸出端(Q1)，此時(shí)第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第 三級(jí)D型正反器D3以及第四級(jí)D型正反器D4的信號(hào)輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 Low、 Low、 Low)。
同理，當(dāng)使用者要清除CMOSRAM而第二次壓下電源按鈕22時(shí)，電源 按鈕壓下信號(hào)(PWRBTN司產(chǎn)生第三筆時(shí)鐘脈沖(Clock3)。此時(shí)第二級(jí)D型正 反器D2的信號(hào)輸入端(D)的高電平(High)被送至第二級(jí)D型正反器D2的信 號(hào)輸出端(Q2)，此時(shí)第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第三級(jí) D型正反器D3以及第四級(jí)D型正反器D4的信號(hào)輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 High、 Low、 Low)。
同理，當(dāng)使用者要清除CMOSRAM而第三次壓下電源按鈕22時(shí)，電源 按鈕壓下信號(hào)(PWRBTN司產(chǎn)生第四筆時(shí)鐘脈沖(Clock4)。此時(shí)第三級(jí)D型正 反器D3的信號(hào)輸入端(D)的高電平(High)被送至第三級(jí)D型正反器D3的信 號(hào)輸出端(Q3),此時(shí)第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第三級(jí) D型正反器D3以及第四級(jí)D型正反器D4的信號(hào)輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 High、 High、 Low)。
同理，當(dāng)使用者要清除CMOSRAM而第四次壓下電源按鈕22時(shí)，電源 按鈕壓下信號(hào)(PWRBTN司產(chǎn)生第五筆時(shí)鐘脈沖(Clock5)。此時(shí)第四級(jí)D型正 反器D4的信號(hào)輸入端(D)的高電平(High)被送至第四級(jí)D型正反器D4的信 號(hào)輸出端(Q4)，此時(shí)第一級(jí)D型正反器D1、第二級(jí)D型正反器D2、第三級(jí) D型正反器D3以及第四級(jí)D型正反器D4的信號(hào)輸出端(Q1)、 (Q2)、 (Q3)、 (Q4)為(High、 High、 High、 High)，也就是說(shuō)，此時(shí)第四級(jí)D型正反器D4 的互補(bǔ)信號(hào)輸出端(Q4^)為低電平(Low)。由于CMOS清除信號(hào)(RTCRST弁) 由高電平(High)轉(zhuǎn)為低電平(Low)(第一電平)并被送至CMOS RAM 207， CMOS RAM的清除即可完成。
再者，為了避免計(jì)算機(jī)系統(tǒng)在可正常開機(jī)的情況下，使用者四次壓下電 源按鈕而造成清除CMOS RAM 207內(nèi)的BIOS設(shè)定的誤動(dòng)作，第一級(jí)D型 正反器Dl的信號(hào)輸入端(D)可經(jīng)由一電阻(R5)連接至另一通用信號(hào)(GPI0 Signal)。當(dāng)計(jì)算機(jī)系統(tǒng)可成功執(zhí)行BIOS后，此GPIO信號(hào)可使m^JlM 正反器D1的信號(hào)輸入端(D)為低電平(Low)(第一電平)。因此，當(dāng)計(jì)算機(jī)系
統(tǒng)可成功執(zhí)行BIOS后，即使使用者連續(xù)壓下電源按鈕四次，第四級(jí)D型正 反器D4的互補(bǔ)信號(hào)輸出端(Q4^仍為高電平(high)，因而避免了 CMOS RAM 207的清除。
再者，本發(fā)明雖以連續(xù)壓下電源按鈕四次為例，但并不以此為限。本發(fā) 明的清除CMOS RAM的方法可經(jīng)由連續(xù)壓下電源按鈕N次達(dá)成。同樣的， 本發(fā)明的清除CMOS RAM的主板系統(tǒng)可經(jīng)由N級(jí)串接的D型正反器實(shí)現(xiàn)。
再者，本發(fā)明雖以電源按鈕為例，但并不以此為限。本發(fā)明的清除CMOS RAM的方法或系統(tǒng)可經(jīng)由其它觸發(fā)裝置達(dá)成。例如計(jì)算機(jī)系統(tǒng)機(jī)殼上的重 置按鈕(ResetButton),指紋辨識(shí)裝置，或是鍵盤上的特定按鍵或組合鍵。
再者，本發(fā)明的計(jì)數(shù)器也可整合至南橋芯片，并不影響本發(fā)明的特征。
綜上所述，雖然本發(fā)明已以較佳實(shí)施例公開如上，然其并非用以限定本 發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作 各種更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以隨附的權(quán)利要求所界定的范圍 為準(zhǔn)。
權(quán)利要求
1.一種計(jì)算機(jī)系統(tǒng)，其特征是，上述計(jì)算機(jī)系統(tǒng)包含觸發(fā)裝置；以及主板，連接上述觸發(fā)裝置，上述主板包含內(nèi)存，用以存儲(chǔ)基本輸入輸出系統(tǒng)的設(shè)定參數(shù)；及計(jì)數(shù)器，連接于上述觸發(fā)裝置與上述內(nèi)存之間；其中，在上述計(jì)算機(jī)系統(tǒng)無(wú)法成功執(zhí)行上述基本輸入輸出系統(tǒng)時(shí)，根據(jù)上述觸發(fā)裝置產(chǎn)生的變化信號(hào)，上述計(jì)數(shù)器輸出清除信號(hào)至上述內(nèi)存，用以清除上述內(nèi)存。
2. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中，上述內(nèi)存為互 補(bǔ)金屬氧化物半導(dǎo)體內(nèi)存。
3. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中，上述變化信號(hào) 是連續(xù)壓下上述觸發(fā)裝置多次后所產(chǎn)生。
4. 根據(jù)權(quán)利要求3所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中，每次壓下上述 觸發(fā)裝置短于四秒。
5. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中，清除上述內(nèi)存 是將上述基本輸入輸出系統(tǒng)的上述設(shè)定參數(shù)還原至初始值。
6. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，上述計(jì)數(shù)器還包含N 級(jí)串接D型正反器，其中，第一級(jí)D型正反器的信號(hào)輸入端經(jīng)由第一電阻 連接至電壓源，且上述電壓源用以提供第二電平信號(hào)，第二級(jí)至第N級(jí)D 型正反器的信號(hào)輸入端連接至前一級(jí)D型正反器的信號(hào)輸出端；上述第一級(jí) 至上述第N級(jí)D型正反器的時(shí)鐘脈沖端經(jīng)由第二電阻連接至上述觸發(fā)裝置， 用以接收上述變化信號(hào)；第N級(jí)D型正反器的互補(bǔ)信號(hào)輸出端輸出上述清 除信號(hào)。
7. 根據(jù)權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中在上述計(jì)算機(jī)系 統(tǒng)無(wú)法成功執(zhí)行上述基本輸入輸出系統(tǒng)后且在上述觸發(fā)裝置產(chǎn)生的上述變 化信號(hào)前，上述N級(jí)串接D型正反器的信號(hào)輸出端設(shè)定為第一電平。
8. 根據(jù)權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第一級(jí)至上 述第N級(jí)D型正反器的預(yù)置端經(jīng)由第二電陽(yáng)連接至卜述電.ff源；卜述第一 級(jí)至上述第N級(jí)D型正反器的清除端經(jīng)由第四電阻連接至上述電壓源；及 上述第一級(jí)至上述第N級(jí)D型正反器的上述清除端經(jīng)由電容連接至接地端。
9. 根據(jù)權(quán)利要求6所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述第一級(jí)D 型正反器的上述信號(hào)輸入端可經(jīng)由第五電阻接收通用信號(hào)，且當(dāng)上述計(jì)算機(jī) 系統(tǒng)成功執(zhí)行上述基本輸入輸出系統(tǒng)后，上述通用信號(hào)可使上述第一級(jí)D型 正反器的上述信號(hào)輸入端維持在第一電平。
10. 根據(jù)權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其特征是，其中上述觸發(fā)裝置 可為電源按鈕、重置按鈕、指紋辨識(shí)裝置，或鍵盤上的按鍵或多個(gè)組合鍵。
11. 一種清除具有基本輸入輸出系統(tǒng)的內(nèi)存的方法，應(yīng)用于計(jì)算機(jī)系統(tǒng)， 且上述計(jì)算機(jī)系統(tǒng)包含觸發(fā)裝置與計(jì)數(shù)器，其特征是，上述方法包含下列歩 驟在上述計(jì)算機(jī)系統(tǒng)無(wú)法成功執(zhí)行上述基本輸入輸出系統(tǒng)后，觸發(fā)上述觸 發(fā)裝置以產(chǎn)生的變化信號(hào)；以及上述計(jì)數(shù)器根據(jù)上述觸發(fā)裝置所產(chǎn)生上述變化信號(hào)，輸出清除信號(hào)至上 述內(nèi)存，用以清除上述內(nèi)存。
12. 根據(jù)權(quán)利要求ll所述的方法，其特征是，其中，上述內(nèi)存為互補(bǔ)金 屬氧化物半導(dǎo)體內(nèi)存。
13. 根據(jù)權(quán)利要求ll所述的方法，其特征是，其中，上述變化信號(hào)是連 續(xù)壓下上述觸發(fā)裝置多次后所產(chǎn)生。
14. 根據(jù)權(quán)利要求13所述的方法，其特征是，其中，每次壓下上述觸發(fā) 裝置短于四秒。
15. 根據(jù)權(quán)利要求ll所述的方法，其特征是，其中，清除上述內(nèi)存是將 上述基本輸入輸出系統(tǒng)的設(shè)定參數(shù)還原至初始值。
16. 根據(jù)權(quán)利要求11所述的方法，其特征是，上述計(jì)數(shù)器可由N級(jí)串 接D型正反器所實(shí)現(xiàn)。
17. 根據(jù)權(quán)利要求ll所述的方法，其特征是，其中當(dāng)上述計(jì)算機(jī)系統(tǒng)可 成功執(zhí)行上述基本輸入輸出系統(tǒng)后，上述計(jì)數(shù)器不輸出上述清除信號(hào)至上述 內(nèi)存。
18. 根據(jù)權(quán)利要求ll所述的方法，其特征是，其中上述觸發(fā)裝置可為電 源按鈕、重置按鈕、指紋辨識(shí)裝置，或鍵盤上的按鍵或多個(gè)組合鍵。
全文摘要
本發(fā)明為一種清除具有基本輸入輸出系統(tǒng)的內(nèi)存的方法及其計(jì)算機(jī)系統(tǒng)，計(jì)算機(jī)系統(tǒng)包含一觸發(fā)裝置及連接該觸發(fā)裝置的一主板，主板包含一內(nèi)存，用以存儲(chǔ)一基本輸入輸出系統(tǒng)的一設(shè)定參數(shù)；及一計(jì)數(shù)器，連接于觸發(fā)裝置與內(nèi)存之間；其中，在計(jì)算機(jī)系統(tǒng)無(wú)法成功執(zhí)行基本輸入輸出系統(tǒng)時(shí)，根據(jù)觸發(fā)裝置產(chǎn)生的一變化信號(hào)，計(jì)數(shù)器輸出一清除信號(hào)至內(nèi)存，用以清除內(nèi)存。通過(guò)本發(fā)明的清除具有基本輸入輸出系統(tǒng)的內(nèi)存的方法及其計(jì)算機(jī)系統(tǒng)可以避免使用者在清除CMOS RAM時(shí)，必須拆卸和重新安裝計(jì)算機(jī)系統(tǒng)的機(jī)殼。
文檔編號(hào)H03K23/40GK101359298SQ20081016890
公開日2009年2月4日 申請(qǐng)日期2008年9月26日 優(yōu)先權(quán)日2008年9月26日
發(fā)明者孫培華, 鄭旭宏, 金忠達(dá) 申請(qǐng)人:華碩電腦股份有限公司