專利名稱：一種基于神經(jīng)mos管的新型反相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種反相器，尤其是涉及一種基于神經(jīng)MOS管的新型反相器。

背景技術(shù)：
反相器是數(shù)字電路設(shè)計(jì)的重要器件，也是邏輯運(yùn)算中組成最基本完備集(與、或、非)的要素之一。傳統(tǒng)CMOS反相器是由一對(duì)PMOS和NMOS管組成，在正常工作情況下，PMOS和NMOS管處于兩種組合開關(guān)狀態(tài)，實(shí)現(xiàn)邏輯1與邏輯0的轉(zhuǎn)換。CMOS反相器是數(shù)字電路中最常用的器件，具有以下兩個(gè)優(yōu)點(diǎn)1、功耗低(靜態(tài)功耗為零，除了泄露電流引起的功耗外，其它功耗都可以忽略)；2、電壓傳輸特性接近理想(輸出電壓完全在0到Vdd之間跳變，且過度區(qū)十分陡峭)。但在同一個(gè)電路中，不具備閾值控制功能，不同CMOS反相器的閾值難以改變。
隨著芯片集成度提高、運(yùn)行速度加快，導(dǎo)致芯片面積增大、連接復(fù)雜性提高、互連線所占面積增大、互連線延遲以及互連線產(chǎn)生的其它寄生效應(yīng)(如串?dāng)_)等問題。因此在電路設(shè)計(jì)時(shí)，不但要考慮提高芯片的可靠性，而且要考慮提高信息密度，以減小芯片面積、降低互連線的復(fù)雜性。多值邏輯電路不僅能增加單線攜帶信息的能力，提高數(shù)字電路的信息密度，而且可以減少芯片引線數(shù)。傳統(tǒng)多值電路的閾值設(shè)置是通過多級(jí)離子注入技術(shù)實(shí)現(xiàn)，這不但增加了工藝的復(fù)雜性，提高了電路的成本，而且在同一電路中無法實(shí)現(xiàn)閾值控制功能，嚴(yán)重阻礙了多值邏輯電路實(shí)用化進(jìn)程。
新近出現(xiàn)的神經(jīng)MOS管不但具有多輸入柵加權(quán)信號(hào)控制及浮柵上的電容耦合效應(yīng)等特性，而且具有將數(shù)據(jù)保存在浮柵的功能。因此可以利用神經(jīng)MOS管取代多值邏輯中復(fù)雜閾值操作的CMOS管，實(shí)現(xiàn)電路的閾值控制。
神經(jīng)MOS管是一種具有高功能度的MOS管，它具有多個(gè)輸入柵極和一個(gè)浮柵極，能夠?qū)Ω鳀艠O輸入信號(hào)加權(quán)求和，且能用計(jì)算得到的加權(quán)結(jié)果去控制MOS管的“開”和“關(guān)”。由于其功能十分類似于生物學(xué)上的神經(jīng)元，因此稱之為“神經(jīng)MOS管”，亦簡(jiǎn)稱為“neuMOS”或“vMOS”。神經(jīng)MOS管可分為神經(jīng)NMOS管和神經(jīng)PMOS管。以神經(jīng)NMOS管為例。神經(jīng)NMOS管的基本結(jié)構(gòu)及其符號(hào)表示如圖1(a)和圖1(b)所示。G1、G2、…、Gn為神經(jīng)MOS管輸入柵，D為漏極，S為源極，Bn為襯底。
神經(jīng)NMOS管輸入柵Gi(i＝1～n)與浮柵通過電容耦合，實(shí)現(xiàn)電壓傳輸。浮柵上的電勢(shì)VFGn由下式?jīng)Q定 其中，(C0是浮柵和襯底之間的電容，其值較小，具體計(jì)算時(shí)可忽略)，Ci(i＝1～n)是浮柵和第i個(gè)輸入柵之間的電容，Vi(i＝1～n)是浮柵和第i個(gè)輸入柵之間的電壓，QFGn是浮柵中的凈電荷(一般情況下，QFGn可作為零來處理)。如果以VTN表示神經(jīng)NMOS管以浮柵作為輸入端時(shí)的開啟電壓，則神經(jīng)NMOS管的導(dǎo)通條件是VFGn＞VTN，即 根據(jù)神經(jīng)NMOS管工作狀態(tài)的不同，其電流-電壓特性應(yīng)分階段描述 飽和電流-電壓方程為 線性電流-電壓方程為 其中μn為神經(jīng)NMOS管表面電子遷移率，Cox為單位面積的輸入柵氧化電容，kn為神經(jīng)NMOS管的跨導(dǎo)系數(shù)，VDS為神經(jīng)NMOS管漏源電壓，W為神經(jīng)NMOS管溝道的寬度，L為神經(jīng)NMOS管溝道的長(zhǎng)度。
現(xiàn)有的神經(jīng)MOS管反相器大致包括電阻型神經(jīng)MOS管反相器和互補(bǔ)型神經(jīng)MOS管反相器(CvMOS)，其特點(diǎn)如下 電阻型神經(jīng)MOS管反相器電路如圖2(a)所示。由于該電路采用了神經(jīng)MOS管，其開啟電壓可以通過輸入柵電壓進(jìn)行調(diào)節(jié)。當(dāng)輸入信號(hào)加權(quán)和大于神經(jīng)MOS管開啟電壓時(shí)，反相器輸出為低電平；當(dāng)輸入信號(hào)加權(quán)和小于神經(jīng)MOS管開啟電壓時(shí)，輸出為高電平。電阻型神經(jīng)MOS反相器雖然具有閾值可調(diào)特性，但是它包含被動(dòng)元件(電阻)，功耗較大。
互補(bǔ)型神經(jīng)MOS管反相器的基本電路結(jié)構(gòu)如圖2(b)所示，它由兩個(gè)極性相反的神經(jīng)MOS管組成。其中Vth是反相器的閾值電壓，由下式?jīng)Q定 由式(5)可以發(fā)現(xiàn)，在電容和VTN不變的情況下，反相器的閾值隨著控制電壓增大而減少?；パa(bǔ)型神經(jīng)MOS管反相器本質(zhì)上是采用電壓模式的加權(quán)和實(shí)現(xiàn)，所以沒有直流電流，功耗很低。但是當(dāng)輸入電壓低于閾值電壓時(shí)，反相器輸出會(huì)產(chǎn)生較大的閾值損失，甚至?xí)?dǎo)致邏輯錯(cuò)誤。


發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種具有閾值可控、功耗低和較少的閾值損失的基于神經(jīng)MOS管的新型反相器。
本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為一種基于神經(jīng)MOS管的新型反相器，由一個(gè)神經(jīng)MOS管和一個(gè)極性相反的CMOS管組成，所述的神經(jīng)MOS管包括N型神經(jīng)MOS管和P型神經(jīng)MOS管，所述的CMOS管包括N型CMOS管和P型CMOS管，所述的神經(jīng)MOS管的柵極與所述的CMOS管的柵極連接并與電壓輸入端連接，所述的神經(jīng)MOS管的多個(gè)輸入柵作為電壓控制端與控制電壓連接，所述的P型CMOS管或所述的P型神經(jīng)MOS管的漏極與電源電壓連接，所述的N型CMOS管或所述的N型神經(jīng)MOS管的源極接地，所述的P型CMOS管或所述的P型神經(jīng)MOS管的源極與所述的N型神經(jīng)MOS管或所述的N型CMOS管的漏極連接并與電壓輸出端連接。
與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于利用一個(gè)神經(jīng)MOS管和一個(gè)常規(guī)MOS器件實(shí)現(xiàn)反相器的閾值控制功能，通過參數(shù)分析和PSPICE模擬證明所設(shè)計(jì)的電路具有正確的邏輯功能。輸入電壓Vin連接到神經(jīng)NMOS管和PMOS的柵極上，直接驅(qū)動(dòng)兩個(gè)晶體管，而Vc為多個(gè)輸入柵的等效電壓，P型CMOS管或P型神經(jīng)MOS管的漏極與電源電壓連接，N型CMOS管或N型神經(jīng)MOS管的源極接地，P型CMOS管或P型神經(jīng)MOS管的源極與N型神經(jīng)MOS管或N型CMOS管的漏極連接并與電壓輸出端連接，這樣不但實(shí)現(xiàn)反相器漏源結(jié)反偏，而且兩個(gè)器件的源襯電壓均為零，避免了襯底偏置效應(yīng)。
根據(jù)圖7所示的反相器電壓傳輸特性曲線，以圖5所示的基于神經(jīng)NMOS管的新型反相器為例，估算其基本參數(shù)VTH、VIH、VIL 當(dāng)輸入電壓和輸出電壓相等時(shí)(如圖7中的B點(diǎn))，其值與反相器的閾值電壓VTH相同。此時(shí)兩個(gè)晶體管都應(yīng)該處于飽和狀態(tài)，VTN表示神經(jīng)NMOS管以浮柵作為輸入端時(shí)的開啟電壓，VTP表示PMOS管開啟電壓，kn為神經(jīng)NMOS管的跨導(dǎo)系數(shù)，kp為PMOS管的跨導(dǎo)系數(shù)，故根據(jù)KCL方程，可以寫出 考慮電路的實(shí)際工作特點(diǎn)，可推導(dǎo)得到 因?yàn)閂in＝VTH，所以反相器的閾值電壓VTH可表示為 其中，跨導(dǎo)比例系數(shù)kR為電容比例系數(shù)q1，q2為由式(8)可得，VTH是關(guān)于Vc的一次函數(shù)，可以通過改變Vc控制VTH。
當(dāng)Vin＝VIL時(shí)(如圖7中的C點(diǎn))，曲線斜率等于-1。在這種情況下，vNMOS晶體管工作在飽和區(qū)，PMOS晶體管工作在線性區(qū)，Vout＝VDS＝0。根據(jù)KCL方程，結(jié)合式(3)，可以得到方程 式(9)滿足隱函數(shù)求導(dǎo)定理，對(duì)其兩邊求導(dǎo)可得 把Vin＝VIL、Vout＝0和代入式(10)，得到 由式(11)可求出VIL關(guān)于Vc的函數(shù) 由式(12)可知，VIL也是關(guān)于Vc的一次函數(shù)，同樣可以通過改變Vc控制VIL。
當(dāng)Vin＝VIH時(shí)(如圖7中的A點(diǎn))，曲線斜率也等于-1。vNMOS管工作在線性區(qū)，PMOS管工作在飽和區(qū)，Vout＝VDS＝Vdd。根據(jù)KCL方程，結(jié)合式(4)可以得到 式(13)滿足隱函數(shù)求導(dǎo)定理，對(duì)其兩邊求導(dǎo)可得 把Vin＝VIH、Vout＝Vdd和代入式(14)，得到 求出VIH關(guān)于Vc的函數(shù) 由式(16)可得，VIH也是關(guān)于Vc的一次函數(shù)，同樣可以通過Vc控制VIH。
同樣可以估算基于神經(jīng)PMOS管的新型CN-vPMOS反相器的參數(shù)。由估算可知新型神經(jīng)MOS管的基本參數(shù)VTH、VIL、VIH均可通過Vc控制。
在PSPICE9.0環(huán)境下，采用0.25μm CMOS工藝，對(duì)本發(fā)明新型神經(jīng)MOS管反相器進(jìn)行模擬。圖8給出了模擬波形，其中Vin為反相器的輸入電壓，Vc為反相器的控制電壓，Vout為反相器的輸出電壓。在0.25μm CMOS工藝，主要模擬參數(shù)為VTN＝0.4238252V、VTP＝-0.5536085V、kn＝2.501048×10-4、kp＝5.194153×10-5。
若分別取Vc＝2.2V、1.0V、0.2V，由公式(8)可計(jì)算得到反相器的閾值分別為0.5V、1.2V、1.6V。分析圖8，其閾值應(yīng)為反相器輸出發(fā)生變化點(diǎn)所對(duì)應(yīng)的Vin電壓值，如a、b點(diǎn)所對(duì)應(yīng)的Vin電壓值為Vc＝2.2V時(shí)的閾值，約為0.5V；c、d點(diǎn)所對(duì)應(yīng)的Vin電壓值為Vc＝1.0V時(shí)的閾值，約為1.2V；e、f點(diǎn)所對(duì)應(yīng)的Vin電壓值為Vc＝0.2V時(shí)的閾值，約為1.6V。實(shí)驗(yàn)和估算證明了所設(shè)計(jì)電路邏輯功能和控制功能的正確性。
圖9給出了新型神經(jīng)MOS管反相器與其它反相器的性能對(duì)照表。
從對(duì)照表中可以明顯的看到，本發(fā)明的反相器與其它的相同功能的反相器比較，節(jié)省功耗46％以上。
由于本發(fā)明的新型神經(jīng)MOS管反相器用一個(gè)常規(guī)CMOS管替代了互補(bǔ)型神經(jīng)MOS管反相器中的一個(gè)神經(jīng)MOS管，因此不但可降低功耗，而且可減少閾值損失。實(shí)驗(yàn)和分析進(jìn)一步證明了所設(shè)計(jì)的電路結(jié)構(gòu)簡(jiǎn)單、閾值可控、功耗低等特點(diǎn)。將此新型神經(jīng)MOS管反相器應(yīng)用于多值邏輯電路中，將會(huì)有力的推動(dòng)多值邏輯電路的實(shí)用化進(jìn)程。



圖1為神經(jīng)NMOS管的結(jié)構(gòu)示意圖； 圖2為神經(jīng)NMOS管的符號(hào)示意圖； 圖3為電阻型神經(jīng)MOS管反相器的結(jié)構(gòu)示意圖； 圖4為互補(bǔ)型神經(jīng)MOS管反相器的結(jié)構(gòu)示意圖； 圖5為本發(fā)明基于神經(jīng)NMOS管反相器的結(jié)構(gòu)示意圖； 圖6為本發(fā)明基于神經(jīng)PMOS管反相器的結(jié)構(gòu)示意圖； 圖7為本發(fā)明基于神經(jīng)NMOS管反相器的電壓傳輸特性曲線圖； 圖8為本發(fā)明基于神經(jīng)NMOS管反相器的輸出波形圖； 圖9為本發(fā)明的反相器與其它的反相器的性能對(duì)照表。

具體實(shí)施例方式 以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
實(shí)施例一如圖5所示，一種基于N型神經(jīng)MOS管的新型反相器，由一個(gè)N型神經(jīng)MOS管和一個(gè)極性相反的P型CMOS管組成，N型神經(jīng)MOS管的柵極與P型CMOS管的柵極連接并與電壓輸入端Vin連接，N型神經(jīng)MOS管的多個(gè)輸入柵作為電壓控制端與控制電壓Vc連接，P型CMOS管的漏極與電源電壓連接，N型神經(jīng)MOS管的源極接地，P型CMOS管的源極與N型神經(jīng)MOS管的漏極連接并與電壓輸出端Vout連接。
實(shí)施例二如圖6所示，一種基于P型神經(jīng)MOS管的新型反相器，由一個(gè)P型神經(jīng)MOS管和一個(gè)極性相反的N型CMOS管組成，P型神經(jīng)MOS管的柵極與N型CMOS管的柵極連接并與電壓輸入端Vin連接，P型神經(jīng)MOS管的多個(gè)輸入柵作為電壓控制端與控制電壓Vc連接，P型神經(jīng)MOS管的漏極與電源電壓連接，N型CMOS管的源極接地，P型神經(jīng)MOS管的源極與N型CMOS管的漏極連接并與電壓輸出端Vout連接。
權(quán)利要求
1、一種基于神經(jīng)MOS管的新型反相器，其特征在于由一個(gè)神經(jīng)MOS管和一個(gè)極性相反的CMOS管組成，所述的神經(jīng)MOS管包括N型神經(jīng)MOS管和P型神經(jīng)MOS管，所述的CMOS管包括N型CMOS管和P型CMOS管，所述的神經(jīng)MOS管的柵極與所述的CMOS管的柵極連接并與電壓輸入端連接，所述的神經(jīng)MOS管的多個(gè)輸入柵作為電壓控制端與控制電壓連接，所述的P型CMOS管或所述的P型神經(jīng)MOS管的漏極與電源電壓連接，所述的N型CMOS管或所述的N型神經(jīng)MOS管的源極接地，所述的P型CMOS管或所述的P型神經(jīng)MOS管的源極與所述的N型神經(jīng)MOS管或所述的N型CMOS管的漏極連接并與電壓輸出端連接。
全文摘要
本發(fā)明公開了一種基于神經(jīng)MOS管的新型反相器，由一個(gè)神經(jīng)MOS管和一個(gè)極性相反的CMOS管組成，神經(jīng)MOS管包括N型神經(jīng)MOS管和P型神經(jīng)MOS管，CMOS管包括N型CMOS管和P型CMOS管，神經(jīng)MOS管的柵極與CMOS管的柵極連接并與電壓輸入端連接，神經(jīng)MOS管的多個(gè)輸入柵作為電壓控制端與控制電壓輸入端連接，P型CMOS管或P型神經(jīng)MOS管的漏極與電源電壓連接，N型CMOS管或N型神經(jīng)MOS管的源極接地，P型CMOS管或P型神經(jīng)MOS管的源極與N型神經(jīng)MOS管或N型CMOS管的漏極連接并與電壓輸出端連接，優(yōu)點(diǎn)是用一個(gè)常規(guī)CMOS管替代了互補(bǔ)型神經(jīng)MOS管反相器中的一個(gè)神經(jīng)MOS管，不但可降低功耗，而且可減少閾值損失，本發(fā)明的反相器與其它的相同功能的反相器比較，節(jié)省功耗46％以上。
文檔編號(hào)H03K19/20GK101404499SQ20081016203
公開日2009年4月8日 申請(qǐng)日期2008年11月5日 優(yōu)先權(quán)日2008年11月5日
發(fā)明者汪鵬君, 張躍軍 申請(qǐng)人:寧波大學(xué)