專利名稱：用于差壓傳感器的電容數(shù)字接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)量系統(tǒng)。更具體地，本發(fā)明涉及一種用于與電 容性差壓傳感器一起使用的電容數(shù)字(capacitance-to-digital)調(diào)制器。
背景技術(shù)：
現(xiàn)場(chǎng)變送器是一種用于監(jiān)控工業(yè)過程的操作的設(shè)備?，F(xiàn)場(chǎng)變送器 包括變換器(transducer),該變換器響應(yīng)于傳感元件的測(cè)量過程變量， 并將該變量轉(zhuǎn)換為標(biāo)準(zhǔn)化的傳送信號(hào)，該傳送信號(hào)是所測(cè)量的變量的 函數(shù)。術(shù)語"過程變量"是指物質(zhì)的物理或化學(xué)狀態(tài)或能量的轉(zhuǎn)換。 過程變量的示例包括壓力、溫度、流、傳導(dǎo)性以及pH。
Roger L. Frick和David A. Broden的美國專利No. 6,295,875中描 述了一種這樣的變送器。該變送器采用具有可偏轉(zhuǎn)的傳感隔板的電容 性傳感器，以及三個(gè)或更多個(gè)電容器電極，這些電容器電極與所述隔 板形成了分離的電容性傳感元件。兩個(gè)所述電容器元件是主傳感電容 器，差動(dòng)地設(shè)置該主傳感電容器，使得該主傳感電容器的電容與過程 變量成反比地充電。第三和第四電容器元件是補(bǔ)償電容器，用于提供 表示偏移誤差或與該主電容器相關(guān)聯(lián)的磁滯的信號(hào)。由于向該隔板的 一側(cè)或兩側(cè)施加了壓力，因此該隔板偏轉(zhuǎn)?？梢酝ㄟ^測(cè)量與偏轉(zhuǎn)相關(guān) 的電容比值的變化來檢測(cè)該隔板的偏轉(zhuǎn)。使用模數(shù)轉(zhuǎn)換器將該電容比 值轉(zhuǎn)換為數(shù)字格式。
模數(shù)轉(zhuǎn)換器的一種特別有利的形式是使用S-A (或A-S)調(diào)制器。 以下文獻(xiàn)中描述了S-A調(diào)制器在變送器中的使用Roger L. Frick和John P. Schulte的美國專利No. 5,083,091、 Michael Gaboury的美國專 利No. 6,140,952、Rongtai Wang的美國專利No. 6，509，746以及Rongtai Wang的美國專利No. 6,516,672。
在具有2-A調(diào)制器用作電容數(shù)字(CD)轉(zhuǎn)換器的變送器中，激勵(lì) 電路向電容性傳感器元件提供了電荷包。對(duì)該傳感器元件充以基于該
電容性元件的電容值的電量。將該電荷轉(zhuǎn)移至i:-A調(diào)制器的積分器/放
大器，以產(chǎn)生作為電容比值的函數(shù)的1比特的二進(jìn)制輸出。
CD調(diào)制器的基本功能是將該電容比值轉(zhuǎn)換為PCM (脈沖編碼調(diào) 制)信號(hào)。將測(cè)量的電容比值定義為77 = 0^-C》/(CV + CV)，其中 Cx和Cy表示具有公共極板(plate)的兩個(gè)傳感器電容器的電容。
對(duì)于使用S-A架構(gòu)的CD調(diào)制器，實(shí)際過程包括將電荷比值轉(zhuǎn)換為 PCM信號(hào)。在正常操作條件下，由于電荷與電容成正比，因此，該電 荷比值等于該電容比值。
然而，在特定的異常操作條件下，這個(gè)等價(jià)關(guān)系不正確。 一種這 樣的操作條件是過壓以及在一個(gè)傳感器電容器中出現(xiàn)短路。由于由短 路引起的泄漏，從該傳感器電容器轉(zhuǎn)移出的電荷可能非常少。因此， 由PCM信號(hào)提供的數(shù)字讀數(shù)不等于該電容比值。不僅該讀數(shù)的幅值 不正確，在許多情況下，甚至該讀數(shù)的極性都是錯(cuò)誤的。這種現(xiàn)象被 成為"折回異常(fold-back anomaly)"。需要改進(jìn)的電路來消除這種 折回異常。

發(fā)明內(nèi)容
一種二階電容數(shù)字(CD)調(diào)制器，包括第一和第二級(jí)S-A積分器， 所述積分器在兩階段操作中一起操作，其中，所述第一階段是自動(dòng)歸 零階段，而所述第二階段是積分階段。在所述自動(dòng)歸零階段，所述第 一級(jí)S-A積分器不復(fù)位，使得第二級(jí)S-A積分器可以在所述自動(dòng)歸零階 段對(duì)所述第一級(jí)S-A積分器的輸出進(jìn)行采樣，并在所述積分階段對(duì)其 進(jìn)行積分。
所述第一級(jí)S-A積分器的自動(dòng)歸零電容器提供了對(duì)由過壓和短路 條件的組合而導(dǎo)致的折回異常的抑制。在每個(gè)自動(dòng)歸零階段，所述自動(dòng)歸零電容器存儲(chǔ)電壓，所述電壓是傳感器電容器的泄漏電阻的函數(shù)。


圖1是差壓變送器的框圖。
圖2是圖1的變送器的電容數(shù)字(CD)調(diào)制器的框圖。
圖3是圖2的CD調(diào)制器的第一級(jí)積分器的一個(gè)實(shí)施例的示意圖。
圖4是示出了圖3的第一級(jí)積分器的VouT,、自動(dòng)歸零(Z)以及
積分(I)信號(hào)的示例的圖。
圖5是圖2的CD調(diào)制器的第二級(jí)積分器的示意圖。
圖6是圖2的CD調(diào)制器的量化器的示意圖。
圖7A和7B示出了來自圖2-6的CD調(diào)制器的正常操作的計(jì)算機(jī)
仿真的第一級(jí)輸出電壓V0UT1以及脈沖編碼調(diào)制壓力信號(hào)PCMP的波形。
圖8A和8B示出了來自圖2-6的CD調(diào)制器的過壓/短路操作的計(jì) 算機(jī)仿真的第一級(jí)輸出電壓V0UT1以及脈沖編碼調(diào)制壓力信號(hào)PCMP 的波形。
圖9是圖2的CD調(diào)制器的第一級(jí)積分器的另一個(gè)實(shí)施例的示意圖。
圖IOA和IOB分別示出了輸出電流和輸出電壓，該輸出電流和輸 出電壓是運(yùn)算跨導(dǎo)放大器(OTA)緩存器的負(fù)載電阻的函數(shù)。
圖IIA禾卩11B示出了在圖9的第一級(jí)積分器中使用的OTA緩存
器的輸出電流和輸出電壓特性的計(jì)算機(jī)仿真。
圖12A和12B示出了來自沒有抗折回電路的CD調(diào)制器的過壓/ 短路操作的計(jì)算機(jī)仿真的第一級(jí)輸出電壓V0UT1以及壓力信號(hào)PCMP 的波形。
圖13A和13B示出了來自包括圖9的第一級(jí)積分器在內(nèi)的CD調(diào)
制器的過壓/短路操作的計(jì)算機(jī)仿真的第一級(jí)輸出電壓VouT,以及壓力
信號(hào)PCMP的波形。
具體實(shí)施方式
圖1示出了壓力變送器10，該壓力變送器10是基于電容的差壓變
送器，包括主傳感器電容器CMX和CMY、線性補(bǔ)償電容器CLX和C^、電
阻器Rx和Ry、模擬部分12 (包括二階電容數(shù)字(CD)調(diào)制器14、 一 階電壓數(shù)字(VD)調(diào)制器16以及數(shù)字接口18)、數(shù)字部分20、微處理 器22以及接口24。通過接口24提供變送器10與控制室之間的通信。所 述通信可以通過雙線環(huán)路或網(wǎng)絡(luò)，在該網(wǎng)絡(luò)上傳送模擬、數(shù)字或模擬 和數(shù)字組合的信號(hào)，或者所述通信可以經(jīng)由無線傳輸。
模擬部分12和數(shù)字部分20可以被結(jié)合在混合信號(hào)專用集成電路 (ASIC)芯片中。模擬部分12的數(shù)字接口單元18從數(shù)字部分20接收數(shù) 字時(shí)鐘信號(hào)及其他控制信號(hào)。數(shù)字接口單元18提供了數(shù)字部分20所需 的信號(hào)電平與模擬部分12所需的信號(hào)電平之間的電平位移功能。數(shù)字 接口單元18還為CD調(diào)制器14和VD調(diào)制器16產(chǎn)生定時(shí)信號(hào)和其他控制 信號(hào)。
數(shù)字接口單元18所提供的定時(shí)信號(hào)包括歸零階段信號(hào)Z和ZD、積 分階段信號(hào)I和ID、量化器定時(shí)信號(hào)SCK和DCK以及復(fù)位信號(hào)。
二階CD調(diào)制器14是S-A轉(zhuǎn)換器，它在輸入節(jié)點(diǎn)30和32處接收電容 瑜入Cx和Cy，并產(chǎn)生脈沖編碼調(diào)制壓力(PCMP)信號(hào)，該信號(hào)是電 容Cx和Cy之差除以電容Cx和CY之和的函數(shù)。CD調(diào)制器14從數(shù)字接口 單元18接收定時(shí)和控制信號(hào)，并產(chǎn)生激勵(lì)信號(hào)SENEX和LINEX。
組件CMx和CMY表示傳感器電容器，其公共極板連接以接收傳感器
激勵(lì)信號(hào)SENEX。組件CLx和CLY是線性補(bǔ)償電容器，其公共極板與線 性化激勵(lì)信號(hào)LINEX連接。輸入電容Cx和Cy定義為
Cx幽Cnix - CXx
差分電容比值11P為 CD調(diào)制器14的傳遞函數(shù)為
其中，Dp是PCMP信號(hào)的脈沖密度。對(duì)于正常操作，比值rjp的動(dòng)態(tài)范圍是-
-ass <xs,
其中Cx和CY每個(gè)都可以達(dá)到約100pF的最大有效電容。在帶有短路的 過壓情況下，CD調(diào)制器14必須是無折回的。
VD調(diào)制器16是一階S-A轉(zhuǎn)換器或積分器，在其輸入節(jié)點(diǎn)34處從分 壓器接收電壓輸入VTIN，該分壓器由電阻器Ro和溫度傳感電阻器RTD 執(zhí)行。VD調(diào)制器16的輸出是脈沖編碼調(diào)制溫度(PCMT)信號(hào)。
將從CD調(diào)制器14和VD調(diào)制器16輸出的PCMP和PCMT提供給數(shù) 字部分20，在數(shù)字部分20中對(duì)上述信號(hào)進(jìn)行濾波。將基于濾波后的 PCMP和PCMT信號(hào)的壓力和溫度數(shù)據(jù)存儲(chǔ)在數(shù)字部分20中，以供微處 理器22使用，并用于通過接口電路24傳送。
圖2示出了CD調(diào)制器14的框圖，CD調(diào)制器14包括第一級(jí)積分器 40、第二級(jí)積分器42、量化器44、控制單元46以及偏置電路48。第一 級(jí)積分器40是S-A積分器，其產(chǎn)生作為電容Cx和CY的函數(shù)的第一級(jí)輸 出。在由定時(shí)信號(hào)Z和ZD所定義的第一 (或自動(dòng)歸零)階段期間，積 分器40操作于自動(dòng)歸零模式，其中，ZD相對(duì)于Z略微延遲。在由定時(shí) 信號(hào)I和ID所定義的第二 (或積分)階段期間，積分器40操作于積分模 式，其中，ID相對(duì)于I略微延遲?；趶牧炕?4輸出的輸出信號(hào)Y的 狀態(tài)來選擇哪個(gè)輸入(Cx或Cy)與積分器40連接。
第二級(jí)積分器42是S-A積分器，它對(duì)第一級(jí)積分器40的輸出進(jìn)行 采樣，并產(chǎn)生提供給量化器44的輸出。由于第一級(jí)積分器40在自動(dòng)歸 零階段期間不復(fù)位，因此，可以采用兩階段的二階CD調(diào)制。第二級(jí)積 分器42使用定時(shí)信號(hào)Z、 ZD、 I和ID，在與第一級(jí)積分器40相同的時(shí)間
執(zhí)行其自動(dòng)歸零和積分階段。
量化器44的功能是將第二級(jí)積分器42的輸出轉(zhuǎn)換為脈沖編碼調(diào) 制信號(hào)PCMP，將該信號(hào)傳送至數(shù)字部分20。量化器44也提供信號(hào)Y， 該信號(hào)是PCMP信號(hào)的取反。CD控制電路46以及第一級(jí)積分器40使用 Y。
控制電路46的主要功能是產(chǎn)生SENEX信號(hào)和LINEX信號(hào)。根據(jù)Y 以及定時(shí)信號(hào)ZD和ID來產(chǎn)生這些信號(hào)。SENEX和LINEX信號(hào)在中間電平激勵(lì)電壓源VMID與低端激勵(lì)電壓源VSSA之間切換。LINEX信號(hào) 是SENEX信號(hào)的取反。
CD偏置電路48為積分器40和42的放大器以及量化器44的比較器 提供了源電流。它也為該放大器提供偏壓，并為VD調(diào)制器16的偏置電 路提供源電流。
圖3是第一級(jí)積分器40的電路示意圖。同樣在圖3中示出的還有傳 感器電容器Cx和Cy、泄漏電阻器R虹和R孔以及電阻器Rx和RY、以及 CD控制單元46的簡(jiǎn)圖。
第一級(jí)積分器40包括放大器A,、反饋電容器Cn、自動(dòng)歸零電容器 CZ1、開關(guān)SWr SW7以及片上電阻器RrR3。在一個(gè)實(shí)施例中，反饋電 容器Cn為150pF，自動(dòng)歸零電容器Czi為30pF，電阻器R,和R2每個(gè)是 10kQ，電阻器R3是4kQ。
開關(guān)S,- S7的開關(guān)控制信號(hào)SWA和SWB是
<formula>formula see original document page 11</formula>
第一級(jí)積分器40的操作如下。在自動(dòng)歸零階段期間，開關(guān)SWs斷 開，開關(guān)SW6和SW7接通。在電容器Cz,中存儲(chǔ)放大器A!的偏移，而不 復(fù)位第一級(jí)積分器40 (即不對(duì)反饋電容器Cn放電)。同時(shí)，對(duì)傳感器 電容器(Cx或Cy)進(jìn)行充電或放電。
在Y為高的情況下，選擇傳感器Cx， SW,將傳感器Cx的輸入節(jié)點(diǎn) 與積分器40的公共節(jié)點(diǎn)A連接。在Y為高以及ZD為高的情況下，CD控 制電路46的開關(guān)SWB接通，并且向傳感器Cx施加的SENEX信號(hào)為 VSSA。由此，由于積分器40的積分器輸入節(jié)點(diǎn)A通過開關(guān)SW7和電阻 器R3連接至VMID，因此，在Cx兩端建立了電壓降。
在Y為低的情況下，SW3將傳感器CY與積分器40的積分器輸入節(jié)點(diǎn)A連接。在這種情況下，開關(guān)SWA接通而SWB斷開，因此SENEX節(jié)
點(diǎn)與VMID連接。由于開關(guān)SW3和SW7閉合，在Cy的兩個(gè)極板上都施加
有電壓VMID，因此，CY兩端的電壓降為零。
在積分階段期間，開關(guān)SWs接通，并且開關(guān)SW6和SW7斷開。積 分器40處于積分模式。
在Y為高的情況下，由于開關(guān)SWB斷開而開關(guān)SWA接通，因此 SENEX節(jié)點(diǎn)將突然從VSSA改變至VMID。正電荷包通過SW,從Cx轉(zhuǎn)移 至積分器40的積分器輸入節(jié)點(diǎn)A。由此，在Vou^下建立了負(fù)的電壓階 躍(step)。
在Y為低的情況下，SENEX節(jié)點(diǎn)突然從VMID切換至VSSA。負(fù)電
荷包通過SW3從Cy轉(zhuǎn)移至積分器輸入節(jié)點(diǎn)A。由此，在Vout,下建立了
正的電壓階躍(step)。
激勵(lì)電壓△ Vex是VMID和VSSA之間的電壓差。在每次操作中， 從Cx或CY轉(zhuǎn)移至第 一 級(jí)積分器40的電荷量可以分別表示為 AQx^Cx.AVex或厶Qy-CV厶Vex。使用No表示Cx的操作次數(shù)，N,表
示Cy的操作次數(shù)，而N- Nq+ N,表示總的操作次數(shù)，則第一級(jí)積分器 40的電荷平衡等式可以寫為<formula>formula see original document page 12</formula>
這給出了所需的測(cè)量關(guān)系-
<formula>formula see original document page 12</formula>
其中，比值N,/N是PCMP信號(hào)的脈沖密度。
圖4示出了第一級(jí)積分器40的V(xm的示例波形，以及歸零階段信 號(hào)Z和積分階段信號(hào)I。在本示例中，Cx=75pF， CY=25pF， Cn=150pF， Cz=30pF，以及VDDA-4.8V， VSSA=0， VMID=2.4V。
如圖4所示，在自動(dòng)歸零階段期間(當(dāng)Z為高)，保持第一級(jí)積分 器40的瑜出Vout,。換言之，在每個(gè)歸零階段期間，沒有將VouT，復(fù)位 為零。這允許了兩階段的二階操作，在該操作中，第二級(jí)積分器42使 用與第一級(jí)積分器40相同的自動(dòng)歸零和積分階段。由此，減少了CD 調(diào)制器14所需的開關(guān)和控制信號(hào)的數(shù)目，降低了電路復(fù)雜度和布圖復(fù)雜度，并改進(jìn)了積分器40和42的穩(wěn)定(settling)。
圖5示出了第二級(jí)積分器42的電路示意圖，第二級(jí)積分器42包括 放大器82、反饋電容器Cp2、自動(dòng)歸零電容器Cz2、兩個(gè)采樣電容器C, 和C2以及開關(guān)SWs-SW^。在一個(gè)實(shí)施例中，CF2=40pF， Cz=10pF， C產(chǎn)20pF以及C尸10pF。
SWrSWu的開關(guān)控制信號(hào)是-
6TFp黒o- 2D Ww - ZD
肪犯r
圖6是CD量化器44的簡(jiǎn)化電路示意圖，CD量化器44將Vqut2與 VMID進(jìn)行比較，并產(chǎn)生脈沖編碼調(diào)制壓力信號(hào)PCMP以及控制信號(hào) Y。 CD量化器44包括比較器50、 D觸發(fā)器52以及反相器54和56。
比較器50的正輸入節(jié)點(diǎn)連接至VMID，而負(fù)輸入節(jié)點(diǎn)連接至第二 級(jí)積分器42的輸出VouT2。定時(shí)信號(hào)SCK為比較器50提供了有效的低觸 發(fā)。
D觸發(fā)器52用于同步目的。它由DCK信號(hào)的前沿觸發(fā)。該前沿位 于積分階段定時(shí)信號(hào)ID的下降沿與自動(dòng)歸零階段定時(shí)信號(hào)Z的上升沿 之間。
兩級(jí)CD調(diào)制器14提供了自動(dòng)的折回特征，而無需短路檢測(cè)器或其 他輔助電路來抑制折回異常。需要考慮以下兩種情況Cx側(cè)過壓并帶 有短路；以及CY側(cè)過壓并帶有短路。在這兩種情況下，第一級(jí)積分器 40防止了折回。
在Cx側(cè)過壓并帶有短路的情況下，自動(dòng)歸零電容器Cz,也用作短
路適配器。在自動(dòng)歸零階段期間，開關(guān)SW6和SW7閉合，SWB閉合，
將VSSA施加給Cx。電流從VMID經(jīng)過R3和SW7流向節(jié)點(diǎn)A,并通過. SW,、 Rx以及Rxl流向VSSA。由于Cx兩端的小的泄漏電阻RxL (即短 路)，在自動(dòng)歸零階段期間，積分器輸入節(jié)點(diǎn)A處的電壓變得遠(yuǎn)低于VMID。在自動(dòng)歸零階段期間，對(duì)該較低的電壓進(jìn)行采樣，第一積分 器40在積分階段中保持該較低的電壓。
在積分階段期間按，SWs閉合，SW6和SW7打開，SWA閉合，以將 VMID施加給Cx。在積分階段期間，節(jié)點(diǎn)A處的較低電壓感應(yīng)通過RxL、 Rx以及SW,和SWs流入Cn的電流。正是該感應(yīng)電流保持積分器40飽 和。由此，不會(huì)出現(xiàn)折回異常。
在CY側(cè)過壓并帶有短路的情況下，由于當(dāng)Y為低而ZD為高時(shí)，向
Cy的兩個(gè)極板施加VMID，因此在自動(dòng)歸零階段中，Cy上的電壓降被 放電為O。因此，CY兩端的泄漏電阻器RYL對(duì)CY兩端的電壓不起作用。
在Y為低的積分階段中，SENEX節(jié)點(diǎn)與VSSA連接。CY兩端的短路電
流使積分器飽和甚至更深，并且不會(huì)出現(xiàn)折回異常。
為了保護(hù)VMID電壓源免受過壓短路影響，在圖3所示的積分器40 中提供了電阻器RrR3。將電阻器R,放置在開關(guān)SW2與VMID之間。將 電阻器R2放置在開關(guān)SW4與VMID之間。將電阻器R3放置在開關(guān)SW7 與VMID之間。按照這樣的方式來選擇這些電阻器的值，以使得從 VMID至VSSA的平均DC電流泄漏始終小于100毫安。同時(shí)，RC時(shí)間常 數(shù)適度地小，以使得第一級(jí)積分器40能夠根據(jù)需要而穩(wěn)定(settle)。
為了說明自動(dòng)折回抑制，使用HSPICE軟件來執(zhí)行電路操作的仿 真。圖7A和7B以及圖8A和8B示意了其結(jié)構(gòu)。
圖7A和7B是具有正常輸入的CD調(diào)制器14的操作的示例。在本示 例中，Cx=75pF， CY=25pF， CF1=150pF， Czl=30pF，以及VDDA^4.8V， VSSA=0， VMID=2.4V。圖7A示出了第一級(jí)積分器40的輸出Vcnm的波 形。圖7B示出了對(duì)應(yīng)的脈沖編碼調(diào)制輸出信號(hào)PCMP。
圖8A和8B示出了在其中出現(xiàn)X側(cè)過壓以及短路的示例。在本示例 中，Cx=2,000pF， CY=10pF， CF1=150pF， Czl=30pF， VDDA=4.8V， VSSA=0，以及VMID-2.4V。 Cx兩端的泄漏電阻器RxL為l歐姆，而Cy 兩端的泄漏電阻器RYL為1G歐姆。圖8A示出了第一級(jí)積分器40的輸出 V(xm的波形。圖7B示出了對(duì)應(yīng)的脈沖編碼調(diào)制輸出信號(hào)PCMP的波 形?？梢钥闯?，除了X側(cè)過壓和短路的組合效應(yīng)之外，輸出信號(hào)PCMP 指示高或過壓條件。圖9示出了第一級(jí)積分器的另一個(gè)實(shí)施例40'，該實(shí)施例與圖3所示 的實(shí)施例總體類似，除了使用運(yùn)算跨導(dǎo)放大器(OTA)緩存器70替代 保護(hù)電阻器R,-R3，該OTA緩存器70將中間電平的供電電壓(VMID) 轉(zhuǎn)換為可變電壓VMIDA，該可變電壓根據(jù)OTA緩存器70的輸出處的負(fù) 載電阻而變化。OTA緩存器70的正輸入與VMID連接。OTA緩存器70
的負(fù)輸入和輸出連接在一起。
圖10A和10B分別示意了OTA緩存器70的輸出電流和輸出電壓特 性。在圖10A中，將OTA緩存器70的輸出電流IouT示為負(fù)載電阻RL的函
數(shù)。在負(fù)載電阻RL大于特性電阻Ro的區(qū)域中，緩存器輸出電流IOUT隨 著負(fù)載電阻RL的增大而減小。其關(guān)系近似為/。^-F^,/i^。在負(fù)載電
阻Rl小于Ro的區(qū)域中，緩存器輸出電流IouT近似保持常數(shù)。該常數(shù)電 流等于OTA緩存器70的最大轉(zhuǎn)換(slew)電流10。
如圖10所示，輸出電壓VouT也根據(jù)負(fù)載電阻RL而變化。在負(fù)載電
阻R^大于Ro的區(qū)域中，OTA緩存器70的輸出電壓VouT由輸出電流IouT 以及OTA緩存器70的跨導(dǎo)GM來確定。即
在負(fù)載電阻Ri/J、于Ro的區(qū)域中，緩存器輸出電壓VouT隨著負(fù)載電阻的
減小而減小
可以通過& ^ w / /W7來估計(jì)該特性電阻值R0 。
在沒有短路的正常操作條件下，傳感器電容器Cx的泄漏電阻R^ 非常高。在自動(dòng)歸零階段期間，由于OTA緩存器70所看到的負(fù)載電阻 為Rx+R)a (因此非常高)，因此，緩存器70用作恒定電壓源。緩存器 7 0的輸出處的VMID A與VMID相差較小的偏移。
在自動(dòng)歸零階段期間，電壓差VMIDA-VSSA完全落在傳感器電容 器Cx兩端，并在傳感器電容器Cx中存儲(chǔ)所需的電荷包。在積分階段期 間，在正常操作期間，在積分器輸出節(jié)點(diǎn)處建立了期望的電壓階躍。 在沒有短路的過壓的情況下，由于輸入電容器Cx的值超過了反饋電容 器Cn的值，因此，積分器40'變?yōu)轱柡汀?br> 在包括帶有短路的Cx過壓的異常操作條件下，傳感器電容器Cx兩端的泄漏電阻RxL非常小。在自動(dòng)歸零階段期間，由于OTA緩存器70 所看到的有效負(fù)載電阻遠(yuǎn)小于Ro，因此緩存器70用作通過開關(guān)SW,、 Rx和RxL以及開關(guān)SWB到供電電壓VSSA的電流源。緩存器輸出電壓 VMIDA變得與VMID小。較低的緩存器輸出電壓VMIDA在節(jié)點(diǎn)A處導(dǎo) 致了較低電壓。將節(jié)點(diǎn)A與放大器A,的負(fù)輸入之間的電壓差存儲(chǔ)在自 動(dòng)歸零電容器Cz,中。
在積分階段期間，由于自動(dòng)歸零電容器Cz,中所存儲(chǔ)的電壓，感應(yīng) 了電流。該電流從VMID通過SWA、 Rxl、 Rx、 SW和SWs流入反饋電 容器Cf,。正是這個(gè)電流迫使積分器40'完全飽和。
概括而言，利用圖9所示的實(shí)施例，在自動(dòng)歸零階段期間，將泄 漏電阻RxL(模擬變量)被轉(zhuǎn)換為輸入節(jié)點(diǎn)A的電壓(另一個(gè)模擬變量)， 并將其存儲(chǔ)在自動(dòng)歸零電容器Cz,中。在積分階段期間，自動(dòng)歸零電容 器Cz,中存儲(chǔ)的電壓將控制積分運(yùn)算。在帶有短路的過壓的情況下，積 分器40'將變?yōu)轱柡汀?br> 為了說明圖9所示的電路的自動(dòng)折回抑制，使用HSPICE軟件來執(zhí) 行對(duì)電路操作的仿真。圖11A和11B、 12A和12B以及13A和13B中示意 了其結(jié)果。
圖11A和11B示出了對(duì)具有可變電阻負(fù)載的OTA緩存器70的特性 的HSPICE仿真結(jié)果。圖UA示出了輸出電流，圖11B示出了輸出電壓。
在圖11A和11B所示的仿真結(jié)果中，緩存器電路的供電電壓是 4.8V，參考輸入VMID是2.4V。在本仿真中，采用線性電壓控制負(fù)載 電阻器。也就是說，當(dāng)控制電壓是lVc時(shí)，負(fù)載電阻器值是100K。當(dāng) 控制電壓為500V時(shí)，該負(fù)載電阻器值為50K。在本仿真中，特性負(fù)載 電阻為Rf45.4K。
圖llA將輸出電流IouT示為控制電壓Vc的函數(shù)。在Ri/j、于Ro的區(qū) 域中，輸出電流接近常數(shù)(約58pA)。在負(fù)載電阻Rt大于特性負(fù)載電 阻Ro的區(qū)域中，輸出電流隨著RL的增大而減小。
圖llB示出了與控制電壓Vc相對(duì)的輸出電壓VouT。在負(fù)載電阻Rt 小于特性負(fù)載電阻Ro的區(qū)域中，輸出電壓VouT隨著負(fù)載電阻器值(控 制電壓)的減小而減小。在負(fù)載電阻RL超過特性負(fù)載電阻Ro的區(qū)域中，緩存器輸出電壓VouT接近常數(shù)。
圖12A和12B示出了沒有抗折回電路的CD調(diào)制器的HSPICE仿真 結(jié)果。圖12A示出了表示第一級(jí)積分器40'的輸出的輸出電壓VouT,的波 形。圖12B示出了PCMP輸出信號(hào)的波形。
在本仿真中，輸出傳感器電容大小為Cf2,000pF和Cfl0pF。 X 側(cè)的泄漏電阻器為Rx^500歐姆，而對(duì)于Y側(cè)，Ry^100G歐姆。輸入 串聯(lián)電阻器Rx和RY為12.1K。
基于輸入計(jì)算出的本仿真的電容比值在0.90以上。然而，基于 PCMP信號(hào)，CD調(diào)制器所產(chǎn)生的電容比值約為0.65。這說明了折回異
常所產(chǎn)生的誤差。
圖13A和13B示出了利用如圖9所示的OTA緩存器70、具有的抗折 回特征的兩階段CD調(diào)制器的HSPICE仿真結(jié)果。圖13A示出了第一級(jí) 積分器40'的輸出，而圖13B示出了PCMP輸出信號(hào)的波形。
對(duì)于圖13A和13B所示的仿真，電容為Cx-2,000pF和Cfl0pF。泄 漏電阻器為RxL-500歐姆，Ry!^100G歐姆。輸入串聯(lián)電阻器Rx和RY為 12.1K。因此，電容和電阻值與圖12A和12B中的仿真所使用的相同。 用于緩存器70的OTA特性是圖11A和11B中所示的OTA特性。
基于輸入計(jì)算出的電容比值在0.90以上。基于如13B中所示的 PCMP信號(hào)，電容比值讀數(shù)約為0.90。從而，抑制了折回異常。
盡管參照優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，然而，本領(lǐng)域的技術(shù) 人員將認(rèn)識(shí)到，在不背離本發(fā)明的精神和范圍的前提下，可以在形式 和細(xì)節(jié)方面作出改變。
權(quán)利要求
1. 一種兩階段的二階電容數(shù)字CD調(diào)制器，用于將第一電容CX和第二電容CY轉(zhuǎn)換為表示(CX-CY)/(CX+CY)的脈沖編碼調(diào)制PCM信號(hào)，所述CD調(diào)制器包括第一級(jí)Σ-Δ積分器，用于在第一階段期間選擇性地在CX和CY中形成電荷包，以及在第二階段期間對(duì)來自CX和CY的電荷進(jìn)行積分，以產(chǎn)生第一級(jí)輸出VOUT1，其中，所述第一級(jí)Σ-Δ積分器在第一階段期間保持VOUT1恒定；第二級(jí)Σ-Δ積分器，用于在第一階段期間對(duì)所述第一級(jí)輸出VOUT1進(jìn)行采樣，并在第二階段期間對(duì)采樣的第一級(jí)輸出進(jìn)行積分，以產(chǎn)生第二級(jí)輸出VOUT2；以及量化器，用于將所述第二級(jí)輸出VOUT2轉(zhuǎn)換為所述PCM信號(hào)。
2. 如權(quán)利要求1所述的CD調(diào)制器，還包括CD控制單元，用于根據(jù)所述PCM信號(hào)，選擇性地向所述第一電容Cx和第二電容Cy提供激勵(lì)信號(hào)。
3. 如權(quán)利要求2所述的CD調(diào)制器，其中，所述第一級(jí)S-A積分器包括積分器輸入節(jié)點(diǎn)；放大器，具有第一輸入、第二輸入、和輸出；自動(dòng)歸零電容器，連接在所述積分器輸入節(jié)點(diǎn)與所述放大器的第 一輸入之間；反饋電容器，與所述放大器的輸出連接；以及開關(guān)電路，用于在所述PCM信號(hào)具有第一狀態(tài)時(shí)將Cx連接至所述 積分器輸入節(jié)點(diǎn)，在所述PCM信號(hào)具有第二狀態(tài)時(shí)將CY連接至所述積 分器輸入節(jié)點(diǎn)，在所述第一階段期間將所述反饋電容器連接至所述第 一輸入，以及在所述第二階段期間按，將所述反饋電容器連接至所述 積分器輸入。
4. 如權(quán)利要求3所述的CD調(diào)制器，其中，在所述第一階段期間，所述自動(dòng)歸零電容器存儲(chǔ)作為Cx或CY的泄漏電阻的函數(shù)的電壓。
5. 如權(quán)利要求4所述的CD調(diào)制器，其中，如果Cx被暴露于過壓并 呈現(xiàn)出短路條件，則所述自動(dòng)歸零電容器在所述第一階段期間所存儲(chǔ) 的電壓使得所述第一級(jí)積分器在所述第二階段期間飽和。
6. 如權(quán)利要求3所述的CD調(diào)制器，其中，所述激勵(lì)信號(hào)根據(jù)所述 PCM信號(hào)狀態(tài)以及所述第一階段和第二階段，在第一供電電壓電平與 第二供電電壓電平之間切換。
7. 如權(quán)利要求6所述的CD調(diào)制器，其中，所述放大器的第二輸入 被連接以接收所述第一供電電壓電平。
8. 如權(quán)利要求7所述的CD調(diào)制器，其中，當(dāng)所述PCM信號(hào)處于所 述第一狀態(tài)時(shí)，所述開關(guān)電路通過第一保護(hù)電阻將Cx連接至所述第一 供電電壓電平，以及當(dāng)所述PCM信號(hào)處于所述第一狀態(tài)時(shí)，所述開關(guān)電路通過第二保護(hù)電阻將Cy連接至所述第一供電電壓電平，以及所述開關(guān)電路在所述第一階段期間通過第三保護(hù)電阻將所述積分器輸入節(jié) 點(diǎn)連接至所述第一供電電壓電平。
9. 如權(quán)利要求1所述的CD調(diào)制器，其中，所述第二級(jí)s:-A積分器可響應(yīng)于復(fù)位信號(hào)而復(fù)位。
10. —種兩階段的二階電容數(shù)字CD調(diào)制器，包括 第一級(jí)S-A積分器，用于在自動(dòng)歸零階段期間，根據(jù)傳感器電容，選擇性地形成電荷包，并在積分階段期間對(duì)所述電荷包進(jìn)行積分，以產(chǎn)生第一級(jí)輸出VouTp所述第一級(jí)輸出VouT,僅在所述積分階段中改變；第二級(jí)S-A積分器，用于在所述自動(dòng)歸零階段期間對(duì)所述第一級(jí) 輸出VouT,進(jìn)行采樣，并在所述積分階段期間對(duì)采樣的第一級(jí)輸出進(jìn)行 積分，以產(chǎn)生第二級(jí)輸出VouT2;以及量化器，用于將所述第二級(jí)輸出VouT2轉(zhuǎn)換為脈沖編碼調(diào)制信號(hào)。
11. 如權(quán)利要求10所述的CD調(diào)制器，還包括CD控制單元，用于根據(jù)所述PCM信號(hào)，提供激勵(lì)信號(hào)，以產(chǎn)生 所述電荷包。
12. 如權(quán)利要求10所述的CD調(diào)制器，其中，所述第一級(jí)S-A積分 器包括積分器輸入節(jié)點(diǎn)；放大器，具有第一輸入、第二輸入、和輸出；自動(dòng)歸零電容器，連接在所述積分器輸入節(jié)點(diǎn)與所述放大器的第 一輸入之間；以及反饋電容器，與所述放大器的輸出連接。
13. 如權(quán)利要求12所述的CD調(diào)制器，其中，在所述自動(dòng)歸零階段 期間，所述自動(dòng)歸零電容器存儲(chǔ)作為傳感器泄漏電阻的函數(shù)的電壓。
14. 如權(quán)利要求13所述的CD調(diào)制器，其中，在過壓和短路條件下， 所述自動(dòng)歸零電容器在所述自動(dòng)歸零階段存儲(chǔ)的電壓使得所述第一級(jí) S-A積分器在在所述積分階段期間飽和。
15. —種差壓變送器，包括 第一電容壓力傳感器； 第二電容壓力傳感器；第一級(jí)S-A積分器，用于在所述第一階段期間，根據(jù)所述第一電 容壓力傳感器和第二電容壓力傳感器之一的電容來選擇性地形成電荷 包，并在所述第二階段期間，對(duì)所述電荷進(jìn)行積分，以產(chǎn)生第一級(jí)輸 出Vcxj^，其中，在連續(xù)的第二階段時(shí)間段之間不對(duì)所述第一級(jí)輸出 Voxm進(jìn)行復(fù)位；第二級(jí)S-A積分器，用于在第一階段期間對(duì)所述第一級(jí)輸出Voun 進(jìn)行采樣，并在第二階段期間對(duì)采樣的第一級(jí)輸出進(jìn)行積分，以產(chǎn)生第二級(jí)輸出VouT2;以及量化器，用于將所述第二級(jí)輸出VouT2轉(zhuǎn)換為所述脈沖編碼調(diào)制PCM信號(hào)，所述PCM信號(hào)是所述第一電容壓力傳感器和第二電容壓力傳感器所傳感的壓力的函數(shù)。
16. 如權(quán)利要求15所述的差壓變送器，還包括積分器輸入節(jié)點(diǎn)；放大器，具有第一輸入、第二輸入、和輸出； 自動(dòng)歸零電容器，連接在所述積分器輸入節(jié)點(diǎn)與所述放大器的第 一輸入之間；反饋電容器，與所述放大器的輸出連接；以及開關(guān)電路，用于在所述PCM信號(hào)處于第一狀態(tài)時(shí)將所述第一電容 壓力傳感器連接至所述積分器輸入節(jié)點(diǎn)，在所述PCM信號(hào)處于第二狀 態(tài)時(shí)將所述第二電容壓力傳感器連接至所述積分器輸入節(jié)點(diǎn)，在所述 第一階段期間將所述反饋電容器連接至所述第一輸入，以及在所述第 二階段期間將所述反饋電容器連接至所述積分器輸入。
17. 如權(quán)利要求16所示的差壓變送器，其中，所述激勵(lì)信號(hào)根據(jù) 所述PCM信號(hào)狀態(tài)以及所述第一階段和第二階段，在中間電平供電電 壓與低電平供電電壓之間切換。
18. 如權(quán)利要求17所述的差壓變送器，其中，所述放大器的第二輸入被連接以接收所述中間電平的供電電壓。
19. 如權(quán)利要求16所述的差壓變送器，其中，在所述自動(dòng)歸零階段期間，所述自動(dòng)歸零電容器存儲(chǔ)作為傳感器泄漏電阻的函數(shù)的電壓。
20. 如權(quán)利要求19所述的差壓變送器，其中，如果過壓和短路條 件存在，則所述自動(dòng)歸零電容器所存儲(chǔ)的電壓使得所述第一級(jí)S-A積 分器在所述第二階段期間飽和。
全文摘要
一種兩階段的二階電容數(shù)字(CD)調(diào)制器，包括第一級(jí)∑-Δ積分器，所述第一級(jí)∑-Δ積分器在自動(dòng)歸零階段期間根據(jù)傳感器電容形成電荷包，并在所述積分階段期間對(duì)所述電荷包進(jìn)行積分，以產(chǎn)生輸出電壓。所述第一級(jí)積分器在所述自動(dòng)歸零階段期間保持其輸出電壓，以使得第二級(jí)∑-Δ積分器可以在所述自動(dòng)歸零階段期間對(duì)第一級(jí)輸出電壓進(jìn)行采樣，并在所述積分階段期間對(duì)采樣的電壓進(jìn)行積分。
文檔編號(hào)H03M3/00GK101536317SQ200780010477
公開日2009年9月16日 申請(qǐng)日期2007年1月26日 優(yōu)先權(quán)日2006年1月26日
發(fā)明者汪榮泰 申請(qǐng)人:費(fèi)希爾-羅斯蒙德系統(tǒng)公司