專利名稱：一種錢搜索電路及利用該電路的錢搜索方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)據(jù)通訊領(lǐng)域，涉及一種用于糾錯(cuò)碼解碼過程中的方法和電 路，尤其涉及一種實(shí)現(xiàn)錢搜索算法的錢搜索電路及利用該錢搜索電路的錢搜 索方法。
背景技術(shù)：
糾錯(cuò)碼技術(shù)在數(shù)據(jù)通信、數(shù)據(jù)存儲(chǔ)等方面應(yīng)用廣泛?，F(xiàn)在常見的糾錯(cuò)碼
有RS (Reed-Solomon)碼、BCH碼、海明碼。其中海明碼由于碼距較 小，只能糾正一位錯(cuò)誤。而RS碼，BCH可以進(jìn)行多bit糾錯(cuò)，因而應(yīng)用十 分廣泛。錢搜索算法是BCH、 RS解碼中常用的一種算法模塊。
錢搜索過程實(shí)質(zhì)上是一個(gè)驗(yàn)根的過程。用傳統(tǒng)的算法需要逐位搜索檢驗(yàn), 采用串行處理的方式，也即一個(gè)時(shí)鐘周期只能處理一個(gè)bit的數(shù)據(jù)， 一般軟 件解碼系統(tǒng)等對速度要求不高的應(yīng)用系統(tǒng)多采用這種方法，但這對于對數(shù)據(jù) 傳輸率要求高的數(shù)據(jù)通訊系統(tǒng)，以及存儲(chǔ)器件都會(huì)造成瓶頸，嚴(yán)重制約了數(shù) 據(jù)傳輸速度/存儲(chǔ)速度。
為了提高錢搜索算法速度的問題， 一般可采用并行處理的方式，并用硬 件電路結(jié)構(gòu)實(shí)現(xiàn)，對于一個(gè)N位并行處理電路，其理論上可以達(dá)到N bit/clock cyle的處理速度，速度慢的問題是解決了。但是由于采用簡單的并行處理電 路結(jié)構(gòu)，使得其電路規(guī)模也基本上放大了 N倍，大大地增加了實(shí)現(xiàn)的成本，并增大了系統(tǒng)功耗費(fèi)，這對于對成本及功耗4丈感的應(yīng)用場合顯然也是不太適 合的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以減少錢搜索周期數(shù)并兼顧實(shí)現(xiàn)成本的錢 搜索電路。
本發(fā)明的另 一 目的是提供一種利用上述錢搜索電路的錢搜索方法。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種錢搜索電路，與Delta算子電路連 接，Delta算子電路輸出Delta算子至該錢搜索電路；該錢搜索電路包括主 控狀態(tài)機(jī)、錯(cuò)誤定位電路、及移位單元陣列；所述錯(cuò)誤定位電路、移位單元 陣列與所述主控狀態(tài)機(jī)連接；所述移位單元陣列中各個(gè)移位單元與所述錯(cuò)誤 定位電路連接；所述主控狀態(tài)機(jī)，用以控制所述移位單元陣列中各個(gè)移位單 元及所述錯(cuò)誤輸出電路；所述移位單元陣列，用以對所述Delta算子進(jìn)行移 位操:作，生成新的Delta算子的各位；并將上述生成的Delta算子送到所述 錯(cuò)誤定位電路；所述移位單元陣列每個(gè)時(shí)鐘周期對所述Delta算子進(jìn)行并行 處理；所述錯(cuò)誤定位電路，通過檢測自所述移位單元陣列傳送來的新生成的 Delta算子來檢測通訊數(shù)據(jù)是否有錯(cuò)誤；若檢測出錯(cuò)誤，指出錯(cuò)誤的具體位 置。
作為本發(fā)明的一種優(yōu)選方案，所述移位單元陣列本時(shí)鐘周期的計(jì)算結(jié)果 用于計(jì)算下一時(shí)鐘周期的數(shù)值。
作為本發(fā)明的一種優(yōu)選方案，所述移位單元陣列的行數(shù)與糾錯(cuò)位數(shù)相 應(yīng)；所述移位單元陣列的列數(shù)與流水線級數(shù)相應(yīng)；移位單元陣列的行數(shù)及列 數(shù)大于等于2。作為本發(fā)明的一種優(yōu)選方案，所述糾錯(cuò)位數(shù)為4，所述流水線級數(shù)為8， 所述移位單元陣列為4行8列的陣列。
本發(fā)明還提供一種利用上述錢搜索電路的錢搜索方法，用于糾錯(cuò)碼解碼 的過程中，該方法包括并行移位操作步驟，移位單元陣列對Delta算子進(jìn) 行移位操作，生成新的Delta算子的各位，并將上述生成的Delta算子送到 所述錯(cuò)誤定位電路；所述移位單元陣列每個(gè)時(shí)鐘周期對若干個(gè)Delta算子進(jìn) 行并行處理；搜索檢測錯(cuò)誤位步驟，所述錯(cuò)誤定位電路通過檢測自所述移位 單元陣列傳送來的新生成的Delta算子來檢測通訊數(shù)據(jù)是否有錯(cuò)誤；若檢測 出錯(cuò)誤，指出錯(cuò)誤的具體位置。
作為本發(fā)明的一種優(yōu)選方案，所述移位單元陣列本時(shí)鐘周期的計(jì)算結(jié)果 用于計(jì)算下一時(shí)鐘周期的數(shù)值。
作為本發(fā)明的一種優(yōu)選方案，所述移位單元陣列的行數(shù)與糾錯(cuò)位數(shù)相 應(yīng)；所述移位單元陣列的列數(shù)與流水線級數(shù)相應(yīng)；移位單元陣列的行數(shù)及列 數(shù)大于等于2。
作為本發(fā)明的一種優(yōu)選方案，所述糾錯(cuò)位數(shù)為4，所述流水線級數(shù)為8， 所述移位單元陣列為4行8列的陣列。
作為本發(fā)明的 一種優(yōu)選方案，所述錢搜索方法還包括系統(tǒng)狀態(tài)控制過 程，具體包括空閑狀態(tài)控制步驟，系統(tǒng)復(fù)位后系統(tǒng)處于空閑狀態(tài)，錢搜索 電路各模塊均處于不工作狀態(tài)；進(jìn)入就緒狀態(tài)步驟，主控狀態(tài)機(jī)收到使能信 號，若有效，進(jìn)入就緒狀態(tài)；補(bǔ)零狀態(tài)控制步驟，主控狀態(tài)機(jī)等待Delta算 子電路的Delta輸入信號，若主控狀態(tài)機(jī);險(xiǎn)測到所述Delta輸入信號有效，表 明所述Delta輸入信號已經(jīng)就緒，系統(tǒng)進(jìn)入補(bǔ)零狀態(tài)；搜索狀態(tài)控制步驟， 當(dāng)搜索檢驗(yàn)開始時(shí)，主控狀態(tài)機(jī)將系統(tǒng)狀態(tài)設(shè)置為搜索狀態(tài)；搜索完成狀態(tài)控制步驟，當(dāng)搜索結(jié)束后，系統(tǒng)進(jìn)入搜索結(jié)束狀態(tài)，并輸出搜索結(jié)束信號， 搜索完成狀態(tài)僅維持一個(gè)時(shí)鐘周期，系統(tǒng)將回到空閑狀態(tài)。
作為本發(fā)明的一種優(yōu)選方案，所述移位單元陣列的行數(shù)為I、列數(shù)為J，
系統(tǒng)設(shè)置最后一字節(jié)搜索狀態(tài)、最后一字節(jié)的BIT」-2搜索結(jié)束狀態(tài)、BIT」-3 搜索結(jié)束狀態(tài)........Brn搜索結(jié)束狀態(tài)、BITo搜索結(jié)束狀態(tài)。
與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果如下本發(fā)明采用一種并行處理及 流水線技術(shù)相結(jié)合的電路結(jié)構(gòu)，使其在保證提高速度的同時(shí)，電路的成本不 會(huì)有很大提高。


圖1是BCH糾錯(cuò)電路的工作流程圖。 圖2是本發(fā)明錢搜索電路的組成示意圖。 圖3是主控狀態(tài)機(jī)狀態(tài)轉(zhuǎn)移示意圖。
具體實(shí)施例方式
以下結(jié)合附圖及實(shí)施例對本發(fā)明做具體介紹。 實(shí)施例一
請參閱圖1 ， BCH糾錯(cuò)電路包括依次連接的S算子電路、Delta算子電 路、用于錢搜索算法的錢搜索電路、錯(cuò)誤位置輸出電路。其中S算子電路用 于接受輸入數(shù)據(jù)并產(chǎn)生伴隨式S算子；Delta算子電路輸入S算子并產(chǎn)生 delta算子，Delta算子電路還包含域元素求逆電路及域元素乘法電路；錢搜索電路作為BCH解碼系統(tǒng)中一個(gè)重要的模塊。錢搜索電^4妄收Delta算子 電路產(chǎn)生的Delta算子信號，經(jīng)過一系列復(fù)雜的移位與邏輯運(yùn)算，最終可判 斷錯(cuò)誤位、并產(chǎn)生錯(cuò)誤位的位置信息；錯(cuò)誤位置輸出電路用于記錄并輸出錯(cuò) 誤位置。
為了說明方便，本實(shí)施例以512Byte、 4 bit糾錯(cuò)BCH碼解碼為例，采 用8級流水線結(jié)構(gòu)。其編碼長度n=2m-1 =8191;其中，本原多項(xiàng)式次數(shù)m=13。
實(shí)際編碼長度4148，其中數(shù)據(jù)位長度4096 bit,校驗(yàn)位長度52 bit。由 于實(shí)際編碼長度沒有達(dá)到bch碼需要的長度，算法上采用在頭部補(bǔ)O的辦法 補(bǔ)齊長度。即算法上認(rèn)為編碼后的數(shù)據(jù)0-51 bit為校驗(yàn)位，52-4147 bit 為數(shù)據(jù)位，4148-8190 bit為0。得到了 delta系數(shù)以后，實(shí)際上就是得到 了差錯(cuò)位置方程，但是直接求解該方程并不容易，所以將可能的位置逐一代 入，如果某個(gè)位置代入后方程成立，則該位置就是錯(cuò)誤位置。
為判斷最高位是否有錯(cuò)，把a(bǔ)n—1的倒數(shù)a代入方程
delta (a) = delta"a) + delta2( a)2+,..,+deltav(a)v
若delta (a) =1則說明最高位有錯(cuò)。
為判斷次高位是否有錯(cuò)，把a(bǔ)n-2的倒數(shù)32代入方程
delta (a2) = delta"a2) + delta2( a2)2 +■ ■■+ deltav(a2)v
從上面的過程中，可以看到如果驗(yàn)根過程從最高位開始，則后面每次可 以利用前一次的結(jié)果^Mv而減少運(yùn)算量。本發(fā)明一共有數(shù)據(jù)位4096位，所以 如果逐位搜索至少需要4096個(gè)周期。為了減少錢搜索需要的周期數(shù)，釆用 了 8位并行搜索的辦法，同時(shí)為了減小面積，從算法上采用了 8級流水結(jié)構(gòu)。 每一時(shí)鐘周期計(jì)算bit7對應(yīng)的delta算子，而bit6則在下一個(gè)時(shí)鐘周期利用bit7的結(jié)果進(jìn)行計(jì)算，bit5則延遲兩個(gè)時(shí)鐘周期利用bit6的結(jié)果計(jì)算，依次類推。
請參閱圖2,本發(fā)明介紹了一種實(shí)現(xiàn)錢搜索算法的錢搜索電路，與Delta 算子電路連接，Delta算子電路輸出Delta算子至該錢搜索電路；該錢搜索 電路包括主控狀態(tài)機(jī)、錯(cuò)誤定位電路、及移位單元陣列；所述錯(cuò)誤定位電路、 移位單元陣列與所述主控狀態(tài)機(jī)連接；所述移位單元陣列中各個(gè)移位單元與 所述錯(cuò)誤定位電路連接。
所述主控狀態(tài)機(jī)用以控制所述移位單元陣列中各個(gè)移位單元及所述錯(cuò) 誤輸出電路。所述移位單元陣列用以對所述Delta算子進(jìn)行移位操作，生成 新的Delta算子的各位；并將上述生成的Delta算子送到所述錯(cuò)誤定位電路； 所述移位單元陣列每個(gè)時(shí)鐘周期對所述Delta算子進(jìn)行并行處理。所述錯(cuò)誤 定位電路通過檢測自所述移位單元陣列傳送來的新生成的Delta算子來檢測 通訊數(shù)據(jù)是否有錯(cuò)誤；若檢測出錯(cuò)誤，指出錯(cuò)誤的具體位置。所述移位單元 陣列本時(shí)鐘周期的計(jì)算結(jié)果用于計(jì)算下一時(shí)鐘周期的凄t值。
其中移位單元陣列是一個(gè)主要的運(yùn)算單元，對于512Byte、 4bit糾錯(cuò) BCH解碼系統(tǒng)而言，有4個(gè)Delta算子(1~4)，采用8級流水線結(jié)構(gòu)，共需要 使用4x8=32個(gè)移位單元，移位單元陣列將對輸入的Delta算子進(jìn)行一系列 特定的移位操作，生成Delta算子的bit7，bit6，…bit1，bit0( bit7，bit6，…bit1，bit0 分別指Delta算子的第7位至第0位)；移位單元陣列產(chǎn)生的Delta算子的
bit7、 bit6.....bit1、 bit0等中間數(shù)據(jù)將送到一個(gè)錯(cuò)誤定位電路，經(jīng)過處理
可得到錯(cuò)誤位(如果有錯(cuò)誤發(fā)生)的具體位置Error—byte (錯(cuò)誤字節(jié)位置) 及Error—bit (錯(cuò)誤位位置)，同時(shí)輸出發(fā)現(xiàn)錯(cuò)誤標(biāo)志信號Error—find。本發(fā)明還介紹了利用上述錢搜索電路的錢搜索方法，由于主控狀態(tài)機(jī)用 以控制所述移位單元陣列中各個(gè)移位單元及所述錯(cuò)誤輸出電路，故通過主控 狀態(tài)機(jī)控制其他模塊狀態(tài)的過程來介紹本發(fā)明錢搜索方法的流程。
系統(tǒng)狀態(tài)控制的過程請參閱圖3,具體包括
(1 )空閑狀態(tài)控制步驟，系統(tǒng)復(fù)位后系統(tǒng)處于IDLE (空閑)狀態(tài)；在 IDLE狀態(tài)，系統(tǒng)(即整個(gè)錢搜索電路)各部位都處于不工作狀態(tài)。
(2 )進(jìn)入就緒狀態(tài)步驟，主控狀態(tài)機(jī)等待外部應(yīng)用端(Delta算子電路) 的使能信號Chien—en， 一旦系統(tǒng)檢測到Chien_en有效，系統(tǒng)會(huì)離開IDLE 狀態(tài)進(jìn)入"DELTA_READY"(就緒)狀態(tài)。
(3) 補(bǔ)零狀態(tài)控制步驟，在"DELTA—READY"狀態(tài)，系統(tǒng)等待外部應(yīng) 用端(Delta算子電路)的Delta信號有效信號Delta—ready, —旦系統(tǒng)檢測 到Delta—ready有效，表明Delta輸入信號已經(jīng)就緒，系統(tǒng)會(huì)離開
"DELTA—READY"狀態(tài)進(jìn)入"SKIP—ZERO"(補(bǔ)零)狀態(tài)。
該狀態(tài)下進(jìn)行并行移位操:作，本實(shí)施例中由于輸入數(shù)據(jù)并沒有達(dá)到bch 要求的編碼長度，可將算法的數(shù)據(jù)頭部預(yù)填為0， 一共有4043個(gè)零位。所 以在實(shí)際進(jìn)入錢搜索前，需要對delta算子進(jìn)行反饋移位運(yùn)算，delta1移位 4043次，delta2移位4043*2次，delta3移位4043*3次，delta4移位4043*4 次。
(4) 搜索狀態(tài)控制步驟，該狀態(tài)下，進(jìn)行并行移位操作及搜索檢測錯(cuò) 誤位操作。并行移位操作步驟移位單元陣列對Delta算子進(jìn)行移位操作， 生成新的Delta算子的各位，并將上述生成的Delta算子送到所述^l昔誤定位 電路；所述移位單元陣列每個(gè)時(shí)鐘周期對若干個(gè)Delta算子進(jìn)行并行處理。搜索4企測錯(cuò)誤位步驟所述錯(cuò)誤定位電路4企測自所述移位單元陣列傳送來的 新生成的Delta算子是否有錯(cuò)誤；若檢測出錯(cuò)誤，指出錯(cuò)誤的具體位置。具 體流禾呈如下。
O位全部移掉以后("SKIP—ZERO"狀態(tài)結(jié)束)進(jìn)入搜索過程，對應(yīng)于 主狀態(tài)機(jī)的"DELTA—SHIFT"狀態(tài)。對于delta1、 delta2、 delta3、 delta4 的bit7，每次需要將前一次的運(yùn)算結(jié)果分別移位8次，16次，24次和32次， 分別對應(yīng)于圖2中的"Shift Unit1"， "Shift Unit2", "Shift Unit3", "Shift Unit4"。而其他bit ( bit0 bit6)只需要將前一個(gè)bit的結(jié)果的delta1移位1 次(對應(yīng)圖2中的Delta shift1 ), delta2移位2次(對應(yīng)圖2中的Delta shift2), delta3移位3次(對應(yīng)圖2中的Delta shift3), delta4移位4次(對應(yīng)圖2 中的Delta shift4 )。如果不采用流水操作，則每一拍其他bit對應(yīng)的delta1 、 delta2、 delta3、 delta4也要移位8次、16次、24次、3 2次，所需要的組 合邏輯會(huì)大大增加。
由于采用了流水線的電路結(jié)構(gòu)，所以會(huì)造成最后幾個(gè)節(jié)拍的數(shù)據(jù)處理與 前面的出現(xiàn)不同，具體見前面描述的算法步驟最后8個(gè)時(shí)鐘周期(512-519 )， 為了使硬件能夠識(shí)別這中區(qū)別，并做出正確的處理，系統(tǒng)專門設(shè)置了
"LAST—SEARCH"(最后一字節(jié)搜索狀態(tài))、"BIT6—END"(最后一字節(jié)的 BIT6搜索結(jié)束狀態(tài))、"BIT5_END"(最后一字節(jié)的BIT5搜索結(jié)束狀態(tài))、
"BIT4—END"(最后一字節(jié)的BIT4搜索結(jié)束狀態(tài))、"BIT3—END"(最 后一字節(jié)的BIT3搜索結(jié)束狀態(tài))、"BIT2—END"(最后一字節(jié)的BIT2搜 索結(jié)束狀態(tài))、"BIT1—END"(最后一字節(jié)的BIT1搜索結(jié)束狀態(tài))、
"BITO—END"(最后一字節(jié)的BITO搜索結(jié)束狀態(tài))八個(gè)狀態(tài)。這8個(gè)狀 態(tài)分別對應(yīng)于算法步驟的最后8個(gè)時(shí)鐘周期。這8個(gè)狀態(tài)是依次執(zhí)行的，共需要8個(gè)時(shí)鐘周期。
(5)搜索完成步驟。當(dāng)最后一個(gè)"BITO—END"結(jié)束后，系統(tǒng)進(jìn)入 "SEARCH—END"(搜索結(jié)束)狀態(tài)，并輸出Ch舊n—Search—End信號， 表明錢搜索過程結(jié)束。"SEARCH—END"狀態(tài)僅維持一個(gè)時(shí)鐘周期，系統(tǒng) 將回到IDLE狀態(tài)。
采用本發(fā)明的BCH糾錯(cuò)電路處理錢搜索算法(512byte 4bit糾錯(cuò)BCH 解碼)時(shí)，由于使用了并行處理技術(shù)，完成4096bit (512byte)數(shù)據(jù)的錢搜 索處理僅需519個(gè)時(shí)鐘周期，而如果使用傳統(tǒng)串行算法，則需要4096個(gè)時(shí) 鐘周期，處理速度提高7.89倍。同時(shí)由于使用了流水線結(jié)構(gòu)，使得實(shí)現(xiàn)電 路需要的組合邏輯大為減少，降低了電路的規(guī)模，從而減少了系統(tǒng)實(shí)現(xiàn)的成 本，較之傳統(tǒng)的簡單并行處理結(jié)構(gòu)，該技術(shù)可以降低2倍以上的系統(tǒng)規(guī)模/ 芯片面積，且處理速度與之差別不大。由于該專利技術(shù)同時(shí)兼顧到了處理速 度與實(shí)現(xiàn)成本，是一種非常合理、優(yōu)化的算法實(shí)現(xiàn)技術(shù)，適用于采用到錢搜 索算法的BCH、 RS解碼電路與器件，該技術(shù)特別適用于對速度與成本都敏 感的應(yīng)用4頁i或。
實(shí)施例二
本實(shí)施例與實(shí)施例一的區(qū)別在于，糾錯(cuò)位數(shù)為8，流水線級數(shù)為8;即 移位單元陣列為8行8列的陣列。當(dāng)然，移位單元陣列的行數(shù)及列數(shù)可以為 大于等于2的其他值。
以上實(shí)施例僅用以說明而非限制本發(fā)明的技術(shù)方案。不脫離本發(fā)明精神和范圍的任何修改或局部替換，均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
權(quán)利要求
1、一種錢搜索電路，與Delta算子電路連接，Delta算子電路輸出Delta算子至該錢搜索電路；其特征在于該錢搜索電路包括主控狀態(tài)機(jī)、錯(cuò)誤定位電路、及移位單元陣列；所述錯(cuò)誤定位電路、移位單元陣列與所述主控狀態(tài)機(jī)連接；所述移位單元陣列中各個(gè)移位單元與所述錯(cuò)誤定位電路連接；所述主控狀態(tài)機(jī)，用以控制所述移位單元陣列中各個(gè)移位單元及所述錯(cuò)誤輸出電路；所述移位單元陣列，用以對所述Delta算子進(jìn)行移位操作，生成新的Delta算子的各位；并將上述生成的Delta算子送到所述錯(cuò)誤定位電路；所述移位單元陣列每個(gè)時(shí)鐘周期對所述Delta算子進(jìn)行并行處理；所述錯(cuò)誤定位電路，通過檢測自所述移位單元陣列傳送來的新生成的Delta算子來檢測通訊數(shù)據(jù)是否有錯(cuò)誤；若檢測出錯(cuò)誤，指出錯(cuò)誤的具體位置。
2、 如權(quán)利要求1所述的錢搜索電路，其特征在于，所述移位單元陣列本 時(shí)鐘周期的計(jì)算結(jié)果用于計(jì)算下一時(shí)鐘周期的lt值。
3、 如權(quán)利要求1所述的錢搜索電路，其特征在于，所述移位單元陣列的 行數(shù)與糾錯(cuò)位數(shù)相應(yīng)；所述移位單元陣列的列數(shù)與流水線級數(shù)相應(yīng)； 移位單元陣列的行數(shù)及列數(shù)大于等于2。
4、 如權(quán)利要求3所述的錢搜索方法，其特征在于，所述糾錯(cuò)位數(shù)為4， 所述流水線級數(shù)為8，所述移位單元陣列為4行8列的陣列。
5、 利用權(quán)利要求1所述錢搜索電路的錢搜索方法，用于糾錯(cuò)碼解碼的過程中，其特征在于，該方法包括并行移位操作步驟，移位單元陣列對Delta算子進(jìn)行移位操作， 生成新的Delta算子的各位，并將上述生成的Delta算子送到所述錯(cuò)誤 定位電路；所述移位單元陣列每個(gè)時(shí)鐘周期對若干個(gè)Delta算子進(jìn)行 并行處理；搜索檢測錯(cuò)誤位步驟，通過檢測自所述移位單元陣列傳送來的新 生成的Delta算子來檢測通訊數(shù)據(jù)是否有錯(cuò)誤；若檢測出錯(cuò)誤，指出 錯(cuò)誤的具體位置。
6、 如權(quán)利要求5所述的錢搜索方法，其特征在于，所述移位單元陣列本 時(shí)鐘周期的計(jì)算結(jié)果用于計(jì)算下一時(shí)鐘周期的數(shù)值。
7、 如權(quán)利要求5所述的錢搜索方法，其特征在于，所述移位單元陣列的 行數(shù)與糾錯(cuò)位數(shù)相應(yīng)；所述移位單元陣列的列數(shù)與流水線級數(shù)相應(yīng)； 移位單元陣列的行數(shù)及列數(shù)大于等于2。
8、 如權(quán)利要求7所述的錢搜索方法，其特征在于，所述糾錯(cuò)位數(shù)為4, 所述流水線級數(shù)為8，所述移位單元陣列為4行8列的陣列。
9、 如權(quán)利要求5所述的錢搜索方法，其特征在于，所述錢搜索方法還包 括系統(tǒng)狀態(tài)控制過程，具體包括空閑狀態(tài)控制步驟，系統(tǒng)復(fù)位后系統(tǒng)處于空閑狀態(tài)，錢搜索電路 各^^莫塊均處于不工作狀態(tài)；進(jìn)入就緒狀態(tài)步驟，主控狀態(tài)機(jī)收到使能信號，若有效，進(jìn)入就 緒狀態(tài)；補(bǔ)零狀態(tài)控制步驟，主控狀態(tài)機(jī)等待Delta算子電路的Delta輸入信號，若主控狀態(tài)機(jī)檢測到所述Delta輸入信號有效，表明所述 Delta輸入信號已經(jīng)就緒，系統(tǒng)進(jìn)入補(bǔ)零狀態(tài)；搜索狀態(tài)控制步驟，當(dāng)搜索4全驗(yàn)開始時(shí)，主控狀態(tài)機(jī)將系統(tǒng)狀態(tài) 設(shè)置為搜索狀態(tài)；搜索完成狀態(tài)控制步驟，當(dāng)搜索結(jié)束后，系統(tǒng)進(jìn)入搜索結(jié)束狀態(tài)， 并輸出搜索結(jié)束信號，搜索完成狀態(tài)僅維持一個(gè)時(shí)鐘周期，系統(tǒng)將回 到空閑狀態(tài)。
10、 如權(quán)利要求9所述的錢搜索方法，其特征在于，所述移位單元陣列的 行數(shù)為I、列數(shù)為J，系統(tǒng)設(shè)置最后一字節(jié)搜索狀態(tài)、最后一字節(jié)的BIT丄2搜索結(jié)束狀態(tài)、BIT丄3搜索結(jié)束狀態(tài)........BIL搜索結(jié)束狀態(tài)、BITo搜索結(jié)束狀態(tài)。
全文摘要
本發(fā)明提供一種錢搜索電路，包括主控狀態(tài)機(jī)、錯(cuò)誤定位電路、及移位單元陣列；所述移位單元陣列，用以對所述Delta算子進(jìn)行移位操作，生成新的Delta算子的各位；并將上述生成的Delta算子送到所述錯(cuò)誤定位電路；所述移位單元陣列每個(gè)時(shí)鐘周期對所述Delta算子進(jìn)行并行處理；所述錯(cuò)誤定位電路，用以檢測自所述移位單元陣列傳送來的新生成的Delta算子是否有錯(cuò)誤；若檢測出錯(cuò)誤，指出錯(cuò)誤的具體位置。本發(fā)明采用一種并行處理及流水線技術(shù)相結(jié)合的電路結(jié)構(gòu)，使其在保證提高速度的同時(shí)，電路的成本不會(huì)有很大提高。
文檔編號H03M13/03GK101453219SQ20071017156
公開日2009年6月10日 申請日期2007年11月30日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者史興強(qiáng), 強(qiáng)小燕, 凡 林, 羅曉峰, 郭彥豐 申請人:無錫盈泰科技有限公司