專利名稱：一種工作周期的修正電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種工作周期的修正電路，可追蹤輸入頻率與輸出頻率間的延遲時間，而所輸出的輸出頻率的抖動情形將得以減少。
背景技術(shù)：
現(xiàn)今半導(dǎo)體記憶系統(tǒng)，其輸入頻率的工作周期總是不能改變的。當(dāng)內(nèi)存系統(tǒng)讀取數(shù)據(jù)或是寫入數(shù)據(jù)時，輸入頻率的上升延與下降延其時域有可能發(fā)生抖動往前或是往后的情況，因此導(dǎo)致數(shù)據(jù)的不確定性。
現(xiàn)有技術(shù)工作周期的修正電路的示意圖，如圖1所示。其主要結(jié)構(gòu)是包括有一工作周期修正器11與一延遲鎖定回路15。其中，工作周期修正器11接收一輸入頻率(Clk_in)，且修正輸入頻率(Clk_in)的工作周期，并產(chǎn)生一修正頻率(Clk_dcc)。而延遲鎖定回路15連接至工作周期修正器11，以接收所述的修正頻率(Clk_dcc)，并產(chǎn)生一輸出頻率(Clk_out)。
延遲鎖定回路15需要一第一鎖定時間，致使所接收的修正頻率(Clk_dcc)的相位相同在輸出頻率(Clk_out)的相位。
而工作周期修正器11需要一第二鎖定時間，致使所接收的輸入頻率(Clk_in)的相位相同在修正頻率(Clk_dcc)的相位。
由上述現(xiàn)有技術(shù)可知，雖然可改善工作周期的抖動情形。但，由圖1可以觀察出所述的工作周期的修正電路并無反饋的功效。因此，輸入頻率與輸出頻率間的延遲時間是無法追蹤與重現(xiàn)的。
此外，現(xiàn)有技術(shù)的修正電路為使輸入頻率的相位與輸出頻率的相位相等，其整個電路鎖定時間為串聯(lián)連接的工作周期修正器11與延遲鎖定回路15其第一與第二鎖定時間的和。
此鎖定時間過長使得電路執(zhí)行時間過久將造成電路的不穩(wěn)定。抖動與相位噪聲仍存在于所述的工作周期的修正電路所產(chǎn)生的修正頻率(Clk_dcc)與輸出頻率(Clk_out)中。

發(fā)明內(nèi)容
為此，如何針對上述現(xiàn)有技術(shù)的缺點，設(shè)計一種可追蹤和反饋校準工作周期修正電路的工作周期，以改善現(xiàn)有技術(shù)無法追蹤輸入頻率與輸出頻率間延遲時間的缺點，此即為本發(fā)明的發(fā)明重點。
本發(fā)明的主要目的，在于提供一種工作周期的修正電路，可減少工作周期的抖動與鎖定時間。
本發(fā)明的另一目的，在于提供一種工作周期的修正電路，可追蹤輸入頻率與輸出頻率間的延遲時間。
本發(fā)明的次要目的，在于提供一種工作周期的修正電路，在工作周期的修正電路中產(chǎn)生一周期性低位準脈沖，并根據(jù)一參考電壓調(diào)諧周期性低位準脈沖的低位準狀態(tài)，以產(chǎn)生一工作周期為50％的輸出頻率。
本發(fā)明的又一目的，在于提供一種工作周期的修正電路，在工作周期的修正電路中產(chǎn)生一周期性高位準脈沖，并根據(jù)一參考電壓調(diào)諧周期性高位準脈沖的高位準狀態(tài)，如此產(chǎn)生一工作周期為50％的輸出頻率。
為此，為達成上述目的，本發(fā)明提供一種工作周期的修正電路，其主要結(jié)構(gòu)包括有一調(diào)諧電路，用以接收一輸入頻率與一參考電壓，可依所述的輸入頻率產(chǎn)生一周期性低位準脈沖，并根據(jù)所述的參考電壓調(diào)諧所述的周期性低位準脈沖，通過延長所述的周期性低位準脈沖的低位準狀態(tài)而從所述的調(diào)諧電路的輸出端產(chǎn)生一輸出頻率；一延遲電路，連接所述的調(diào)諧電路的輸出端，以接收所述的輸出頻率，并產(chǎn)生一第一延遲頻率與一第二延遲頻率，所述的第一延遲頻率與第二延遲頻率為一互補對訊號；與一鎖相回路，連接所述的延遲電路，用以接收所述的第一延遲頻率與第二延遲頻率，以測量所述的第一延遲頻率與第二延遲頻率的高位準與低位準時態(tài)，并產(chǎn)生所述的參考電壓而反饋至所述的調(diào)諧電路。
為達成上述另一目的，本發(fā)明提供一種工作周期的修正電路，其主要結(jié)構(gòu)包括有一調(diào)諧電路，用以接收一輸入頻率與一參考電壓，可依所述的輸入頻率產(chǎn)生一周期性高位準脈沖，并根據(jù)所述的參考電壓調(diào)諧所述的周期性高位準脈沖，通過延長所述的周期性高位準脈沖的高位準狀態(tài)而從所述的調(diào)諧電路的輸出端產(chǎn)生一輸出頻率；一延遲電路，連接所述的調(diào)諧電路的輸出端，接收所述的輸出頻率，并產(chǎn)生一第一延遲頻率與一第二延遲頻率，所述的第一延遲頻率與第二延遲頻率為一互補對頻率訊號；與一鎖相回路，連接所述的延遲電路，用以接收所述的第一延遲頻率與第二延遲頻率，以測量所述的第一延遲頻率與第二延遲頻率的高位準與低位準時態(tài)，并產(chǎn)生所述的參考電壓而反饋至所述的調(diào)諧電路。


圖1為現(xiàn)有技術(shù)工作周期的修正電路的示意圖；圖2為本發(fā)明的一較佳實施例的示意圖；圖3為本發(fā)明一較佳實施例的鎖相回路的電路圖；圖4為本發(fā)明一較佳實施例的調(diào)諧電路的示意圖；圖5為本發(fā)明另一實施例的調(diào)諧電路的示意圖；圖6為本發(fā)明一較佳實施例的調(diào)諧器的電路圖；圖7為本發(fā)明一較佳實施例的延遲電路的電路圖；圖8為本發(fā)明一較佳實施例工作周期的修正電路的一時序圖；圖9為本發(fā)明另一實施例工作周期的修正電路的時序圖。
附圖標(biāo)記說明11-工作周期修正器；15-延遲鎖定回路；20-鎖相回路；21-偏壓電路；211-第一偏壓訊號；213-第二偏壓訊號；23-運算放大器；25-相位比較器；251-第一電容器；253-第二電容器；27-低通濾波器；271-第三電容器；273-電阻器；40-調(diào)諧電路；41-脈沖產(chǎn)生器；42-脈沖產(chǎn)生器；43-調(diào)諧器；431-反相器；45-第一反相器；60-延遲電路；61-開關(guān)器；71、72、73、74、75、76-反相器。
具體實施例方式
以下結(jié)合附圖，對本發(fā)明上述的和另外的技術(shù)特征和優(yōu)點作更詳細的說明。
首先，請參閱圖2，為本發(fā)明的一較佳實施例的示意圖。其工作周期的修正電路的主要結(jié)構(gòu)包括一鎖相回路20、一調(diào)諧電路40與一延遲電路60。
其中調(diào)諧電路40，用以接收與調(diào)諧一輸入頻率(Clk_in)，并因而產(chǎn)生一輸出頻率(Clk_out)至延遲電路60。
延遲電路60，連接至調(diào)諧電路40，用以接收一輸出頻率(Clk_out)，并產(chǎn)生一第一延遲頻率(CLKB_DCC)與一第二延遲頻率(CLK_DCC)，第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)為一對互補訊號，且傳送至鎖相回路20。其中一延遲時間存在于第二延遲頻率(CLK_DCC)與輸出頻率(Clk_out)中，并且第二延遲頻率(CLK_DCC)與輸出頻率(Clk_out)的波形是相同的。
鎖相回路20，連接至延遲電路60，用以接收第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)，以測量所述的第一延遲頻率(CLKB_DCC)與所述的第二延遲頻率(CLK_DCC)的高位準與低位準時態(tài)，并產(chǎn)生所述的參考電壓(RDCC)而反饋至調(diào)諧電路40。鎖相回路20根據(jù)參考電壓(RDCC)調(diào)諧輸入頻率(Clk_in)，而產(chǎn)生一輸出頻率(Clk_out)的工作周期是校準為50％。
請參閱圖3，為本發(fā)明一較佳實施例的鎖相回路的電路圖。所述的鎖相回路20包括有一偏壓電路21、一運算放大器23、一相位比較器25與一低通濾波器27。
其中偏壓電路21是包括有MP4、MP5、MP6、MN4與MN5的晶體管，以形成一電流鏡電路。所述的偏壓電路21產(chǎn)生第一偏壓訊號211與第二偏壓訊號213，以提供驅(qū)動訊號在相位比較器25。
相位比較器25包括有第一電容器251、第二電容器253、MP1、MP2、MP3、MN1、MN2與MN3的晶體管。MP1晶體管與MN1晶體管為相位比較器25的電流源晶體管，且分別接收從延遲電路60所產(chǎn)生的第一偏壓訊號211與第二偏壓訊號213，以驅(qū)動相位比較器25。MP3與MN3晶體管的柵極端相連接，以接收第一延遲頻率(CLKB_DCC)；而MP2與MN2晶體管的柵極端相連接，以接收第二延遲頻率(CLK_DCC)。MP3與MN3晶體管的漏極端是與第一電容器251共連接；而MP2與MN2晶體管的漏極端是與第二電容器253共連接。第一電容器251與第二電容器253，用在測量第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)的高位準與低位準時態(tài)。此外，第一電容器251是連接至低通濾波器27，而第二電容253是連接至運算放大器23。
低通濾波器27包括有一第三電容器271與一電阻器273。低通濾波器27的電阻器273連接至相位比較器25的第一電容251。第一電容器251與第二電容器253是用在測量第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)的高位準與低位準時態(tài)，依此從低通濾波器27的第三電容271上產(chǎn)生一參考電壓(RDCC)。第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)的高位準與低位準時態(tài)是可決定參考電壓(RDCC)的電壓值。
運算放大器23，其正相輸入端接收低通濾波器27所產(chǎn)生的參考電壓(RDCC)，而其反相輸入端是與輸出端連接成一電壓隨耦器且連接至第二電容253，其中在第二電容252上產(chǎn)生與參考電壓(RDCC)相同的電壓值。
請參閱圖4，為本發(fā)明一較佳實施例的調(diào)諧電路的示意圖。調(diào)諧電路40包括有一脈沖產(chǎn)生器41與至少一調(diào)諧器43。
脈沖產(chǎn)生器41，用以接收輸入頻率(Clk_in)，并在輸入頻率(Clk_in)的上升延產(chǎn)生一初始值為高位準的低位準脈沖，以形成一周期性低位準脈沖(L-PUL)。
調(diào)諧器43，用以接收鎖相回路20的低通濾波器27所反饋的參考電壓(RDCC)，依據(jù)參考電壓延長周期性低位準脈沖(L-PUL)的低位準狀態(tài)，其中所述的低位準狀態(tài)相等于輸出頻率(Clk_out)的高位準狀態(tài)。本實施例是只調(diào)諧一邊的頻率邊延(周期性低位準脈沖的上升延)，以校準其工作周期，而此修正的結(jié)果將不會受到輸入頻率(Clk_in)的下降延抖動的影響。鎖相回路20所產(chǎn)生的參考電壓(RDCC)反饋至調(diào)諧電路40，將使得輸入頻率(Clk_in)與輸出頻率(Clk_out)的上升延的延遲時間是固定的與可追蹤的。
請參閱圖5，為本發(fā)明另一實施例的調(diào)諧電路的示意圖。調(diào)諧電路40包括有一脈沖產(chǎn)生器42與至少一調(diào)諧器43。
脈沖產(chǎn)生器42，用以接收輸入頻率(Clk_in)，并在輸入頻率(Clk_in)的下降延產(chǎn)生一初始值為低位準的高位準脈沖，以形成一周期性高位準脈沖(H-PUL)。
調(diào)諧器43，用以接收鎖相回路20的低通濾波器27所反饋的參考電壓(RDCC)，依據(jù)參考電壓延長周期性高位準脈沖(H-PUL)的高位準狀態(tài)，其中所述的高位準狀態(tài)相等于輸出頻率(Clk_out)的低位準狀態(tài)。調(diào)諧器43還連接一第一反相器45，使得調(diào)諧器43所產(chǎn)生的輸出頻率(Clk_out)與輸入頻率(Clk_in)的相位相等。本實施例只調(diào)諧一邊的頻率邊延(周期性高位準脈沖的下降延)，以校準其工作周期，而此修正的結(jié)果將不會受到輸入頻率(Clk_in)的上升延抖動的影響。鎖相回路20所產(chǎn)生的參考電壓(RDCC)反饋至調(diào)諧電路40，將使得輸入頻率(Clk_in)與輸出頻率(Clk_out)的上升延的延遲時間是固定的與可追蹤的。
請參閱圖6，為本發(fā)明一較佳實施例的調(diào)諧器的電路圖。所述的調(diào)諧器包括有一反相器431、MP7、MN6與MN7的晶體管。
其中MP7與MN6晶體管的柵極端相連接，以接收周期性低位準脈沖(L-PUL)或周期性高位準脈沖(H-PUL)；MP7與MN6晶體管的漏極端是與反相器431共連接。
又，MN7晶體管的柵極端接收低通濾波器27所產(chǎn)生的參考電壓(RDCC)，并據(jù)以延長周期性低位準脈沖(L-PUL)的低位準時態(tài)或周期性高位準脈沖(H-PUL)的高位準時態(tài)，以產(chǎn)生高位準時態(tài)與低位準時態(tài)相等的輸出頻率(Clk_out)。
調(diào)諧器43數(shù)量的多寡應(yīng)以延長的周期性位準脈沖的時態(tài)時間而定，并不限定在一個，并可串聯(lián)成為多級調(diào)諧器43。最后一級的調(diào)諧器43還連接一第一反相器45，使得調(diào)諧器43所產(chǎn)生的輸出頻率(Clk_out)在一延遲時間后，其相位與輸入頻率(Clk_in)相同。
請參閱圖7，為本發(fā)明一較佳實施例的延遲電路的電路圖。延遲電路60是包括有串聯(lián)連接的反相器71、72、73與74，其接收輸出頻率(Clk_out)而產(chǎn)生第二延遲頻率(CLK_DCC)。延遲電路60還包括有相較在產(chǎn)生所述的第二延遲頻率(CLK_DCC)所需數(shù)量少一串聯(lián)連接的反相器71、75與76，并且再串接一開關(guān)器61以產(chǎn)生所述的第一延遲頻率(CLKB_DCC)。其串接的開關(guān)器61是可與延遲電路60是可與各反相器產(chǎn)生相同的電路延遲時間。另，反相器數(shù)量的多寡應(yīng)依電路實際延遲時間而定，不以上述為限。
請參閱圖8，為本發(fā)明一較佳實施例工作周期的修正電路的時序圖。請參閱圖8，輸入頻率(Clk_in)的高位準時態(tài)時間60％大于低位準時態(tài)時間40％。調(diào)諧電路40接收輸入頻率(Clk_in)的上升延時，而產(chǎn)生一周期性低位準脈沖(L-PUL)。當(dāng)輸入頻率(Clk_in)工作在第一周期T1時，由于參考電壓(RDCC)還未產(chǎn)生，調(diào)諧器43將不會調(diào)諧周期性低位準脈沖(L-PUL)。在第一延遲時間(D1)過后，所述的周期性低位準脈沖(L-PUL)經(jīng)由第一反相器45產(chǎn)生一高位準脈沖的輸出頻率(Clk_out)。而在第二延遲時間(D2)過后，輸出頻率(Clk_out)經(jīng)由延遲電路60產(chǎn)生一低位準脈沖的第一延遲頻率(CLKB_DCC)與一高位準脈沖的第二延遲頻率(CLK_DCC)。當(dāng)輸入頻率(Clk_in)工作在第二周期T2時，調(diào)諧器43接收鎖相回路20反饋的一參考電壓(RDCC)，并根據(jù)參考電壓(RDCC)以延長周期性低位準脈沖(L-PUL)的低位準時態(tài)，使得周期性脈沖的高位準時態(tài)與低位準時態(tài)相等。因此，第一反相器45所產(chǎn)生的輸出頻率(Clk_out)的工作周期將校準為50％而輸出(高位準時態(tài)與低位準時態(tài)相等)。而校準的輸出頻率(Clk_out)經(jīng)由延遲電路60所產(chǎn)生的第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)，其兩者的延遲頻率的工作周期都為50％。
請參閱圖9，為本發(fā)明又一實施例工作周期的修正電路的時序圖。請參閱圖9，輸入頻率(Clk_in)的低位準時態(tài)時間60％大于高位準時態(tài)時間40％。調(diào)諧電路40接收輸入頻率(Clk_in)的下降延時，而產(chǎn)生一周期性高位準脈沖(H-PUL)。當(dāng)輸入頻率(Clk_in)工作在第一周期T1時，由于參考電壓(RDCC)還未產(chǎn)生，調(diào)諧器43將不會調(diào)諧周期性高位準脈沖(H-PUL)。在第一延遲時間(D1)過后，所述的周期性高位準脈沖(H-PUL)經(jīng)由第一反相器45產(chǎn)生一低位準脈沖的輸出頻率(Clk_out)。而在第二延遲時間(D2)過后，輸出頻率(Clk_out)經(jīng)由延遲電路60產(chǎn)生一高位準脈沖的第一延遲頻率(CLKB_DCC)與一低位準脈沖的第二延遲頻率(CLK_DCC)。當(dāng)輸入頻率(Clk_in)工作在第二周期T2時，調(diào)諧器43接收鎖相回路反饋的一參考電壓(RDCC)，并根據(jù)參考電壓(RDCC)以延長周期性高位準脈沖(H-PUL)的高位準時態(tài)，使得周期性脈沖的低位準時態(tài)與高位準時態(tài)相等。因此經(jīng)由第一反相器45所產(chǎn)生的輸出頻率(Clk_out)的工作周期將校準為50％而輸出(低位準時態(tài)與高位準時態(tài)相等)。而校準的輸出頻率(Clk_out)經(jīng)由延遲電路60所產(chǎn)生的第一延遲頻率(CLKB_DCC)與第二延遲頻率(CLK_DCC)，其兩者的延遲頻率的工作周期都為50％。
綜上所述，當(dāng)知本發(fā)明是有關(guān)于一種工作周期的修正電路，可追蹤輸入頻率與輸出頻率間的延遲時間，而所輸出的輸出頻率的抖動情形將得以減少。故本發(fā)明實為一富有新穎性、進步性，與可供產(chǎn)業(yè)利用功效者，應(yīng)符合專利申請要件無疑，依法提請發(fā)明專利申請。
以上所述僅為本發(fā)明的較佳實施例，對本發(fā)明而言僅僅是說明性的，而非限制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可對其進行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種工作周期的修正電路，其特征在于其包括有一調(diào)諧電路，用以接收一輸入頻率與一參考電壓，根據(jù)所述的輸入頻率產(chǎn)生一周期性低位準脈沖，并根據(jù)所述的參考電壓調(diào)諧所述的周期性低位準脈沖，通過延長所述的周期性低位準脈沖的低位準狀態(tài)而從所述的調(diào)諧電路的輸出端產(chǎn)生一輸出頻率；一延遲電路，連接所述的調(diào)諧電路的輸出端，以接收所述的輸出頻率，并產(chǎn)生一第一延遲頻率與一第二延遲頻率，所述的第一延遲頻率與第二延遲頻率為一對互補訊號；與一鎖相回路，連接所述的延遲電路，用以接收所述的第一延遲頻率與第二延遲頻率，以測量所述的第一延遲頻率與第二延遲頻率的高位準與低位準時態(tài)，并產(chǎn)生所述的參考電壓而反饋至所述的調(diào)諧電路。
2.根據(jù)權(quán)利要求1所述的工作周期的修正電路，其特征在于所述的鎖相回路包括有一相位比較器，包括有復(fù)數(shù)個晶體管、一第一電容器與一第二電容器，以接收所述的第一延遲頻率與第二延遲頻率，用以測量所述的第一延遲頻率與所述的第二延遲頻率的高位準與低位準時態(tài)；一低通濾波器，包括有一電阻與一第三電容器，其中，所述的第三電容器提供所述的參考電壓，并連接所述的第一電容器；與一運算放大器，其正相輸入端接收所述的參考電壓，而其反相輸入端連接至輸出端以形成一電壓隨耦器且連接至所述的第二電容器，其中所述的第二電容器上提供與所述的參考電壓相同的電壓值。
3.根據(jù)權(quán)利要求2所述的工作周期的修正電路，其特征在于所述的鎖相回路還包含有一偏壓電路。
4.根據(jù)權(quán)利要求3所述的工作周期的修正電路，其特征在于所述的偏壓電路包含有復(fù)數(shù)個晶體管以形成一電流鏡電路，并提供至少一偏壓訊號至所述的相位比較器。
5.根據(jù)權(quán)利要求1所述的工作周期的修正電路，其特征在于所述的調(diào)諧電路包括有一脈沖產(chǎn)生器，接收所述的輸入頻率，且根據(jù)所述的輸入頻率的上升延產(chǎn)生一低位準脈沖，用以形成一周期性低位準脈沖，其中所述的低位準脈沖的初始值為高位準；與至少一調(diào)諧器，接收所述的參考電壓，且根據(jù)所述的參考電壓延長所述的周期性低位準脈沖的低位準時態(tài)，其中所述的輸出頻率的低位準時態(tài)將相等于高位準時態(tài)。
6.根據(jù)權(quán)利要求5所述的工作周期的修正電路，其特征在于所述的調(diào)諧器還連接一第一反相器。
7.根據(jù)權(quán)利要求1所述的工作周期的修正電路，其特征在于所述的延遲電路接收所述的輸出頻率，利用復(fù)數(shù)個串聯(lián)連接的反相器而產(chǎn)生所述的第二延遲頻率；以較產(chǎn)生所述的第二延遲頻率所需數(shù)量少一的反相器串聯(lián)連接，并串接一開關(guān)器以產(chǎn)生所述的第一延遲頻率。
8.根據(jù)權(quán)利要求7所述的工作周期的修正電路，其特征在于所述的開關(guān)器的延遲時間是與所述的反相器相同。
9.一種工作周期的修正電路，其特征在于其主要結(jié)構(gòu)包括有一調(diào)諧電路，用以接收一輸入頻率與一參考電壓，可依所述的輸入頻率產(chǎn)生一周期性高位準脈沖，并根據(jù)所述的參考電壓調(diào)諧所述的周期性高位準脈沖，通過延長所述的周期性高位準脈沖的高位準狀態(tài)而從所述的調(diào)諧電路的輸出端產(chǎn)生一輸出頻率；一延遲電路，連接所述的調(diào)諧電路的輸出端，接收所述的輸出頻率，并產(chǎn)生一第一延遲頻率與一第二延遲頻率，所述的第一延遲頻率與第二延遲頻率為一對互補訊號；與一鎖相回路，連接所述的延遲電路，用以接收所述的第一延遲頻率與第二延遲頻率，以測量所述的第一延遲頻率與第二延遲頻率的高位準與低位準時態(tài)，并產(chǎn)生所述的參考電壓而反饋至所述的調(diào)諧電路。
10.根據(jù)權(quán)利要求9所述的工作周期的修正電路，其特征在于所述的鎖相回路包括有一相位比較器，包括有復(fù)數(shù)個晶體管、一第一電容器與一第二電容器，以接收所述的第一延遲頻率與第二延遲頻率，用以測量所述的第一延遲頻率與所述的第二延遲頻率的高位準時態(tài)與低位準時態(tài)；一低通濾波器，包括有一電阻與一第三電容器，所述的第三電容器上產(chǎn)生所述的參考電壓，并連接所述的第一電容器；與一運算放大器，其正相輸入端接收所述的參考電壓，而其反相輸入端連接至輸出端以形成一電壓隨耦器且連接至所述的第二電容器，其中所述的第二電容器上提供與所述的參考電壓相同的電壓值。
11.根據(jù)權(quán)利要求10所述的修正電路，其特征在于所述的鎖相回路還包含有一偏壓電路。
12.根據(jù)權(quán)利要求11所述的工作周期的修正電路，其特征在于所述的偏壓電路包含有復(fù)數(shù)個晶體管以形成一電流鏡電路，并提供至少一偏壓訊號至所述的相位比較器。
13.根據(jù)權(quán)利要求9所述的工作周期的修正電路，其特征在于所述的調(diào)諧電路包括有一脈沖產(chǎn)生器，接收所述的輸入頻率，且根據(jù)所述的輸入頻率的下降延產(chǎn)生一高位準脈沖，并形成一周期性高位準脈沖，其中所述的高位準脈沖的初始值為低位準；與至少一調(diào)諧器，接收所述的參考電壓，且根據(jù)所述的參考電壓延長所述的周期性高位準脈沖的高位準時態(tài)，其中所述的輸出頻率的高位準時態(tài)將相等于低位準時態(tài)。
14.根據(jù)權(quán)利要求13所述的工作周期的修正電路，其特征在于所述的調(diào)諧器還連接一第一反相器。
15.根據(jù)權(quán)利要求9所述的工作周期的修正電路，其特征在于所述的延遲電路接收所述的輸出頻率，利用復(fù)數(shù)個串聯(lián)連接的反相器而產(chǎn)生所述的第二延遲頻率；以較產(chǎn)生所述的第二延遲頻率所需數(shù)量少一的反相器串聯(lián)連接，并串接一開關(guān)器以產(chǎn)生所述的第一延遲頻率。
16.根據(jù)權(quán)利要求15所述的工作周期的修正電路，其特征在于所述的開關(guān)器的延遲時間是與所述的反相器相同。
全文摘要
本發(fā)明為一種工作周期的修正電路，其主要結(jié)構(gòu)包括有一調(diào)諧電路、一延遲電路與一鎖相回路；其中調(diào)諧電路，接收一輸入頻率，可依輸入頻率產(chǎn)生一周期性脈沖，可根據(jù)一參考電壓調(diào)諧周期性脈沖，而輸出一輸出頻率；一延遲電路，接收輸出頻率，以產(chǎn)生一互補對訊號；一鎖相回路，接收互補對訊號，以測量互補對訊號的高位準與低位準周期時間，并產(chǎn)生參考電壓而反饋至調(diào)諧電路；如此使用本發(fā)明的技術(shù)，工作周期的修正電路可追蹤輸入頻率與輸出頻率間的延遲時間，而所輸出的輸出頻率的抖動情形將得以減少。
文檔編號H03L7/085GK101079627SQ20071010707
公開日2007年11月28日 申請日期2007年5月18日 優(yōu)先權(quán)日2006年8月14日
發(fā)明者黃賢生, 夏浚 申請人:鈺創(chuàng)科技股份有限公司