專利名稱：低相位雜散的頻率合成方法
技術(shù)領(lǐng)域：
本發(fā)明屬于頻率合成技術(shù)領(lǐng)域，特別是涉及一種簡單實用的頻率合成信號產(chǎn)生方法。
背景技術(shù)：
頻率合成技術(shù)是指實現(xiàn)由一個或多個頻率穩(wěn)定度和精確度很高的參考信號源通過頻率域的線性運算，產(chǎn)生具有同樣穩(wěn)定度和精確度的大量離散頻率的技術(shù)，實現(xiàn)頻率合成的電路叫頻率合成器。頻率合成器的主要技術(shù)指標通常有輸出頻率范圍，最小頻率步進(也稱為頻率間隔)，頻譜純度(包含相位噪聲和相位雜散)，頻率切換時間(也稱變頻時間、跳頻時間)。由于技術(shù)上的高難度以及對其要求的愈來愈高，頻率合成技術(shù)始終是現(xiàn)代電子(通信)系統(tǒng)的關(guān)鍵技術(shù)難點之一。
頻率合成理論與技術(shù)起源于二十世紀30年代，其后伴隨電子技術(shù)的發(fā)展也得到了飛躍的發(fā)展。早期的頻率合成器是由一組晶體組成的晶體振蕩器，一個頻率輸出點對應(yīng)一個晶體，要輸出多少個頻率點，就需要多少個晶體。頻率的切換由人工來完成，頻率的準確度和穩(wěn)定度主要由晶體來決定。后來，這種合成方法被非相干合成的方法所代替。非相干合成法雖然也使用了晶體，但它的工作方式是以少量的晶體產(chǎn)生許多頻率。但是研制由多塊開關(guān)晶體所組成的晶體振蕩器是一個非常復(fù)雜的任務(wù)，而且成本高，不經(jīng)濟。所以后來科學(xué)家又提出了相干合成法。相干合成法是由一個準確度和穩(wěn)定度達到要求的參考源產(chǎn)生許多頻率的方法。目前主要有以下四種方法。
直接頻率合成(DS，Direct Frequency Synthesis)。DS法是指由參考源頻率經(jīng)加、減(混頻)、乘(倍頻)、除(分頻)運算直接組合出所要求的頻率的合成方法。其特點是合成信號的近端相位噪聲(以下簡稱相噪)指標較好，基本上只取決于參考源頻率源；頻率切換時間最短；但在輸出頻率間隔小、頻率點多時，相位雜散(以下簡稱雜散)指標很難做好。故目前，僅在點頻或頻點較少的場合的場合有單獨的應(yīng)用。
間接頻率合成(Indirect Frequency Synthesis)。其主要代表是基于鎖相環(huán)(PLL，Phase-Locked Loop)的頻率合成?，F(xiàn)在最常用的結(jié)構(gòu)是數(shù)?；旌系逆i相環(huán)，即數(shù)字鑒相器、分頻器、模擬環(huán)路濾波和壓控振蕩器的組成方式。其特點是輸出頻率高，頻率覆蓋較寬，相噪低，雜散抑制好，便于集成化，價格便宜，但頻率間隔較粗，頻率切換時間較長。由于其優(yōu)點明顯，至今仍在頻率合成領(lǐng)域占有重要地位。
直接數(shù)字頻率合成(DDS，Direct Digital Frequency Synthesis)。它基于數(shù)字電路并運用數(shù)字信號處理理論以產(chǎn)生頻率和相位可調(diào)的輸出信號。其基本組成有存儲器、相位累加器、D/A轉(zhuǎn)換器和控制邏輯單元。其特點是可高度集成化，相對頻率覆蓋極寬，頻率步進極細，相噪低，頻率切換時間短，但輸出頻率較低，絕對頻率覆蓋小，雜散相對較差。上述特點使得DDS在較低頻段(300MHz以下)的應(yīng)用中已逐漸占據(jù)了統(tǒng)治地位，而在較高的頻率范圍的應(yīng)用，DDS仍然受到局限。
混合式頻率合成。由于前述頻率合成技術(shù)各有優(yōu)缺點，目前，實際上更多的是前述三種技術(shù)的混合應(yīng)用。通過適當?shù)慕M合，充分利用三者的優(yōu)點，避免缺點，以期合成性能更加優(yōu)越的信號。
截止本發(fā)明的方法提出之前為止，無論上述四種方法之中的那一種，對于確定的輸出頻率，其合成方案的頻率配置關(guān)系總是一定的，而配置方案則是基于某種算法(原則)而確定的。一般而言，方案和元器件一旦選定，輸出信號的相噪水平大致便可確定。確定的頻率配置方案具有編程方便，存儲量小的優(yōu)點。確定的頻率配置方案，對于信號頻譜純度的另一重要指標—雜散，雖然配置算法已有所考慮，并采取措施以期達到設(shè)計目標，然而，由于頻率合成器受到的相關(guān)和不相關(guān)干擾的不可完全預(yù)期，一旦出現(xiàn)算法不能排除的干擾，雜散指標很可能不滿足要求；此時，頻率合成器的調(diào)試是非常艱難的，不少場合甚至因此而無法做到滿足要求。
綜合來看，由于以前頻率合成方案的頻率配置關(guān)系總是一定，導(dǎo)致了雜散指標難以做好，輸出雜散抑制技術(shù)的難以解決，從而成為了頻率合成器研制的瓶頸，為進一步提高頻率合成器雜散指標帶來了難題。
本發(fā)明的提出，就是為了解決這一問題。

發(fā)明內(nèi)容
本發(fā)明的目的是針對現(xiàn)有技術(shù)頻率合成存在的問題公開一種輸出頻率調(diào)試十分方便的低相位雜散的頻率合成方法，以達到設(shè)計出高分辨率，低雜散低相噪的捷變頻微波毫米波頻率合成器，從而提高微波毫米波頻率合成器的性能，尤其是大大減小頻率合成器雜散指標的調(diào)試難度。
本發(fā)明的發(fā)明人對現(xiàn)有技術(shù)的頻率合成器對于確定的輸出頻率，合成方案中的頻率配置關(guān)系總是一定的原因進行了探究，其直接原因有二方案對應(yīng)的頻率關(guān)系本來就不可變動；配置方案是基于某種算法(原則)而確定的。發(fā)明人通過進一步分析發(fā)現(xiàn)，導(dǎo)致頻率配置關(guān)系不變的實質(zhì)因素是方案過于簡單，對應(yīng)的頻率關(guān)系無法變動；配置方案是基于某種算法(原則)而確定的，而每一個輸出頻率，由算法唯一確定。
為了解決這一問題，發(fā)明人基于現(xiàn)有的在超大規(guī)模RAM已小型化這種基礎(chǔ)，提出了一種基于多重調(diào)節(jié)、靈活配置的頻率合成方法這種思想。該發(fā)明思想一改現(xiàn)有技術(shù)對于確定的輸出頻率，其合成方案的頻率配置關(guān)系總是一定的情況，利用多重(三重以上)調(diào)節(jié)的頻率合成方案任一輸出頻率都可能有多種頻率配置關(guān)系這一特點，在確保得到輸出頻率的前提下，通過對輸出信號的實測，選擇頻譜純度尤其是雜散指標好的頻率配置關(guān)系，將其存入RAM中。實際使用頻率合成器時以查表方式，從RAM中讀出對應(yīng)頻率關(guān)系進行配置。
依據(jù)本方法來設(shè)計頻率合成器，可以極大地降低頻率合成器的設(shè)計難度，更大大地降低了調(diào)試難度。它實質(zhì)上是一種規(guī)避的方案，可以非常有效地避開不可完全預(yù)期的相關(guān)和不相關(guān)干擾。只要可供選擇的頻率配置關(guān)系足夠多，則我們總能找到不受或只受到很小干擾的頻率配置關(guān)系。在已有自動相噪測試系統(tǒng)的今天，上述方法帶來的難度和工作量，遠比以前要小的多。
本發(fā)明提出的低相位雜散的頻率合成方法的具體技術(shù)方案包括以下步驟(1)選定能滿足相噪和變頻時間要求，并能覆蓋所需頻段范圍的多重調(diào)節(jié)頻率合成器；(2)對頻率合成器的每一個輸出頻率，基于可變的多重調(diào)節(jié)方案，預(yù)先計算得出其所有的頻率配置關(guān)系；(3)設(shè)置頻率合成器至對應(yīng)的輸出頻率，利用位噪聲測試系統(tǒng)測量每一種頻率配置關(guān)系下輸出信號的頻譜水平，將所有滿足要求的頻率配置關(guān)系保存起來；(4)重復(fù)步驟(3)，直至走完要求的所有輸出頻率點；(5)頻率合成器的每一個輸出頻率，選取步驟(3)得到的頻率配置關(guān)系中滿足要求的對應(yīng)頻率配置關(guān)系，以列表方式存儲RAM/ROM中，可得到若干個能有效避開合成器本身產(chǎn)生的相關(guān)干擾的頻率配置關(guān)系。
上述技術(shù)方案是頻率合成器單獨使用時的頻率合成方法，也是本發(fā)明的發(fā)明思想實現(xiàn)的最基本形式。
在上述技術(shù)方案中，頻率合成器的每一個輸出頻率，由步驟(3)得到的頻率配置關(guān)系存儲RAM/ROM中，可將多個對應(yīng)頻率配置關(guān)系或其中一個最佳的對應(yīng)頻率配置關(guān)系存儲RAM/ROM中，優(yōu)先采用將一個最佳的對應(yīng)頻率配置關(guān)系存儲RAM/ROM中，以備查表使用。
在上述技術(shù)方案中，在對頻率合成器每一個輸出頻率預(yù)先計算得出所有的頻率配置關(guān)系時，為了減少計算量，可去除已有確定干擾后計算得出頻率配置關(guān)系。頻率的計算可采用中央處理器(CPU)進行計算。所述CPU可選自單片機、DSP、FPGA、CPLD中的一種。
在上述技術(shù)方案中，頻譜相位噪聲測量，既可以采用手動測試系統(tǒng)進行測量，也可采用自動測試系統(tǒng)進行測量，優(yōu)先采用自動測試系統(tǒng)進行測量。
在上述技術(shù)方案中，所述頻率合成器選用具有多重調(diào)節(jié)能力，每一個信號輸出頻率有多種頻率配置關(guān)系可以供選擇的頻率合成器。頻率合成器可采用頻率合成芯片為直接數(shù)字頻率合成芯片(DDS)頻率合成器，DDS與混頻鎖相環(huán)匹配，利用DDS和混頻鎖相環(huán)的配置參數(shù)靈活可變的特性進行頻率合成。
本發(fā)明的技術(shù)關(guān)鍵點是利用多重調(diào)節(jié)頻率合成器的多個可調(diào)節(jié)因子，靈活配置的頻率合成方法這種思想。該思想一改以前對于確定的輸出頻率，其合成方案的頻率配置關(guān)系總是一定的情況，利用多重(三重以上)調(diào)節(jié)的頻率合成方案任一輸出頻率都可能有多種頻率配置關(guān)系這一特點，在確保得到輸出頻率的前提下，通過對輸出信號的實測(可利用相噪自動測試系統(tǒng)進行測試)，選擇頻譜純度尤其是雜散指標好的頻率配置關(guān)系，將其存入RAM中。實際使用頻率合成器時以查表方式，從RAM中讀出對應(yīng)頻率關(guān)系進行配置。以達到設(shè)計高分辨率，低雜散低相噪的捷變頻微波毫米波頻率合成器的目的，從而提高了微波毫米波頻率合成器的性能，尤其是大大減小了頻率合成器雜散指標的調(diào)試難度。
依據(jù)本發(fā)明的方法設(shè)計頻率合成器，可以極大地降低頻率合成器的設(shè)計難度，更能大大地降低調(diào)試難度。本發(fā)明的頻率合成方法，其方案實質(zhì)上是一種規(guī)避方案，可以非常有效地避開不可完全預(yù)期的相關(guān)和不相關(guān)干擾。只要可供選擇的頻率配置關(guān)系足夠多，則總能找到不受或只受到很小干擾的頻率配置關(guān)系。在已有自動相噪測試系統(tǒng)的今天，上述方法帶來的難度和工作量，遠比以前要小的多。
采用本發(fā)明技術(shù)方案所產(chǎn)生的低雜散低相噪頻率合成信號，可應(yīng)用于惡劣環(huán)境條件下的雷達、通信等系統(tǒng)中。對于其它復(fù)雜環(huán)境下運用的各種微波檢測系統(tǒng)與毫米波檢測系統(tǒng)，采用本發(fā)明技術(shù)方案所產(chǎn)生的頻率合成信號也具有相當?shù)膽?yīng)用價值。
本發(fā)明與現(xiàn)有技術(shù)的頻率合成方法相比，其突出的有益效果概括起來有以下兩點1、本發(fā)明可極大地降低頻率合成器的設(shè)計與調(diào)試難度。
2、對于微波和毫米波頻段輸出信號雜散相噪要求高的應(yīng)用場合，本方法的優(yōu)勢更為明顯。


附圖1是本發(fā)明選定采用的頻率合成器三重調(diào)節(jié)方案原理框圖。。
附圖中的各標號的標識對象為1是基準晶體振蕩器1；2-1、2-2、2-3是帶通濾波器；3-1、3-2是混頻器；4是集成鎖相環(huán)芯片；M1倍頻、M2倍頻、4倍頻是倍頻器。
具體實施例方式
下面以三重調(diào)節(jié)頻率合成方案為例來說明本發(fā)明的實施方式。
本發(fā)明是在發(fā)明人在先完成的三重調(diào)節(jié)頻率合成方案的基礎(chǔ)上開發(fā)出的一種新的基于多重調(diào)節(jié)、靈活配置的三重調(diào)節(jié)頻率合成方法。所給實施例也是建立在原技術(shù)方案的一個實施例基礎(chǔ)上。
原技術(shù)方案的施實例是發(fā)明人在先研制完成的一個8mm頻段的捷變頻頻率合成器，其主要技術(shù)指標為頻率范圍35GHz±200MHz，頻率步進2MHz，相位噪聲L(1KHz)dB≤-87dBc/Hz，雜散Φs(f)≤-55dBc，全頻段頻率轉(zhuǎn)換時間≤15μS。該方案將鎖相環(huán)設(shè)計在X頻段，然后通過4倍頻到8MM頻段；通過將DDS與PLL方案相結(jié)合以解決細步進與捷變頻的矛盾；利用混頻環(huán)降低PLL的倍增因子(環(huán)路分頻比)，從而降低PLL低通型相位噪聲的影響以提高合成信號的相噪指標；利用改進的三重調(diào)節(jié)算法通過調(diào)節(jié)多個因子的組合，將DDS輸出信號的可預(yù)測的雜散都排除在PLL輸出信號帶外，以期得到良好的雜散表現(xiàn)。
當DDS芯片采用AD9956(采用300MHz的時鐘信號)，鎖相環(huán)芯片采用ADF4252時，具體輸出頻率對應(yīng)的三重調(diào)節(jié)算法如下該頻率合成器的輸出頻率由式(1)確定，fout=4×[fm-NR(fclk+fDDS)]---(1)]]>設(shè)鎖相環(huán)的設(shè)計環(huán)路帶寬為BL，為了將雜散排除在環(huán)路帶寬之外，則需[L·fDDS-fclk]＞＞BL，L＝1，2，3，....， (2)此時，DDS輸出頻率為fDDS=K·fclk2n---(3)]]>K為DDS的頻率控制字，n為DDS字長，進而有fclk+10BLL+1+BL<fDDSmin<fDDSmax<fclk-10BLL---(4)]]>當AD9956輸出頻率范圍在 可選擇將DDS的十階以下的雜散都可以排除在環(huán)路帶寬之外(BL≤500kHz)的對應(yīng)DDS輸出頻率。
在采用以上方案并根據(jù)相應(yīng)算法取得頻率配置關(guān)系，將該頻率合成器聯(lián)入系統(tǒng)之后，發(fā)明人發(fā)現(xiàn)由于頻率合成器受到了其它難以預(yù)測位置的相關(guān)和非相關(guān)信號的干擾，在很多輸出頻率點上的雜散指標均難以達到要求，相當多的頻點輸出雜散水平僅為Φs(f)≤-30～-20dBc，甚至更差，且經(jīng)過反復(fù)調(diào)試也無法完全解決雜散水平指標不夠的問題(參見表一)。
本發(fā)明正是發(fā)明人為了解決這一問題而進行的進一步研究。
本發(fā)明解決原技術(shù)方案存在的問題所選用的頻率合成器，是在原頻率合成器技術(shù)方案基本不變的基礎(chǔ)上增加了一個存儲芯片，以存儲頻率配置關(guān)系(各個可調(diào)的分頻比)，其方案原理結(jié)構(gòu)如附圖1所示。它主要包括基準晶體振蕩器1，帶通濾波器2-1、2-2、2-3，直接數(shù)字頻率合成芯片DDS，混頻器3-1、3-2，作為倍頻器的M1倍頻、M2倍頻、4倍頻，除R分頻器，包括鑒相鑒頻電路和環(huán)路除N分頻電路的集成鎖相環(huán)芯片4，環(huán)路濾波器、壓控振蕩器VCO。DDS與其輸入時鐘混頻，再經(jīng)過除R分頻器，作為鎖相環(huán)的鑒相參考信號。環(huán)路VCO振蕩輸出信號的一個反饋信號與另一路點頻信號源通過混頻器混頻后，再經(jīng)除N分頻器后作為鑒相器的另一路鑒相信號，鑒相輸出一個誤差電壓，經(jīng)環(huán)路濾波后控制VCO的振蕩頻率，從而保證整個頻率源在寬溫度范圍內(nèi)輸出頻率的準確性和穩(wěn)定性。構(gòu)成頻率合成器的器件均可從市場上獲得。
采用上述頻率合成器進行頻率合成的具體實施步驟如下(1)對頻率合成器每一個輸出頻率，排除已確定干擾計算得出其所有的頻率配置關(guān)系。以輸出頻率35GHz為例可得到如表二所示的各種頻率配置關(guān)系。
(2)設(shè)置頻率合成器至對應(yīng)輸出頻率，并利用自動相噪測試系統(tǒng)測量每一種頻率配置關(guān)系下輸出信號的頻譜水平，將滿足要求的最佳一個頻率配置關(guān)系存儲。
(3)重復(fù)3)步驟，直至走完要求的所有輸出頻率點，得到若干能有效避開合成器本身產(chǎn)生的相關(guān)干擾的頻率配置關(guān)系；(4)將所有滿足要求的頻率配置關(guān)系列表存入到RAM中，以供最終查表之用。
同樣，利用上述步驟可得到輸出頻率35.002GHz的頻率關(guān)系(參見表三)。從表二、表三可以看到本發(fā)明的頻率合成方法與現(xiàn)有技術(shù)的三重調(diào)節(jié)算法相比，明顯更為靈活，通過采用本發(fā)明的方法，頻率合成器輸出頻率相位雜散指標在全輸出頻段范圍達到Φs(f)≤-55dBc，滿足了應(yīng)用要求(參見表四)，大大優(yōu)于利用現(xiàn)有技術(shù)的三重調(diào)節(jié)算法得到的輸出雜散指標(參見表一)。
上述實施例是基于三重調(diào)節(jié)靈活配置的頻率合成方法，基于四重調(diào)節(jié)或四重以上調(diào)節(jié)靈活配置的頻率合成方法，其具體實施步驟與基于三重調(diào)節(jié)靈活配置的頻率合成方法實施步驟基本是一樣的，所不同的地方僅是計算的頻率配置關(guān)系(對應(yīng)表二、表三)更多一些。
表一 利用現(xiàn)有技術(shù)三重調(diào)節(jié)算法配置情況

表二 fout＝35GHz時的調(diào)節(jié)參數(shù)組合情況 注**黑體標示的組合(序號4)可以達到最理想的雜散指標。
*黑體標示的組合(序號1)為使用現(xiàn)有技術(shù)三重調(diào)節(jié)算法計算的組合。
表三 fout＝35.002GHz時的調(diào)節(jié)參數(shù)組合情況 注**黑體標示的組合(序號6)可以達到最理想的雜散指標。
*黑體標示的組合(序號1)為使用現(xiàn)有技術(shù)三重調(diào)節(jié)算法計算的組合。
*黑體標示的組合(序號1)為使用現(xiàn)有技術(shù)三重調(diào)節(jié)算法計算的組合。
表四 利用本發(fā)明得到的配置情況

權(quán)利要求
1.一種低相位雜散的頻率合成方法，其特征是包括以下步驟(1)選定能滿足相噪和變頻時間要求，并能覆蓋所需頻段范圍的多重調(diào)節(jié)頻率合成器；(2)對頻率合成器的每一個輸出頻率，基于可變的多重調(diào)節(jié)方案，預(yù)先計算得出其所有的頻率配置關(guān)系；(3)設(shè)置頻率合成器至對應(yīng)的輸出頻率，利用位噪聲測試系統(tǒng)測量每一種頻率配置關(guān)系下輸出信號的頻譜水平，將所有滿足要求的頻率配置關(guān)系保存起來；(4)重復(fù)步驟(3)，直至走完要求的所有輸出頻率點；(5)頻率合成器的每一個輸出頻率，選取步驟(3)得到的頻率配置關(guān)系中滿足要求的對應(yīng)頻率配置關(guān)系，以列表方式存儲到RAM/ROM中，可得到若干個能有效避開合成器本身產(chǎn)生的相關(guān)干擾的頻率配置關(guān)系。
2.根據(jù)權(quán)利要求1所述的低相位雜散的頻率合成方法，其特征是，頻率合成器的每一個輸出頻率，選取步驟(3)得到的頻率配置關(guān)系中一個最佳的對應(yīng)頻率配置關(guān)系以列表方式存儲到RAM/ROM中。
3.根據(jù)權(quán)利要求1所述的低相位雜散的頻率合成方法，其特征是，預(yù)先計算得出的所有頻率配置關(guān)系是在去除已有確定干擾后進行計算得出的頻率配置關(guān)系。
4.根據(jù)權(quán)利要求1所述的低相位雜散的頻率合成方法，其特征是，所述計算采用CPU進行計算。
5.根據(jù)權(quán)利要求4所述的低相位雜散的頻率合成方法，其特征是，所述CPU選用單片機、DSP、FPGA、CPLD中的一種。
6.根據(jù)權(quán)利要求1所述的低相位雜散的頻率合成方法，其特征是，頻譜采用自動相位噪聲測試系統(tǒng)測量。
7.根據(jù)權(quán)利要求1中所述的低相位雜散的頻率合成方法，其特征是，所述頻率合成器選用具有多重調(diào)節(jié)能力，每一個信號輸出頻率有多種頻率配置關(guān)系可以供選擇的頻率合成器。
8.根據(jù)權(quán)利要求7中所述的低相位雜散的頻率合成方法，其特征是，所述頻率合成器中的頻率合成芯片為直接數(shù)字頻率合成芯片DDS，與混頻鎖相環(huán)相匹配，利用DDS和混頻鎖相環(huán)的配置參數(shù)靈活可變的特性進行頻率合成。
全文摘要
本發(fā)明公開了一種低相位雜散頻率合成方法及其應(yīng)用。本發(fā)明一改現(xiàn)有技術(shù)的頻率合成方法對于確定的輸出頻率，其合成方案的頻率配置關(guān)系總是一定的狀況，利用多重調(diào)節(jié)的頻率合成方案任一輸出頻率都可能有多種頻率配置關(guān)系這一特點，在確保得到輸出頻率的前提下，通過對輸出信號的實測(可利用相噪自動測試系統(tǒng)進行測試)，選擇頻譜純度尤其是雜散指標最好的頻率配置關(guān)系，將其存入RAM/ROM中。實際使用頻率合成器時以查表方式，從RAM/ROM中讀出對應(yīng)頻率關(guān)系進行配置，以達到設(shè)計出高分辨率，低雜散低相噪的捷變頻微波毫米波頻率合成器的目的，從而提高微波毫米波頻率合成器的性能，尤其是大大減小頻率合成器雜散指標的調(diào)試難度。
文檔編號H03L7/197GK101064510SQ20071004890
公開日2007年10月31日 申請日期2007年4月19日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者蔡竟業(yè), 楊遠望, 徐銳敏, 延波, 謝小強 申請人:電子科技大學(xué)