專利名稱：一種利用gps定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)，尤其涉及一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)。
背景技術(shù)：
在無(wú)線通信系統(tǒng)中，基站的頻率準(zhǔn)確度越高，系統(tǒng)工作越穩(wěn)定?；绢l率準(zhǔn)確度通常由基準(zhǔn)晶振來(lái)保證，其準(zhǔn)確度越高，則相應(yīng)的晶振成本也會(huì)提高。而成本較低的晶振，往往其頻率準(zhǔn)確度也較低。為控制晶振成本，同時(shí)使其仍然能夠達(dá)到較高的頻率準(zhǔn)確度，勢(shì)必需要采用一種新的技術(shù)來(lái)滿足低成本、高頻率準(zhǔn)確度要求。
因此，本發(fā)明提出了一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)，從而提高了晶振頻率的準(zhǔn)確度，同時(shí)控制了成本。
本發(fā)明所提出的一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法，其特征在于，包括以下步驟(1)GPS接收機(jī)輸出定時(shí)脈沖信號(hào)；(2)壓控晶振輸出晶振時(shí)鐘；(3)把所述定時(shí)脈沖信號(hào)和晶振時(shí)鐘在數(shù)字電壓調(diào)整電路中進(jìn)行處理并把所述數(shù)字電壓調(diào)整電路的輸出作為D/A的輸入；(4)把所述D/A的輸出值作為所述壓控晶振的輸入。
優(yōu)選地，在所述利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法中，所述步驟(3)進(jìn)一步包括以下步驟A.將所述數(shù)字電壓調(diào)整電路接收到的所述晶振時(shí)鐘先經(jīng)鎖相環(huán)電路倍頻，并把倍頻后的晶振時(shí)鐘作為所述數(shù)字電壓調(diào)整電路運(yùn)行的工作時(shí)鐘；B.將所述數(shù)字電壓調(diào)整電路接收到的所述定時(shí)脈沖信號(hào)通過(guò)毛刺濾除電路進(jìn)行濾波和信號(hào)確定性檢測(cè)電路進(jìn)行檢測(cè)；C.由晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路形成晶振脈沖計(jì)數(shù)控制信號(hào)；D.由晶振脈沖計(jì)數(shù)電路在所述晶振脈沖計(jì)數(shù)控制信號(hào)周期時(shí)間內(nèi)對(duì)倍頻后的晶振時(shí)鐘計(jì)數(shù)并得到計(jì)數(shù)偏差值；E.由晶振準(zhǔn)確度調(diào)整電路根據(jù)所述計(jì)數(shù)偏差值調(diào)整所述D/A的輸入值。
其中，所述晶振準(zhǔn)確度調(diào)整電路根據(jù)所述計(jì)數(shù)偏差值調(diào)整所述D/A的輸入值，具體包括以下步驟a.所述鎖相環(huán)電路輸出的倍頻后的晶振時(shí)鐘作為所述晶振調(diào)整電路的工作時(shí)鐘；b.將所述晶振脈沖計(jì)數(shù)電路得到的計(jì)數(shù)偏差值輸出到計(jì)數(shù)偏差值鎖存電路中鎖存；c.D/A輸入值預(yù)設(shè)電路輸出預(yù)設(shè)值；d.根據(jù)所述計(jì)數(shù)偏差值鎖存電路輸出的計(jì)數(shù)偏差值和所述D/A輸入值預(yù)設(shè)電路輸出的預(yù)設(shè)值由調(diào)整步進(jìn)獲取電路得到晶振壓控電壓調(diào)整步長(zhǎng)；e.調(diào)整后D/A輸入值計(jì)算電路根據(jù)計(jì)數(shù)偏差值、調(diào)整步進(jìn)數(shù)據(jù)和當(dāng)前預(yù)設(shè)的D/A輸入值獲得晶振頻率調(diào)整所需要的D/A輸入值；f.D/A輸入值選擇電路對(duì)預(yù)設(shè)D/A輸入值和晶振調(diào)整所需D/A輸入值選擇其一，作為D/A的輸入值。
在所述數(shù)字電壓調(diào)整電路中，對(duì)接收到的所述定時(shí)脈沖信號(hào)通過(guò)毛刺濾除電路進(jìn)行濾波和信號(hào)確定性檢測(cè)電路進(jìn)行檢測(cè)時(shí)，所述檢測(cè)定時(shí)脈沖信號(hào)的方法采用加窗檢測(cè)法，窗寬度為定時(shí)脈沖信號(hào)的周期±βus。
所述晶振脈沖計(jì)數(shù)電路在所述晶振脈沖計(jì)數(shù)控制信號(hào)周期時(shí)間內(nèi)對(duì)倍頻后的晶振時(shí)鐘計(jì)數(shù)并得到計(jì)數(shù)偏差值，該計(jì)數(shù)偏差值為實(shí)際得到的計(jì)數(shù)值與理論計(jì)數(shù)值的差；并且，所述理論計(jì)數(shù)值α為α＝T×f×106其中，T為所述晶振脈沖計(jì)數(shù)控制信號(hào)的周期，f為倍頻后的晶振時(shí)鐘頻率的理論值，單位為MHz。
調(diào)整后D/A輸入值計(jì)算電路根據(jù)計(jì)數(shù)偏差值、調(diào)整步進(jìn)數(shù)據(jù)和當(dāng)前預(yù)設(shè)的D/A輸入值獲得晶振頻率調(diào)整所需要的D/A輸入值，并且使所述壓控晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的調(diào)整后的D/A輸入值C_adjust的計(jì)算公式如下所示C_adjust＝C_current-Step/ppm×BIAS_current/γ其中，C_current為當(dāng)前預(yù)設(shè)的D/A輸入值，BIAS_current為與C_current對(duì)應(yīng)的計(jì)數(shù)偏差值，γ為倍頻后晶振頻率在晶振計(jì)數(shù)時(shí)間控制信號(hào)周期內(nèi)變化1ppm所對(duì)應(yīng)的偏差值，Step/ppm為所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)。而且，所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)Step/ppm由如下公式計(jì)算Step/ppm=2m-1|PPM2-PPM1|]]>其中，m為所述D/A轉(zhuǎn)換器的位數(shù)，2m-1為所述D/A的最大量程值，PPM1為所述D/A輸入值為最小電壓值時(shí)獲得的計(jì)數(shù)偏差值，PPM2為所述D/A輸入值為最大量程值時(shí)獲得的計(jì)數(shù)偏差值。
所述當(dāng)前預(yù)設(shè)的D/A輸入值C_current為0或D/A的最大量程值或量程之內(nèi)的任意值。
優(yōu)選地，本發(fā)明中所述的數(shù)字電壓調(diào)整電路為FPGA電路。
本發(fā)明還提出了一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的系統(tǒng)，包括GPS接收機(jī)、數(shù)字電壓調(diào)整電路、D/A轉(zhuǎn)換器和壓控晶振；其中，所述GPS接收機(jī)輸出定時(shí)脈沖信號(hào)和所述壓控晶振輸出晶振時(shí)鐘到所述數(shù)字電壓調(diào)整電路中，所述數(shù)字電壓調(diào)整電路的輸出端連接所述D/A轉(zhuǎn)換器的輸入端，所述D/A的輸出端連接所述壓控晶振的輸入端。
優(yōu)選地，在所述利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的系統(tǒng)中，所述數(shù)字電壓調(diào)整電路包括鎖相環(huán)電路、毛刺濾除電路、信號(hào)確定性檢測(cè)電路、晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路、晶振脈沖計(jì)數(shù)電路和晶振準(zhǔn)確度調(diào)整電路；其中，所述數(shù)字電壓調(diào)整電路接收到的所述定時(shí)脈沖先經(jīng)所述毛刺濾除電路進(jìn)行濾波和所述信號(hào)確定性檢測(cè)電路進(jìn)行檢測(cè)后輸出給所述晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路并形成晶振脈沖計(jì)數(shù)控制信號(hào)，所述數(shù)字電壓調(diào)整電路接收到的所述晶振時(shí)鐘頻率先經(jīng)所述鎖相環(huán)電路倍頻并輸出給所述數(shù)字電壓調(diào)整電路的各功能模塊作為工作時(shí)鐘，然后所述晶振脈沖計(jì)數(shù)電路在所述晶振脈沖計(jì)數(shù)控制信號(hào)周期時(shí)間內(nèi)對(duì)倍頻后的晶振頻率計(jì)數(shù)并得到計(jì)數(shù)偏差值，最后所述晶振準(zhǔn)確度調(diào)整電路根據(jù)計(jì)數(shù)偏差值調(diào)整所述D/A的輸入值。
其中，所述晶振準(zhǔn)確度調(diào)整電路包括計(jì)數(shù)偏差值鎖存電路、周期中斷信號(hào)產(chǎn)生電路、調(diào)整步進(jìn)獲取電路、D/A輸入值預(yù)設(shè)電路、調(diào)整后D/A輸入計(jì)算電路和D/A輸入值選擇電路；其中，所述晶振脈沖計(jì)數(shù)電路把得到的計(jì)數(shù)偏差值輸出到所述計(jì)數(shù)偏差值鎖存電路中進(jìn)行鎖存，根據(jù)所述計(jì)數(shù)偏差值鎖存電路輸出的計(jì)數(shù)偏差值和所述D/A輸入值預(yù)設(shè)電路輸出的預(yù)設(shè)值所述調(diào)整步進(jìn)獲取電路得到晶振壓控電壓調(diào)整步長(zhǎng)，所述調(diào)整后D/A輸入值計(jì)算電路根據(jù)計(jì)數(shù)偏差值、調(diào)整步進(jìn)數(shù)據(jù)和當(dāng)前預(yù)設(shè)的D/A輸入值獲得晶振頻率調(diào)整所需要的D/A輸入值，所述D/A輸入值選擇電路對(duì)預(yù)設(shè)D/A輸入值和晶振調(diào)整所需D/A輸入值進(jìn)行選擇，然后作為D/A的輸入值。
所述信號(hào)確定性檢測(cè)電路采用加窗檢測(cè)法對(duì)定時(shí)脈沖信號(hào)進(jìn)行檢測(cè)，窗寬度為定時(shí)脈沖信號(hào)的周期±βus。而且，所述晶振脈沖計(jì)數(shù)電路獲得的計(jì)數(shù)偏差值為實(shí)際得到的計(jì)數(shù)值與理論計(jì)數(shù)值的差；并且，所述理論計(jì)數(shù)值α為α＝T×f×106其中，T為所述晶振脈沖計(jì)數(shù)控制信號(hào)的周期，f為倍頻后的晶振時(shí)鐘頻率的理論值，單位為MHz。
在所述利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的系統(tǒng)的晶振準(zhǔn)確度調(diào)整電路中，所述壓控晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的調(diào)整后的D/A輸入值C_adjust的計(jì)算公式如下所示C_adjust＝C_current-Step/ppm×BIAS_current/γ其中，C_current為當(dāng)前預(yù)設(shè)的D/A輸入值，BIAS_current為與C_current對(duì)應(yīng)的計(jì)數(shù)偏差值，γ為倍頻后晶振頻率在晶振計(jì)數(shù)時(shí)間控制信號(hào)周期內(nèi)變化1ppm所對(duì)應(yīng)的偏差值，Step/ppm為所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)。并且，所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)Step/ppm由如下公式計(jì)算Step/ppm=2m-1|PPM2-PPM1|]]>其中，m為所述D/A轉(zhuǎn)換器的位數(shù)，2m-1為所述D/A的最大量程值，PPM1為所述D/A輸入值為最小電壓值時(shí)獲得的計(jì)數(shù)偏差值，PPM2為所述D/A輸入值為最大量程值時(shí)獲得的計(jì)數(shù)偏差值；并且所述當(dāng)前預(yù)設(shè)的D/A輸入值C_current為特定的0或D/A的最大量程值或量程之內(nèi)的任意值。
優(yōu)選地，本發(fā)明中所述的數(shù)字電壓調(diào)整電路為FPGA電路。
通過(guò)使用本發(fā)明所述的利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)，有效地節(jié)約了無(wú)線通信系統(tǒng)的成本，而且使無(wú)線通信系統(tǒng)能夠高效、穩(wěn)定的運(yùn)行。


下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)的描述，其中圖1是本發(fā)明的整體電路結(jié)構(gòu)示意圖；圖2是FPGA電路2的電路功能結(jié)構(gòu)示意圖；圖3是晶振準(zhǔn)確度調(diào)整電路2-6的電路功能結(jié)構(gòu)示意圖。
具體實(shí)施例方式
下面結(jié)合附圖進(jìn)一步詳細(xì)說(shuō)明本發(fā)明所提供的利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)，但本發(fā)明并不因此而受到任何限制。
圖1是本發(fā)明的整體電路結(jié)構(gòu)示意圖。本發(fā)明所述的利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的系統(tǒng)由GPS接收機(jī)1、數(shù)字電壓調(diào)整電路2、D/A轉(zhuǎn)換器3和壓控晶振4組成，其中在本實(shí)施例中數(shù)字電壓調(diào)整電路2采用FPGA電路即可編程邏輯電路來(lái)實(shí)現(xiàn)，下面的內(nèi)容中均采用FPGA電路進(jìn)行描述。GPS天線連接到GPS接收機(jī)1的輸入端，GPS接收機(jī)1的信號(hào)輸出端連接FPGA電路2的輸入端，F(xiàn)PGA電路2的輸出端連接D/A轉(zhuǎn)換器3的輸入端，D/A轉(zhuǎn)換器3的輸出端連接壓控晶振4的輸入端，壓控晶振4的輸出端連接FPGA電路2的輸入端。
其中，壓控晶振4為帶壓控端的低成本晶振。壓控晶振4輸出10MHz時(shí)鐘到FPGA電路2中，(該晶振時(shí)鐘值可選，本實(shí)施例中采用10MHz)此時(shí)鐘在FPGA電路2中經(jīng)過(guò)鎖相倍頻后作為系統(tǒng)工作時(shí)鐘(該倍頻數(shù)可選，在本實(shí)施例中，采用8倍頻)，倍頻的目的是可以有效地減少計(jì)數(shù)偏差。
GPS接收機(jī)1輸出準(zhǔn)確度＜25ns(此誤差長(zhǎng)期不積累)的秒脈沖信號(hào)到FPGA電路2中，F(xiàn)PGA電路2根據(jù)經(jīng)過(guò)毛刺濾除、信號(hào)確定性檢測(cè)之后的秒脈沖信號(hào)，對(duì)秒脈沖的信號(hào)上升沿進(jìn)行周期計(jì)數(shù)，可獲得周期為T(mén)(大于幾百秒)的晶振脈沖計(jì)數(shù)控制信號(hào)，在本實(shí)施例中，T采用1024s，并且T周期寬度可選。在晶振脈沖計(jì)數(shù)控制信號(hào)周期時(shí)間內(nèi)，若以鎖相倍頻時(shí)鐘80MHz計(jì)數(shù)，則得到的理論計(jì)數(shù)值應(yīng)為α＝T×80×106，但由于晶振準(zhǔn)確度的不同，實(shí)際得到的計(jì)數(shù)值往往高于或低于α。因此，當(dāng)計(jì)數(shù)值高于理論計(jì)數(shù)值α?xí)r，說(shuō)明晶振振蕩頻率過(guò)高，F(xiàn)PGA電路2根據(jù)計(jì)數(shù)偏差值進(jìn)行晶振準(zhǔn)確度調(diào)整，得到使晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的D/A轉(zhuǎn)換器3的輸入值，再經(jīng)D/A轉(zhuǎn)換器3轉(zhuǎn)換成模擬信號(hào)以控制壓控晶振4的壓控端從而使晶振頻率降低；當(dāng)計(jì)數(shù)值低于理論計(jì)數(shù)值α?xí)r，說(shuō)明晶振振蕩頻率過(guò)低，F(xiàn)PGA電路2根據(jù)計(jì)數(shù)偏差值進(jìn)行晶振準(zhǔn)確度調(diào)整，得到使晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的D/A轉(zhuǎn)換器3的輸入值，再經(jīng)D/A轉(zhuǎn)換器3轉(zhuǎn)換成模擬信號(hào)以控制壓控晶振4的壓控端從而使晶振頻率升高。通過(guò)不斷地調(diào)整，可達(dá)到調(diào)整晶振頻率準(zhǔn)確度的目的，從而使晶振長(zhǎng)期頻率的準(zhǔn)確度＜10-7。此技術(shù)方法簡(jiǎn)單，不僅有效的節(jié)約了成本，而且使無(wú)線通信系統(tǒng)能夠高效、穩(wěn)定的運(yùn)行。
圖2是FPGA電路2的電路功能結(jié)構(gòu)示意圖。所述FPGA電路2由鎖相環(huán)電路2-1、毛刺濾除電路2-2、信號(hào)確定性檢測(cè)電路2-3、晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4、晶振脈沖計(jì)數(shù)電路2-5和晶振準(zhǔn)確度調(diào)整電路2-6組成。其中，鎖相環(huán)電路2-1的輸入端連接壓控晶振4的輸出端，鎖相環(huán)電路2-1的輸出端分別連接毛刺濾除電路2-2、信號(hào)確定性檢測(cè)電路2-3、晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4、晶振脈沖計(jì)數(shù)電路2-5和晶振準(zhǔn)確度調(diào)整電路2-6的輸入端，GPS接收機(jī)1的輸出端連接毛刺濾除電路2-2的輸入端，毛刺濾除電路2-2的輸出端連接信號(hào)確定性檢測(cè)電路2-3的輸入端，信號(hào)確定性檢測(cè)電路2-3的輸出端連接晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4的輸入端，晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4的輸出端連接晶振脈沖計(jì)數(shù)電路2-5的輸入端，晶振脈沖計(jì)數(shù)電路2-5的數(shù)據(jù)輸出端連接晶振準(zhǔn)確度調(diào)整電路2-6的輸入端，晶振準(zhǔn)確度調(diào)整電路2-6的數(shù)據(jù)及控制信號(hào)輸出端連接D/A轉(zhuǎn)換器3的數(shù)據(jù)及控制信號(hào)輸入端。
在FPGA電路2中，鎖相環(huán)電路2-1將壓控晶振4所輸出的晶振頻率進(jìn)行倍頻后作為整個(gè)FPGA電路2運(yùn)行的系統(tǒng)全局工作時(shí)鐘，應(yīng)用于各個(gè)功能模塊，即毛刺濾除電路2-2、信號(hào)確定性檢測(cè)電路2-3、晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4、晶振脈沖計(jì)數(shù)電路2-5和晶振準(zhǔn)確度調(diào)整電路2-6。而且采用倍頻后時(shí)鐘，可以有效的減小晶振脈沖計(jì)數(shù)電路2-5的計(jì)數(shù)偏差。比如在本實(shí)施例中，晶振頻率為10MHz，倍頻后時(shí)鐘為80MHz，則計(jì)數(shù)偏差可以減小1/8，晶振頻率和倍頻數(shù)為可選的。
毛刺濾除電路2-2對(duì)GPS接收機(jī)1輸出的秒脈沖信號(hào)進(jìn)行濾波，濾除信號(hào)中的毛刺，然后將秒脈沖信號(hào)輸出給信號(hào)確定性檢測(cè)電路2-3。由于系統(tǒng)剛上電后，GPS接收機(jī)1輸出的信號(hào)可能不是工作需要的定時(shí)脈沖信號(hào)，而是隨機(jī)信號(hào)，故需要進(jìn)行信號(hào)確定性檢測(cè)，所用方法為加窗檢測(cè)法，窗寬度為定時(shí)脈沖周期±βus，其中，β值可選，在本實(shí)施例中β值采用1.25。若不是工作需要的定時(shí)脈沖信號(hào)，則整個(gè)系統(tǒng)停止工作，反之則系統(tǒng)正常運(yùn)行。
晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4用于提供晶振脈沖計(jì)數(shù)電路2-5的晶振脈沖計(jì)數(shù)控制信號(hào)。GPS接收機(jī)輸出的工作需要的定時(shí)脈沖信號(hào)為秒脈沖信號(hào)，晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4提供的晶振脈沖計(jì)數(shù)控制信號(hào)為秒脈沖信號(hào)計(jì)數(shù)產(chǎn)生的周期為T(mén)的信號(hào)，本實(shí)施例中T為1024s，并且周期T可選。GPS接收機(jī)輸出的定時(shí)脈沖信號(hào)經(jīng)過(guò)毛刺濾除電路2-2和信號(hào)確定性檢測(cè)電路2-3處理后，在晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4中進(jìn)行秒脈沖周期計(jì)數(shù)，產(chǎn)生周期為1024s的晶振脈沖計(jì)數(shù)控制信號(hào)。
晶振脈沖計(jì)數(shù)電路2-5計(jì)算晶振計(jì)數(shù)時(shí)間控制信號(hào)周期內(nèi)實(shí)際80MHz的脈沖個(gè)數(shù)與理論個(gè)數(shù)的偏差值。根據(jù)偏差值可判斷目前的晶振頻率是高于標(biāo)稱值頻率還是低于標(biāo)稱值頻率，為晶振準(zhǔn)確度調(diào)整電路2-6提供計(jì)數(shù)偏差值數(shù)據(jù)。
晶振準(zhǔn)確度調(diào)整電路2-6根據(jù)晶振脈沖計(jì)數(shù)電路2-5提供的計(jì)數(shù)偏差值，通過(guò)調(diào)整D/A轉(zhuǎn)換器3的輸入值來(lái)控制晶振壓控電壓。設(shè)D/A輸入為C_current，對(duì)應(yīng)的FPGA計(jì)數(shù)偏差值為BIAS_current，晶振壓控電壓調(diào)整步長(zhǎng)為Step/ppm，則為使晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的D/A輸入C_adjust由如下公式計(jì)算C_adjust＝C_current-Step/ppm×BIAS_current/γ其中γ為80MHz時(shí)鐘在晶振計(jì)數(shù)時(shí)間控制信號(hào)周期內(nèi)變化1PPM所對(duì)應(yīng)的偏差值。
確定晶振壓控電壓調(diào)整步進(jìn)的方法為首先由FPGA配置D/A的輸入值為0(最小電壓值)，然后等待一個(gè)完整晶振脈沖計(jì)數(shù)周期后，獲取晶振在壓控電壓最小時(shí)的FPGA計(jì)數(shù)偏差值PPM1，根據(jù)D/A的位數(shù)m確定其最大量程值為2m-1，故可再由FPGA配置D/A的輸入值為最大量程值，等待一個(gè)完整晶振脈沖計(jì)數(shù)周期得到晶振壓控電壓最大時(shí)的偏差值PPM2，根據(jù)公式 即可求出調(diào)整步進(jìn)Step/ppm。
圖3是晶振準(zhǔn)確度調(diào)整電路2-6的電路功能結(jié)構(gòu)示意圖。所述晶振準(zhǔn)確度調(diào)整電路2-6由計(jì)數(shù)偏差值鎖存電路2-6-1、周期中斷信號(hào)產(chǎn)生電路2-6-2、調(diào)整步進(jìn)獲取電路2-6-3、D/A輸入值預(yù)設(shè)電路2-6-4、調(diào)整后D/A輸入計(jì)算電路2-6-5和D/A輸入值選擇電路2-6-6組成。
其中，鎖相環(huán)電路2-1的輸出端分別連接計(jì)數(shù)偏差值鎖存電路2-6-1、周期中斷信號(hào)產(chǎn)生電路2-6-2、調(diào)整步進(jìn)獲取電路2-6-3、D/A輸入值預(yù)設(shè)電路2-6-4、調(diào)整后D/A輸入計(jì)算電路2-6-5和D/A輸入值選擇電路2-6-6的輸入端以提供各功能模塊的工作時(shí)鐘。
晶振脈沖計(jì)數(shù)電路2-5的數(shù)據(jù)輸出端連接計(jì)數(shù)偏差值鎖存電路2-6-1的數(shù)據(jù)輸入端以鎖存偏差值數(shù)據(jù)。
周期中斷信號(hào)產(chǎn)生電路2-6-2連接計(jì)數(shù)偏差值鎖存電路2-6-1的信號(hào)輸入端，周期中斷信號(hào)產(chǎn)生電路2-6-2用于產(chǎn)生晶振脈沖計(jì)數(shù)周期中斷信號(hào)，此信號(hào)為計(jì)數(shù)偏差值鎖存電路2-6-1提供中斷鎖存信號(hào)，而且通過(guò)對(duì)中斷信號(hào)的計(jì)數(shù)控制，可以確定所配置的D/A輸入值為預(yù)設(shè)值(0～最大量程)還是晶振頻率調(diào)整后的D/A輸入值C_adjust，比如，發(fā)送第一個(gè)中斷信號(hào)時(shí)，配置D/A輸入值為預(yù)設(shè)值0，發(fā)送第二個(gè)中斷信號(hào)時(shí)，配置D/A輸入值為預(yù)設(shè)值最大量程值，發(fā)送第三個(gè)中斷信號(hào)時(shí)，配置D/A輸入值為晶振頻率調(diào)整后的D/A輸入值。
計(jì)數(shù)偏差值鎖存電路2-6-1的數(shù)據(jù)輸出端分別連接調(diào)整步進(jìn)獲取電路2-6-3和調(diào)整后D/A輸入計(jì)算電路2-6-5的數(shù)據(jù)輸入端以提供計(jì)數(shù)偏差值。
調(diào)整步進(jìn)獲取電路2-6-3的數(shù)據(jù)輸出端連接調(diào)整后D/A輸入計(jì)算電路2-6-5的數(shù)據(jù)輸入端，調(diào)整步進(jìn)獲取電路2-6-3根據(jù)計(jì)數(shù)偏差值和特定的兩次D/A輸入預(yù)設(shè)值(該輸入預(yù)設(shè)值可為0或最大量程值或D/A量程之內(nèi)的任意值)得到晶振壓控電壓調(diào)整步長(zhǎng)，然后輸出給調(diào)整后D/A輸入計(jì)算電路2-6-5。
晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路2-4的信號(hào)輸出端連接周期中斷信號(hào)產(chǎn)生電路2-6-2的輸入端，周期中斷信號(hào)產(chǎn)生電路2-6-2根據(jù)輸入的晶振脈沖計(jì)數(shù)控制信號(hào)的下降沿觸發(fā)產(chǎn)生高電平有效的周期中斷信號(hào)，中斷信號(hào)的高電平寬度為300ns，周期為1024s。
D/A輸入值預(yù)設(shè)電路2-6-4的數(shù)據(jù)輸出端分別連接調(diào)整步進(jìn)獲取電路2-6-3、調(diào)整后D/A輸入計(jì)算電路2-6-5和D/A輸入值選擇電路2-6-6的數(shù)據(jù)輸入端，D/A輸入值預(yù)設(shè)電路2-6-4用于在未計(jì)算出晶振頻率調(diào)整所需的D/A輸入值前預(yù)設(shè)D/A輸入值，此D/A輸入值可以為特定的0或最大量程值，也可為量程之內(nèi)的任意值，然后把預(yù)設(shè)值分別輸出給與之相連的功能模塊即調(diào)整步進(jìn)獲取電路2-6-3、調(diào)整后D/A輸入計(jì)算電路2-6-5和D/A輸入值選擇電路2-6-6。
調(diào)整后D/A輸入計(jì)算電路2-6-5的數(shù)據(jù)輸出端連接D/A輸入值選擇電路2-6-6的另一數(shù)據(jù)輸入端，調(diào)整后D/A輸入計(jì)算電路2-6-5用于根據(jù)計(jì)數(shù)偏差值數(shù)據(jù)、調(diào)整步進(jìn)數(shù)據(jù)以及當(dāng)前所預(yù)設(shè)D/A輸入值獲得晶振頻率調(diào)整所需的D/A輸入值。
周期中斷信號(hào)產(chǎn)生電路2-6-2連接D/A輸入值選擇電路2-6-6的信號(hào)輸入端，根據(jù)周期中斷信號(hào)確定D/A輸入值選擇電路的輸出值為預(yù)設(shè)D/A輸入值還是晶振頻率調(diào)整所需的D/A輸入值。
D/A輸入值選擇電路2-6-6的數(shù)據(jù)輸出端連接D/A轉(zhuǎn)換器3，D/A輸入值選擇電路2-6-6用于對(duì)預(yù)設(shè)D/A輸入值數(shù)據(jù)和晶振頻率調(diào)整所需的D/A輸入值數(shù)據(jù)進(jìn)行二選一，選其中之一作為D/A的輸入值。
權(quán)利要求
1.一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法，其特征在于，包括以下步驟(1)GPS接收機(jī)輸出定時(shí)脈沖信號(hào)；(2)壓控晶振輸出晶振時(shí)鐘；(3)把所述定時(shí)脈沖信號(hào)和晶振時(shí)鐘在數(shù)字電壓調(diào)整電路中進(jìn)行處理并把所述數(shù)字電壓調(diào)整電路的輸出作為D/A的輸入；(4)把所述D/A的輸出值作為所述壓控晶振的輸入。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述步驟(3)進(jìn)一步包括以下步驟A.將所述數(shù)字電壓調(diào)整電路接收到的所述晶振時(shí)鐘先經(jīng)鎖相環(huán)電路倍頻，并把倍頻后的晶振時(shí)鐘作為所述數(shù)字電壓調(diào)整電路運(yùn)行的工作時(shí)鐘；B.將所述數(shù)字電壓調(diào)整電路接收到的所述定時(shí)脈沖信號(hào)通過(guò)毛刺濾除電路進(jìn)行濾波和信號(hào)確定性檢測(cè)電路進(jìn)行檢測(cè)；C.由晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路形成晶振脈沖計(jì)數(shù)控制信號(hào)；D.由晶振脈沖計(jì)數(shù)電路在所述晶振脈沖計(jì)數(shù)控制信號(hào)周期時(shí)間內(nèi)對(duì)倍頻后的晶振時(shí)鐘計(jì)數(shù)并得到計(jì)數(shù)偏差值；E.由晶振準(zhǔn)確度調(diào)整電路根據(jù)所述計(jì)數(shù)偏差值調(diào)整所述D/A的輸入值。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述步驟E進(jìn)一步包括以下步驟a.把所述鎖相環(huán)電路輸出的倍頻后的晶振時(shí)鐘作為所述晶振調(diào)整電路的工作時(shí)鐘；b.把所述晶振脈沖計(jì)數(shù)電路得到的計(jì)數(shù)偏差值輸出到計(jì)數(shù)偏差值鎖存電路中鎖存；c.D/A輸入值預(yù)設(shè)電路輸出預(yù)設(shè)值；d.根據(jù)所述計(jì)數(shù)偏差值鎖存電路輸出的計(jì)數(shù)偏差值和所述D/A輸入值預(yù)設(shè)電路輸出的預(yù)設(shè)值由調(diào)整步進(jìn)獲取電路得到晶振壓控電壓調(diào)整步長(zhǎng)；e.調(diào)整后D/A輸入值計(jì)算電路根據(jù)計(jì)數(shù)偏差值、調(diào)整步進(jìn)數(shù)據(jù)和當(dāng)前預(yù)設(shè)的D/A輸入值獲得晶振頻率調(diào)整所需要的D/A輸入值；f.D/A輸入值選擇電路對(duì)預(yù)設(shè)D/A輸入值和晶振調(diào)整所需D/A輸入值選擇其一，作為D/A的輸入值。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述檢測(cè)定時(shí)脈沖信號(hào)的方法為加窗檢測(cè)法，窗寬度為定時(shí)脈沖信號(hào)的周期±βus。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述計(jì)數(shù)偏差值為實(shí)際得到的計(jì)數(shù)值與理論計(jì)數(shù)值的差，所述理論計(jì)數(shù)值α為α＝T×f×106其中，T為所述晶振脈沖計(jì)數(shù)控制信號(hào)的周期，f為倍頻后的晶振時(shí)鐘頻率的理論值，單位為MHz。
6.根據(jù)權(quán)利要求3所述的方法，其特征在于，使所述壓控晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的調(diào)整后的D/A輸入值C_adjust的計(jì)算公式如下所示C_adjust＝C_current-Step/ppm×BIAS_current/γ其中，C_current為當(dāng)前預(yù)設(shè)的D/A輸入值，BIAS_current為與C_current對(duì)應(yīng)的計(jì)數(shù)偏差值，γ為倍頻后晶振頻率在晶振計(jì)數(shù)時(shí)間控制信號(hào)周期內(nèi)變化1ppm所對(duì)應(yīng)的偏差值，Step/ppm為所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)，所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)Step/ppm由如下公式計(jì)算Step/ppm=2m-1|PPM2-PPM1|]]>其中，m為所述D/A轉(zhuǎn)換器的位數(shù)，2m-1為所述D/A的最大量程值，PPM1為所述D/A輸入值為最小電壓值時(shí)獲得的計(jì)數(shù)偏差值，PPM2為所述D/A輸入值為最大量程值時(shí)獲得的計(jì)數(shù)偏差值。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述當(dāng)前預(yù)設(shè)的D/A輸入值C_current為0或D/A的最大量程值或量程之內(nèi)的任意值。
8.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述數(shù)字電壓調(diào)整電路為FPGA電路。
9.一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的系統(tǒng)，其特征在于，包括GPS接收機(jī)、數(shù)字電壓調(diào)整電路、D/A轉(zhuǎn)換器和壓控晶振；其中，所述GPS接收機(jī)輸出定時(shí)脈沖信號(hào)和所述壓控晶振輸出晶振時(shí)鐘到所述數(shù)字電壓調(diào)整電路中，所述數(shù)字電壓調(diào)整電路的輸出端連接所述D/A轉(zhuǎn)換器的輸入端，所述D/A的輸出端連接所述壓控晶振的輸入端。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述數(shù)字電壓調(diào)整電路包括鎖相環(huán)電路、毛刺濾除電路、信號(hào)確定性檢測(cè)電路、晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路、晶振脈沖計(jì)數(shù)電路和晶振準(zhǔn)確度調(diào)整電路；其中，所述數(shù)字電壓調(diào)整電路接收到的所述定時(shí)脈沖先經(jīng)所述毛刺濾除電路進(jìn)行濾波和所述信號(hào)確定性檢測(cè)電路進(jìn)行檢測(cè)后輸出給所述晶振脈沖計(jì)數(shù)控制信號(hào)產(chǎn)生電路并形成晶振脈沖計(jì)數(shù)控制信號(hào)，所述數(shù)字電壓調(diào)整電路接收到的所述晶振時(shí)鐘頻率先經(jīng)所述鎖相環(huán)電路倍頻并輸出給所述數(shù)字電壓調(diào)整電路的各功能模塊作為工作時(shí)鐘，然后所述晶振脈沖計(jì)數(shù)電路在所述晶振脈沖計(jì)數(shù)控制信號(hào)周期時(shí)間內(nèi)對(duì)倍頻后的晶振頻率計(jì)數(shù)并得到計(jì)數(shù)偏差值，最后所述晶振準(zhǔn)確度調(diào)整電路根據(jù)計(jì)數(shù)偏差值調(diào)整所述D/A的輸入值。
11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其特征在于，所述晶振準(zhǔn)確度調(diào)整電路包括計(jì)數(shù)偏差值鎖存電路、周期中斷信號(hào)產(chǎn)生電路、調(diào)整步進(jìn)獲取電路、D/A輸入值預(yù)設(shè)電路、調(diào)整后D/A輸入計(jì)算電路和D/A輸入值選擇電路；其中，所述晶振脈沖計(jì)數(shù)電路把得到的計(jì)數(shù)偏差值輸出到所述計(jì)數(shù)偏差值鎖存電路中進(jìn)行鎖存，根據(jù)所述計(jì)數(shù)偏差值鎖存電路輸出的計(jì)數(shù)偏差值和所述D/A輸入值預(yù)設(shè)電路輸出的預(yù)設(shè)值，所述調(diào)整步進(jìn)獲取電路得到晶振壓控電壓調(diào)整步長(zhǎng)，所述調(diào)整后D/A輸入值計(jì)算電路根據(jù)計(jì)數(shù)偏差值、調(diào)整步進(jìn)數(shù)據(jù)和當(dāng)前預(yù)設(shè)的D/A輸入值獲得晶振頻率調(diào)整所需要的D/A輸入值，所述D/A輸入值選擇電路對(duì)預(yù)設(shè)D/A輸入值和晶振調(diào)整所需D/A輸入值進(jìn)行選擇，然后作為D/A的輸入值。
12.根據(jù)權(quán)利要求10所述的系統(tǒng)，其特征在于，所述信號(hào)確定性檢測(cè)電路采用加窗檢測(cè)法對(duì)定時(shí)脈沖信號(hào)進(jìn)行檢測(cè)，窗寬度為定時(shí)脈沖信號(hào)的周期±βus。
13.根據(jù)權(quán)利要求10所述的系統(tǒng)，其特征在于，所述晶振脈沖計(jì)數(shù)電路獲得的計(jì)數(shù)偏差值為實(shí)際得到的計(jì)數(shù)值與理論計(jì)數(shù)值的差。所述理論計(jì)數(shù)值α為α＝T×f×106其中，T為所述晶振脈沖計(jì)數(shù)控制信號(hào)的周期，f為倍頻后的晶振時(shí)鐘頻率的理論值，單位為MHz。
14.根據(jù)權(quán)利要求11所述的系統(tǒng)，其特征在于，所述壓控晶振輸出準(zhǔn)確度達(dá)到0ppm所需要的調(diào)整后的D/A輸入值C_adjust的計(jì)算公式如下所示C_adjust＝C_current-Step/ppm×BIAS_current/γ其中，C_current為當(dāng)前預(yù)設(shè)的D/A輸入值，BIAS_current為與C_current對(duì)應(yīng)的計(jì)數(shù)偏差值，γ為倍頻后晶振頻率在晶振計(jì)數(shù)時(shí)間控制信號(hào)周期內(nèi)變化1ppm所對(duì)應(yīng)的偏差值，Step/ppm為所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)，所述壓控晶振的壓控電壓調(diào)整步長(zhǎng)Step/ppm由如下公式計(jì)算Step/ppm=2m-1|PPM2-PPM1|]]>其中，m為所述D/A轉(zhuǎn)換器的位數(shù)，2m-1為所述D/A的最大量程值，PPM1為所述D/A輸入值為最小電壓值時(shí)獲得的計(jì)數(shù)偏差值，PPM2為所述D/A輸入值為最大量程值時(shí)獲得的計(jì)數(shù)偏差值。
15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其特征在于，所述當(dāng)前預(yù)設(shè)的D/A輸入值C_current為0或D/A的最大量程值或量程之內(nèi)的任意值。
16.根據(jù)權(quán)利要求9或10所述的系統(tǒng)，其特征在于，所述數(shù)字電壓調(diào)整電路為FPGA電路。
全文摘要
本發(fā)明涉及一種利用GPS定時(shí)脈沖調(diào)整晶振頻率準(zhǔn)確度的方法和系統(tǒng)，其主要包括GPS接收機(jī)、數(shù)字電壓調(diào)整電路模塊、D/A轉(zhuǎn)換器和壓控晶振。利用GPS接收機(jī)輸出的定時(shí)脈沖信號(hào)，通過(guò)數(shù)字電壓調(diào)整電路調(diào)整D/A轉(zhuǎn)換器的輸入值來(lái)控制晶振的壓控電壓以達(dá)到調(diào)整晶振準(zhǔn)確度的目的，從而有效地節(jié)約了系統(tǒng)的成本，使無(wú)線通信系統(tǒng)能夠高效穩(wěn)定地運(yùn)行。
文檔編號(hào)H03L7/00GK101090268SQ20061008670
公開(kāi)日2007年12月19日 申請(qǐng)日期2006年6月16日 優(yōu)先權(quán)日2006年6月16日
發(fā)明者崔建利, 王彥君, 高頡, 楊平生, 李金安 申請(qǐng)人:北京信威通信技術(shù)股份有限公司