專利名稱：最大電壓檢測(cè)電路和最小電壓檢測(cè)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在多個(gè)輸入電壓內(nèi)檢測(cè)最高電壓的最大電壓檢測(cè)電路和檢測(cè)最低電壓的最小電壓檢測(cè)電壓電路。
背景技術(shù)：
專利文獻(xiàn)1特開2005-5808號(hào)公報(bào)圖2是上述專利文獻(xiàn)1中記載的現(xiàn)有技術(shù)的最大值檢測(cè)電路的結(jié)構(gòu)圖。
該最大值檢測(cè)電路生成與所提供的多個(gè)輸入電壓x1～x3內(nèi)最大的輸入電壓相等的電壓z，具有NPN晶體管Q11～Q13，分別對(duì)基極施加輸入電壓x1～x3；NPN晶體管Q1r，用于補(bǔ)償晶體管Q11～Q13中處于導(dǎo)通狀態(tài)的晶體管的基極-發(fā)射極間電壓；電流源Jt，驅(qū)動(dòng)晶體管Q11～Q13、Q1r；以及PNP晶體管Q21～Q23和Q2r，用于向晶體管Q11～Q13中處于導(dǎo)通狀態(tài)的晶體管和晶體管Q1r供給大小相同的電流。
進(jìn)而，該最大值檢測(cè)電路具有NPN晶體管Q31～Q33，用于控制是否從晶體管Q21～Q23吸引基極電流；電流源Jt～J3，驅(qū)動(dòng)晶體管Q31～Q33；PNP晶體管Q41～Q43，用于從晶體管Q21～Q23吸引基極電流；阻抗轉(zhuǎn)換電路F，對(duì)輸出阻抗進(jìn)行轉(zhuǎn)換。阻抗轉(zhuǎn)換電路F由NPN晶體管Qa、驅(qū)動(dòng)該晶體管Qa的電流源Ja、PNP晶體管Qb、以及驅(qū)動(dòng)該晶體管Qb的電流源Jb構(gòu)成。
晶體管Q11～Q13、Q1r的發(fā)射極共同連接在電流源Jt上，集電極分別經(jīng)由晶體管Q21～Q23、Q2r連接在電源VCC上。晶體管Q1r的基極電壓作為輸出電壓z被輸出，并且該基極連接在阻抗轉(zhuǎn)換電路F中的晶體管Qb的發(fā)射極上。
晶體管Q31～Q33的集電極連接在電源VCC上，基極分別連接在晶體管Q21～Q23的集電極上，發(fā)射極分別連接在電流源J1～J3上。晶體管Q41～Q43的基極分別連接在晶體管Q31～Q33的發(fā)射極上，發(fā)射極分別連接在晶體管Q21～Q23的基極上，集電極連接在接地電位GND上。
晶體管Q21～Q23的基極共同連接在晶體管Q2r的基極上，這些晶體管Q21～Q23構(gòu)成電流反射鏡電路的輸入側(cè)，晶體管Q2r構(gòu)成電流反射鏡電路的輸出側(cè)。
下面，對(duì)工作進(jìn)行說明。
在這樣的最大值檢測(cè)電路中施加輸入電壓x1～x3，其中，輸入電壓x1作成最高。
由此，施加了最高輸入電壓x1的晶體管Q11為導(dǎo)通狀態(tài)，其它的晶體管Q12、Q13為截止?fàn)顟B(tài)。伴隨于此，晶體管Q32、Q33的基極電壓上升，這些晶體管Q32、Q33為導(dǎo)通狀態(tài)。因此，晶體管Q42、Q43的基極電壓上升，這些晶體管Q42、Q43為截止?fàn)顟B(tài)，所以晶體管Q22、Q23中不流過基極電流。因此，不從晶體管Q22、Q23供給電流。
另一方面，由于晶體管Q11為導(dǎo)通狀態(tài)，所以晶體管Q31的基極電壓降低，該晶體管Q31為截止?fàn)顟B(tài)。伴隨于此，由于晶體管Q41的基極電壓降低，該晶體管Q41為導(dǎo)通狀態(tài)，所以晶體管Q21中流過基極電流。因此，從晶體管Q21供給的電流I1流向晶體管Q11。而且，在成為導(dǎo)通狀態(tài)的晶體管Q11的發(fā)射極中，出現(xiàn)從輸入電壓x1減去該晶體管Q11的基極-發(fā)射極間電壓VBE1后的電壓V01(＝x1-VBE1)。
此外，晶體管Q1r的基極中出現(xiàn)將該晶體管Q1r的基極-發(fā)射極間電壓VBE1加在電壓V01上后的電壓(＝V01+VBE2)，該電壓成為輸出電壓z。因此，輸出電壓z成為如下。
z＝V01+VBE2＝x1-VBE1+VBE2由于晶體管Q11～Q13和晶體管Q1r構(gòu)成電流反射鏡電路，所以晶體管Q11中流過的電流和晶體管Q1r中流過的電流的大小相同。因此，如果將晶體管Q11～Q13、Q1r形成為具有同一VBE(基極-發(fā)射極間電壓)-IE(發(fā)射極電流)特性，則VBE1＝VBE2。由此，輸出電壓z＝x1，輸入電壓x1～x3中最高的電壓x1作為輸出電壓z輸出。
但是，由于上述最大值檢測(cè)電路由雙極型晶體管構(gòu)成，所以例如向晶體管Q11的基極提供輸入電壓x1，由此，在該晶體管Q11中流過基極電流。因此，當(dāng)連接輸出阻抗高的電壓源時(shí)，存在因基極電流而使輸入電壓變化的問題。
例如，在將輸出阻抗為100kΩ的電壓源連接到晶體管Q11的基極上時(shí)，若基極電流流過1μA，則變化的電壓ΔV為ΔV＝100kΩ×1μA＝100mV。
因此，不能適用于像液晶驅(qū)動(dòng)電路那樣在引入數(shù)10μA的電流的情況下就發(fā)生誤點(diǎn)亮的電路中。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種不需要輸入電流的最大電壓檢測(cè)電路和最小電壓檢測(cè)電路。
本發(fā)明的最大電壓檢測(cè)電路的特征在于，具有多個(gè)第1N溝道MOS晶體管(以下稱為“NMOS”)，連接在電源電位和第1結(jié)點(diǎn)之間，具有由提供給各個(gè)柵極的輸入電壓控制導(dǎo)通狀態(tài)的同一電特性；第2NMOS，具有與上述第1NMOS相同電特性，連接在電源電位和第2結(jié)點(diǎn)之間，由提供給柵極的輸出電壓控制導(dǎo)通狀態(tài)；第1以及第2恒流電路，分別連接在上述第1、第2結(jié)點(diǎn)與接地電位之間，流過相同的恒定電流；運(yùn)算放大器，在上述第1以及第2結(jié)點(diǎn)上分別連接非反相輸入端子以及反相輸入端子，從輸出端子輸出上述輸出電壓。
在本發(fā)明中，具有下述效果由于成為向NMOS的柵極提供輸入電壓，所以不流過輸入電流，即使連接輸出阻抗高的電路作為輸入源，也能夠以高的精度檢測(cè)出最大電壓。


圖1是表示本發(fā)明的實(shí)施例1的最大電壓檢測(cè)電路的結(jié)構(gòu)圖。
圖2是現(xiàn)有的最大值檢測(cè)電路的結(jié)構(gòu)圖。
圖3是表示本發(fā)明的實(shí)施例2的最大電壓檢測(cè)電路的結(jié)構(gòu)圖。
具體實(shí)施例方式
最大電壓檢測(cè)電路包括多個(gè)檢測(cè)電路，連接在電源電位與第1、第2結(jié)點(diǎn)之間，具有由分別提供的輸入電壓控制流向該第1以及第2結(jié)點(diǎn)的電流的同一電特性；第1以及第2恒流電路，分別連接在上述第1、第2結(jié)點(diǎn)與接地電位之間，流過相同的恒定電流；以及運(yùn)算放大器，在上述第1以及第2結(jié)點(diǎn)上分別連接非反相輸入端子以及反相輸入端子，從輸出端子輸出上述輸出電壓。
進(jìn)而，各檢測(cè)電路包括第1NMOS，連接在第1內(nèi)部結(jié)點(diǎn)和第1結(jié)點(diǎn)之間，由提供給柵極的輸入電壓控制導(dǎo)通狀態(tài)；第1P溝道MOS晶體管(以下稱為“PMOS”)，連接在電源電位和上述第1內(nèi)部結(jié)點(diǎn)之間，由該第1內(nèi)部結(jié)點(diǎn)的電位控制導(dǎo)通狀態(tài)；第2PMOS，連接在電源電位和第2內(nèi)部結(jié)點(diǎn)之間，通過和上述第1PMOS構(gòu)成電流反射鏡電路從而控制為與該第1PMOS相同的導(dǎo)通狀態(tài)；第2NMOS，連接在上述第2內(nèi)部結(jié)點(diǎn)和上述第2結(jié)點(diǎn)之間，由上述輸出電壓控制導(dǎo)通狀態(tài)。
實(shí)施例1圖1是表示本發(fā)明的實(shí)施例1的最大電壓檢測(cè)電路的結(jié)構(gòu)圖。
該最大電壓檢測(cè)電路為了在例如液晶顯示裝置等中自動(dòng)調(diào)整亮度或?qū)Ρ榷榷鴻z測(cè)顯示像素的驅(qū)動(dòng)電壓的最大值，具有電特性相同的多個(gè)NMOS11、12、...、1n。而且，向這些NMOS11、12、...、1n的柵極分別提供對(duì)多個(gè)顯示像素的驅(qū)動(dòng)電壓作為輸入電壓IN1、IN2、...、INn。
NMOS11～1n的漏極連接在電源電位VDD上，源極共同連接在結(jié)點(diǎn)N1上。結(jié)點(diǎn)N1經(jīng)由恒流電路2連接在接地電位GND上，并且在該結(jié)點(diǎn)N1上連接運(yùn)算放大器(OP)3的非反相輸入端子。
運(yùn)算放大器3的反相輸入端子連接在結(jié)點(diǎn)N2上，在該結(jié)點(diǎn)N2上連接NMOS4的源極。NMOS4的漏極連接在電源電位VDD上，柵極連接在輸出輸出電壓OUT的運(yùn)算放大器3的輸出端子上。進(jìn)而，在結(jié)點(diǎn)N2和接地電位GND之間連接用于在NMOS4中流過恒定電流的恒流電路5。
另外，NMOS11～1n、4都形成為具有同一閾值電壓VT和VGS(柵極-源極間電壓)-ID(漏極電流)特性，設(shè)定為恒流電路2、5中流過的恒定電流也是相同的值。
下面，對(duì)圖1的工作進(jìn)行說明。
在此，在輸入電壓IN1～I(xiàn)Nn中，將輸入電壓IN1作成為最高電壓。
NMOS11的源極電壓成為比輸入電壓IN1低該NMOS11的閾值電壓VT的電壓，其它的輸入電壓IN2～I(xiàn)Nn和NMOS12～1n的源極電壓的差變得比閾值電壓VT小。由此，NMOS11為導(dǎo)通狀態(tài)，NMOS12～1n為截止?fàn)顟B(tài)，結(jié)點(diǎn)N1的電位VN1成為從輸入電壓IN1減去閾值電壓VT后的電位，即，VN1＝IN1-VT。
另一方面，由于將運(yùn)算放大器3的輸出電壓OUT提供給NMOS4的柵極，所以結(jié)點(diǎn)N2的電位VN2成為從輸出電壓OUT減去NMOS4的閾值電壓VT后的電壓，即，VN2＝OUT-VT。
由于結(jié)點(diǎn)N1、N2連接在運(yùn)算放大器3的非反相輸入端子以及反相輸入端子上，所以該運(yùn)算放大器3的輸出電壓OUT成為這些結(jié)點(diǎn)N1、N2的電位VN1、VN2相等的電壓。即，通過運(yùn)算放大器3進(jìn)行反饋工作，使下述關(guān)系成立。
IN1-VT＝OUT-VT因此，OUT＝IN1，即，輸入電壓IN1～I(xiàn)Nn中最高的電壓IN1作為輸出電壓OUT被輸出。
綜上所述，該實(shí)施例1的最大電壓檢測(cè)電路由于構(gòu)成為將輸入電壓IN1～I(xiàn)Nn施加給NMOS的柵極，所以不流過輸入電流，具有即使連接輸出阻抗高的電路作為輸入源也能夠以高的精度檢測(cè)最大電壓的優(yōu)點(diǎn)。
另外，雖然在上述實(shí)施例1中對(duì)最大電壓檢測(cè)電路進(jìn)行了說明，但是如果將NMOS11～1n、4變?yōu)镻MOS、將恒流電路2、5配置在電源電位VDD側(cè)，則可得到最小電壓檢測(cè)電路。
實(shí)施例2圖3是表示本發(fā)明的實(shí)施例2的最大電壓檢測(cè)電路的結(jié)構(gòu)圖，與圖1中的要素共同的要素付與共同的符號(hào)。
該最大電壓檢測(cè)電路具有分別提供輸入電壓IN1、IN2、...、INn的多個(gè)檢測(cè)部101、102、...、10n。檢測(cè)部101～10n是完全相同的結(jié)構(gòu)，用NMOS11、14和PMOS12、13構(gòu)成。
檢測(cè)部101的情況下，輸入電壓IN1提供給NMOS11的柵極，該NMOS11的源極連接在結(jié)點(diǎn)N1上。NMOS11的漏極連接在結(jié)點(diǎn)N3上，在結(jié)點(diǎn)N3上連接PMOS12、13的柵極和該P(yáng)MOS12的漏極。這些PMOS12、13的源極連接在電源電位VDD上。這樣，PMOS12、13構(gòu)成電流反射鏡電路。此外，PMOS13的漏極連接在結(jié)點(diǎn)N4上，NMOS14的漏極連接在該結(jié)點(diǎn)N4上。NMOS14的源極連接在結(jié)點(diǎn)N2上，向柵極提供輸出電壓OUT。
提供輸入電壓IN2～I(xiàn)Nn的檢測(cè)部101、102、...、10n也相同，這些檢測(cè)部102～10n的NMOS11、14的源極分別共同連接在結(jié)點(diǎn)N1、N2上，向NMOS14的柵極提供輸出電壓OUT。
進(jìn)而，在結(jié)點(diǎn)N1、N2和接地電位GND之間分別連接恒流電路2、5，在該結(jié)點(diǎn)N1、N2上分別連接運(yùn)算放大器3的非反相輸入端子和反相輸入端子。而且，從運(yùn)算放大器3的輸出端子輸出輸出信號(hào)OUT。另外，設(shè)定為各檢測(cè)部101～10n的PMOS12、13、NMOS11、14的各個(gè)柵極長(zhǎng)以及柵極寬度的尺寸相等，并且，恒流電路2、5中流過的電流的大小也是相同的值。
下面，對(duì)圖3的工作進(jìn)行說明。
在此，輸入電壓IN1～I(xiàn)Nn中將輸入電壓IN1作成為最高電壓。
檢測(cè)部101的NMOS11的源極電壓成為比輸入電壓IN1低該NMOS11的閾值電壓VT的電壓，其它的檢測(cè)部102～10n的NMOS11的源極電壓與對(duì)應(yīng)的輸入電壓IN2～I(xiàn)Nn的差變得比閾值電壓VT小。由此，檢測(cè)部101的NMOS11為導(dǎo)通狀態(tài)，其它的檢測(cè)部102～10n的NMOS11為截止?fàn)顟B(tài)。
結(jié)點(diǎn)N1的電位VN1成為從輸入電壓IN1減去閾值電壓VT后的電位，但是，因?yàn)閷?shí)際上存在NMOS11的導(dǎo)通電阻R1，所以將該NMOS11中流過的電流(即，恒流電路2的電流)設(shè)為I時(shí)，有VN1＝IN1-VT-R1×I。
串聯(lián)連接在NMOS11上的PMOS12中也流過與該NMOS11相同的電流I，進(jìn)而，在對(duì)該P(yáng)MOS12構(gòu)成電流反射鏡電路的PMOS13和NMOS14中也流過相同的電流I。由于向NMOS14的柵極提供輸出電壓OUT，所以將NMOS14的導(dǎo)通電阻設(shè)為R4時(shí)，結(jié)點(diǎn)N2的電位VN2為VN2＝OUT-VT-R4×I。
由于結(jié)點(diǎn)N1、N2連接在運(yùn)算放大器3的非反相輸入端子和反相輸入端子上，所以該運(yùn)算放大器3的輸出電壓OUT成為這些結(jié)點(diǎn)N1、N2的電位VN1、VN2相等的電壓。即，通過運(yùn)算放大器3進(jìn)行反饋工作以使下述的關(guān)系成立。
IN1-VT-R1×I＝OUT-VT-R4×I因?yàn)镹MOS11、14設(shè)定為相同的尺寸，所以R1＝R4。因此，上式成為OUT＝IN1。由此，在輸入電壓IN1～I(xiàn)Nn中最高的電壓IN1作為輸出電壓OUT被輸出。
接著，在輸入電壓IN1～I(xiàn)Nn中，輸入電壓IN1和IN2作成是幾乎相同的電壓VMAX，是比其它的輸入電壓IN3～I(xiàn)Nn高的電壓。
這種情況下，檢測(cè)部101、102的NMOS11同時(shí)為導(dǎo)通狀態(tài)，在這些檢測(cè)部101、102的NMOS11中，流過電流I一半的電流。因此，結(jié)點(diǎn)N1的電位VN1成為VN1＝VMAX-VT-R1×I/2。
另一方面，在對(duì)檢測(cè)部101、102的NMOS11構(gòu)成電流反射鏡電路的PMOS13和NMOS14中也分別流過一半的電流I/2。因此，結(jié)點(diǎn)N2的電位VN2成為VN2＝VMAX-VT-R4×I/2。
由于結(jié)點(diǎn)N1、N2連接在運(yùn)算放大器3的非反相輸入端子和反相輸入端子上，所以該運(yùn)算放大器3的輸出電壓OUT成為這些結(jié)點(diǎn)N1、N2的電位VN1、VN2相等的電壓。即，通過運(yùn)算放大器3進(jìn)行反饋工作，使下述關(guān)系成立。
VMAX-VT-R1×I/2＝OUT-VT-R4×I/2如上所述，因?yàn)镽1＝R4，所以上式變?yōu)镺UT＝VMAX。由此，即使在輸入電壓IN1～I(xiàn)Nn中存在多個(gè)最高電壓VMAX，該電壓VMAX也能正確地作為輸出電壓OUT被輸出。
綜上所述，該實(shí)施例2的最大電壓檢測(cè)電路由于構(gòu)成為將輸入電壓IN1～I(xiàn)Nn施加給NMOS的柵極，所以不流過輸入電流，具有和實(shí)施例1同樣的優(yōu)點(diǎn)。
進(jìn)而，該實(shí)施例2的最大電壓檢測(cè)電路中，提供輸入電壓IN1～I(xiàn)Nn的檢測(cè)部101～10n具有由輸入電壓控制導(dǎo)通狀態(tài)的NMOS11和構(gòu)成為通過電流反射鏡電路流過與該NMOS11相同的電流的NMOS14。而且，進(jìn)行反饋控制，使連接這些NMOS11的源極的結(jié)點(diǎn)N1的電位VN1和連接NMOS14的源極的結(jié)點(diǎn)N2的電位VN2相等。由此，由于即使在存在多個(gè)大致相同電平的最大電壓時(shí)，各檢測(cè)部10中的NMOS11、14也成為相同的導(dǎo)通狀態(tài)，所以具有能夠以高精度檢測(cè)最大電壓的優(yōu)點(diǎn)。(實(shí)施例1的情況中，當(dāng)存在多個(gè)大致相同電平的最大電壓時(shí)，在輸入側(cè)的NMOS11～1n中恒定電流I進(jìn)行分流，與輸出側(cè)的NMOS4中流過的電流不一致。因此，NMOS1、4的導(dǎo)通電阻引起的壓降不同，存在不能檢測(cè)出正確的最大電壓的可能。)另外，雖然在上述實(shí)施例2中對(duì)最大電壓檢測(cè)電路進(jìn)行了說明，但是通過調(diào)換NMOS和PMOS、相反地連接電源電位VDD和接地電位GND，由此可得到最小電壓檢測(cè)電路。
權(quán)利要求
1.一種最大電壓檢測(cè)電路，其特征在于，具備多個(gè)第1N溝道MOS晶體管，連接在電源電位和第1結(jié)點(diǎn)之間，具有由提供給各個(gè)柵極的輸入電壓控制導(dǎo)通狀態(tài)的同一電特性；第2N溝道MOS晶體管，具有與上述第1N溝道MOS晶體管相同的電特性，連接在電源電位和第2結(jié)點(diǎn)之間，由提供給柵極的輸出電壓控制導(dǎo)通狀態(tài)；第1以及第2恒流電路，分別連接在上述第1、第2結(jié)點(diǎn)與接地電位之間，流過相同的恒定電流；以及運(yùn)算放大器，在上述第1以及第2結(jié)點(diǎn)上分別連接非反相輸入端子以及反相輸入端子，從輸出端子輸出上述輸出電壓。
2.一種最大電壓檢測(cè)電路，其特征在于，具有多個(gè)檢測(cè)電路，連接在電源電位與第1、第2結(jié)點(diǎn)之間，具有由分別提供的輸入電壓控制流向該第1以及第2結(jié)點(diǎn)的電流的同一電特性；第1以及第2恒流電路，分別連接在上述第1、第2結(jié)點(diǎn)與接地電位之間，流過相同的恒定電流；以及運(yùn)算放大器，在上述第1以及第2結(jié)點(diǎn)上分別連接非反相輸入端子以及反相輸入端子，從輸出端子輸出上述輸出電壓，上述各檢測(cè)電路具備第1N溝道MOS晶體管，連接在第1內(nèi)部結(jié)點(diǎn)和上述第1結(jié)點(diǎn)之間，由提供給柵極的上述輸入電壓控制導(dǎo)通狀態(tài)；第1P溝道MOS晶體管，連接在電源電位和上述第1內(nèi)部結(jié)點(diǎn)之間，由該第1內(nèi)部結(jié)點(diǎn)的電位控制導(dǎo)通狀態(tài)；第2P溝道MOS晶體管，連接在電源電位和第2內(nèi)部結(jié)點(diǎn)之間，通過和上述第1P溝道MOS晶體管構(gòu)成電流反射鏡電路從而控制為與上述第1P溝道MOS晶體管相同的導(dǎo)通狀態(tài)；以及第2N溝道MOS晶體管，連接在上述第2內(nèi)部結(jié)點(diǎn)和上述第2結(jié)點(diǎn)之間，由上述輸出電壓控制導(dǎo)通狀態(tài)。
3.一種最小電壓檢測(cè)電路，其特征在于，具備多個(gè)第1P溝道MOS晶體管，連接在接地電位和第1結(jié)點(diǎn)之間，具有由提供給各個(gè)柵極的輸入電壓控制導(dǎo)通狀態(tài)的同一電特性；第2P溝道MOS晶體管，具有與上述第1P溝道MOS晶體管相同的電特性，連接在接地電位和第2結(jié)點(diǎn)之間，由提供給柵極的輸出電壓控制導(dǎo)通狀態(tài)；第1以及第2恒流電路，分別連接在上述第1、第2結(jié)點(diǎn)與電源電位之間，流過相同的恒定電流；以及運(yùn)算放大器，在上述第1以及第2結(jié)點(diǎn)上分別連接非反相輸入端子以及反相輸入端子，從輸出端子輸出上述輸出電壓。
4.一種最小電壓檢測(cè)電路，其特征在于，具有多個(gè)檢測(cè)電路，連接在接地電位與第1、第2結(jié)點(diǎn)之間，具有由分別提供的輸入電壓控制從該第1以及第2結(jié)點(diǎn)流入的電流的同一電特性；第1以及第2恒流電路，分別連接在上述第1、第2結(jié)點(diǎn)與電源電位之間，流過相同的恒定電流；以及運(yùn)算放大器，在上述第1以及第2結(jié)點(diǎn)上分別連接非反相輸入端子以及反相輸入端子，從輸出端子輸出上述輸出電壓，上述各檢測(cè)電路具備第1P溝道MOS晶體管，連接在第1內(nèi)部結(jié)點(diǎn)和上述第1結(jié)點(diǎn)之間，由提供給柵極的上述輸入電壓控制導(dǎo)通狀態(tài)；第1N溝道MOS晶體管，連接在接地電位和上述第1內(nèi)部結(jié)點(diǎn)之間，由該第1內(nèi)部結(jié)點(diǎn)的電位控制導(dǎo)通狀態(tài)；第2N溝道MOS晶體管，連接在接地電位和第2內(nèi)部結(jié)點(diǎn)之間，通過和上述第1N溝道MOS晶體管構(gòu)成電流反射鏡電路從而控制為與該第1N溝道MOS晶體管相同的導(dǎo)通狀態(tài)；以及第2P溝道MOS晶體管，連接在上述第2內(nèi)部結(jié)點(diǎn)和上述第2結(jié)點(diǎn)之間，由上述輸出電壓控制導(dǎo)通狀態(tài)。
全文摘要
本發(fā)明提供一種不需要輸入電流的最大電壓檢測(cè)電路和最小電壓檢測(cè)電路。在電源電位和結(jié)點(diǎn)N1之間連接特性相同的NMOS文檔編號(hào)H03K19/20GK1877992SQ200610006838
公開日2006年12月13日 申請(qǐng)日期2006年2月5日 優(yōu)先權(quán)日2005年6月9日
發(fā)明者山本章平 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社