專利名稱：可編程的低噪聲放大器及方法
技術(shù)領(lǐng)域：
本發(fā)明大體而言涉及低噪聲放大器，且更具體而言涉及具有可編程的增益的低噪 聲放大器。
背景技術(shù)：
作為背景技術(shù)， 一對以差動方式耦合的MOSFET(金屬氧化物半導(dǎo)體場效晶體管) 的源電極之間的串聯(lián)電阻是在差動放大器中引起噪聲的主要原因。圖1中所示的現(xiàn)有 技術(shù)電路顯示一極低噪聲的差動放大器l，其包括一P溝道電流源晶體管Q1，所述P 溝道電流源晶體管Ql將其漏極在一節(jié)點(diǎn)2處直接連接至一對P溝道輸入晶體管Q2、 Q3的源極。輸入晶體管Q2、 Q3的漏極在輸出節(jié)點(diǎn)3、 4處連接至電阻為RL的負(fù)載 晶體管5、 6。對輸入晶體管Q2、 Q3的柵極分別施加輸入電壓Vin+、 Vin-，且在輸出 導(dǎo)體3、 4的漏極處的節(jié)點(diǎn)3、 4處分別產(chǎn)生輸出電壓Vout-、 Vout+。放大器1的噪聲 極低的原因在于在晶體管Q2、 Q3的共同耦合的源電極之間未連接電阻器。
放大器l的增益表示為
方程式(1):增益二GmxRL，
其中Gm是該對差動連接的輸入晶體管Q2、 Q3的跨導(dǎo)且表示為 方程式(2): Gm=SQR{n'Cox《W/L>I},
其中SQR表示括弧內(nèi)表達(dá)式的平方根，i!為輸入晶體管Q2、 Q3的溝道區(qū)域中多 數(shù)載流子的遷移率，Cox為由每一輸入晶體管Q2、 Q3的柵極及溝道區(qū)域所形成的電 容，W/L為每一輸入晶體管Q2、 Q3的溝道寬度對溝道長度之比率，且I為流過每一 輸入晶體管Q2、 Q3的電流。
現(xiàn)有技術(shù)低噪聲放大器1略呈非線性并會引起失真，然而在某些應(yīng)用中這是可以 接受的。如果所述失真令人無法接受，則可按例如在Koen的名稱為"低噪聲差動輸入、 差動輸出放大器及方法(Low Noise Differential Input, Differential Output Amplifier And Method)"的第6,118,340中所解釋的各種方式來降低失真。
通常，電流源晶體管Q1中的尾電流10是恒定的，以便使放大器1能夠獲得一特 定的輸出電壓擺動。因此，由于W/L之比率固定不變，因而現(xiàn)有技術(shù)低噪聲放大器1 的增益是不可變的或者不可編程的。然而，在許多種應(yīng)用中卻非常希望放大器具有可 編程的增益。
對于必須以低的失真來處理例如超聲波等具有極寬動態(tài)范圍的信號的系統(tǒng)而言，常常需要降低低噪聲放大器的輸入的增益。還非常希望能夠通過電子方法來降低放大 器增益，因?yàn)楫?dāng)可用于調(diào)整增益的電極到達(dá)半導(dǎo)體封裝的邊緣時(shí)常常會形成寄生阻抗。 這些寄生阻抗常常使增益不精確并可能會造成電路振蕩。通過能夠降低放大器增益， 與其中放大級配置成僅具有高的增益的情形相比，可處理更大幅值的輸入信號。高的 增益設(shè)定值對于實(shí)現(xiàn)最低的噪聲而言是可取的但將因強(qiáng)的輸入信號而造成"過載"。允 許降低增益會導(dǎo)致噪聲升高，但放大器可處理更大幅值的輸入信號。
存在各種已知的用于提供可編程增益放大器的技術(shù)，其中某些技術(shù)涉及到在輸入 晶體管(例如Q2， Q3)的源極之間接入及/或斷開具有不同值的增益電阻器，其他現(xiàn) 有的可編程增益放大器則利用各種技術(shù)以可控方式調(diào)整或改變耦合于輸入晶體管(例 如Q2， Q3)的源極之間的增益電阻器的電阻。遺憾的是，連接于輸入晶體管Q2， Q3 之間的任何電阻均會引入噪聲，且因此與圖1所示的基本的現(xiàn)有技術(shù)低噪聲放大器1 的噪聲相比，此種類型的現(xiàn)有技術(shù)可編程增益放大器內(nèi)在地具有相對高的噪聲。(耦合 于差動耦合的輸入晶體管(例如Q2， Q3)的源極之間的電阻R所引入的噪聲近似等 于4HB'R的平方根，其中k為玻爾茲曼(Boltzmann)常數(shù)，T為以開爾文度數(shù)為 單位的絕對溫度，且B為帶寬)。
使用外部開關(guān)選擇性地切換外部電阻器來控制放大器增益的現(xiàn)有技術(shù)成本較高 并因?qū)嶓w尺寸較大而不方便，且還會因存在與外部電阻器及開關(guān)相關(guān)聯(lián)的寄生電容而 降低電路的性能。
因此，人們對低噪聲、可編程增益放大器的需要尚未得到滿足。
人們對可擴(kuò)展能以低的失真來放大的信號的動態(tài)范圍的低噪聲、可編程增益MOS 或CMOS放大器的需要也尚未得到滿足。人們對可擴(kuò)展能以低的失真來放大的輸入信號的動態(tài)范圍的低噪聲、可編程增益 MOS或CMOS放大器的需要也尚未得到滿足。
人們對一種無需使用外部增益控制電阻器及所述外部增益控制電阻器在印刷電 路板上所需的相關(guān)聯(lián)的大的面積量并消除與其相關(guān)聯(lián)的成本的低噪聲、可編程增益 MOS或CMOS放大器的需要也尚未得到滿足。

發(fā)明內(nèi)容
- 本發(fā)明的一個(gè)目的是提供一種適合使用MOS或CMOS半導(dǎo)體制作工藝來制作的 低噪聲、可編程增益放大器。
本發(fā)明的另一目的是提供一種可擴(kuò)展能以低失真得到放大的輸入信號的動態(tài)范 圍的低噪聲、可編程增益MOS或CMOS放大器。
本發(fā)明的另一目的是提供一種可使用單個(gè)控制信號以電子方式進(jìn)行編程、從而消 除寄生阻抗對放大器增益的影響的低噪聲、可編程増益MOS或CMOS放大器。
本發(fā)明的另一目的是提供一種無需使用外部增益控制電阻器及在印刷電路板上所需的相關(guān)聯(lián)的面積量并消除與其相關(guān)聯(lián)的成本的低噪聲、可編程增益MOS或CMOS 放大器。
本發(fā)明的另一目的是提供一種能同時(shí)實(shí)現(xiàn)低電流噪聲及低電壓噪聲的低噪聲、低 成本可編程增益放大器。
人們對一種使用最少數(shù)量的增益控制信號導(dǎo)體來控制可編程增益放大器的增益 的方法的需要也尚未得到滿足。
概括說來，根據(jù)一實(shí)施例，本發(fā)明提供一種可編程增益低噪聲放大器，其包括
一尾電流晶體管，其具有一耦合至一第一參考電壓的源極并具有一漏極；及復(fù)數(shù)個(gè)輸 入晶體管，其分別具有一耦合至一共用輸入端的柵極及一耦合至一共用輸出端的漏極。
復(fù)數(shù)個(gè)開關(guān)晶體管選擇性地耦合至少某些輸入晶體管的源極，以響應(yīng)于復(fù)數(shù)個(gè)增益選 擇信號而分別啟用或禁用自尾電流晶體管的漏極流出的尾電流。 一負(fù)載電阻器耦合于 所述共用輸出端與一第二參考電壓之間。
在另一實(shí)施例中，本發(fā)明提供一種可編程增益低噪聲放大器，其包括 一尾電流 晶體管，其具有一耦合至一第一參考電壓的源極及一漏極；及復(fù)數(shù)對差動耦合的輸入 晶體管，其中每一對均包括 一第一輸入晶體管，其具有一耦合至一第一共用輸入端 的柵極及一耦合至一第一共用輸出端的漏極；及一第二輸入晶體管，具有一耦合至一 第二共用輸入端的柵極、 一與所述第一輸入晶體管的一源極共同連接的源極、及一耦 合至一第二共用輸出端的漏極。某些或所有對中的第一及第二輸入晶體管的共同連接 的源極耦合至所述尾電流晶體管的漏極。在一個(gè)所述的實(shí)施例中，提供復(fù)數(shù)個(gè)開關(guān)晶 體管來耦合除一對之外的所有對中第一及第二輸入晶體管的源極，以便響應(yīng)于復(fù)數(shù)個(gè) 選擇信號來分別啟用或禁用自所述尾電流晶體管的漏極流出的尾電流。 一第一負(fù)載電 阻器耦合于所述第一共用輸出端與一第二參考電壓之間且一第二負(fù)載電阻器耦合于所 述第二共用輸出端與所述第二參考電壓之間。
在前面所述的實(shí)施例中，每一對中第一輸入晶體管的溝道長度對溝道寬度之比率 等于該對中第二輸入晶體管的溝道長度對溝道寬度之比率，其中第一及第二輸入晶體 管的溝道長度對溝道寬度之比率分別在各對之間逐漸變大。各個(gè)開關(guān)晶體管將除一第 一對之外的所有對中第一及第二輸入晶體管的源極分別耦合至所述尾電流晶體管的漏 極，所述第一對中第一及第二輸入晶體管的源極在不使用中間開關(guān)晶體管的情況下耦 合至所述尾電流晶體管的漏極。
在一實(shí)施例中，各個(gè)開關(guān)晶體管將所有對的第一及第二輸入晶體管的源極分別耦 合至所述尾電流晶體管的漏極。
在某些所述的實(shí)施例中，所述第一及第二輸入晶體管為P溝道晶體管，且所述開 關(guān)晶體管也為P溝道晶體管。所述尾電流晶體管為一P溝道晶體管，其將柵極耦合至 一電流鏡控制晶體管的一柵極及漏極，所述電流鏡控制晶體管的源極則耦合至所述第 一參考電壓。 一偏壓控制電路包括 一電流鏡晶體管，其具有一呈電流鏡關(guān)系耦合至 尾電流晶體管的柵極的柵極及漏極；一耦合于所述電流鏡的電流路徑中的控制晶體管；一運(yùn)算放大器，其具有一耦合至一第三參考電壓的第一輸入端、 一耦合至所述控制晶 體管的一源極的第二輸入端、及一耦合至所述控制晶體管的一柵極的輸出端；及一控 制電阻器，其在所述控制晶體管的電流路徑中耦合于所述運(yùn)算放大器的第二輸入端與 所述第二控制電壓之間。所述控制電阻器較佳與所述第一及第二負(fù)載電阻器由相同的 電阻性材料構(gòu)成并在相同的制造工藝中形成，以便可實(shí)現(xiàn)根據(jù)溫度及工藝變化來對尾 電流進(jìn)行精確的跟蹤。 一增益選擇電路響應(yīng)于一增益選擇輸入來運(yùn)行以分別在所述復(fù) 數(shù)個(gè)開關(guān)晶體管的柵極上產(chǎn)生所需的增益選擇信號。


圖l (現(xiàn)有技術(shù))為一基本的現(xiàn)有技術(shù)低噪聲MOS放大器的示意圖； 圖2為一本發(fā)明可編程增益低噪聲放大器的示意圖； 圖3為一本發(fā)明可編程增益低噪聲放大器的另一實(shí)施例的示意圖； 圖4為本發(fā)明另一可編程增益低噪聲放大器的示意圖。
具體實(shí)施例方式
現(xiàn)在參見圖2， 一低噪聲可編程差動放大器10包括一具有一運(yùn)算放大器12的偏 壓電路，運(yùn)算放大器12的"+"輸入端耦合至一參考電壓Vref，其輸出端連接至一 N溝 道控制晶體管Ql的柵極，且其"-"輸入端連接至晶體管Ql的源極。 一電阻為RB的電 阻器14連接于地電位與晶體管Q1的源極之間。晶體管Q1的漏極連接至一P溝道電 流鏡晶體管Q2的漏極及晶體管Q2和一 P溝道電流鏡輸出晶體管Q3 (在本文中稱作 尾電流晶體管Q3)的柵極。在上述偏壓電路及晶體管Q2的運(yùn)行中， 一尾電流IO流過 尾電流晶體管Q3，以如下文所述根據(jù)與控制電阻器14及負(fù)載電阻器30、 32相關(guān)聯(lián)的 溫度及處理參數(shù)來實(shí)現(xiàn)對尾電流IO的追蹤。晶體管Q2、 Q3的源極連接至一第一參考 電壓VDD。晶體管Q3的漏極連接(在節(jié)點(diǎn)或?qū)w18處)至P溝道輸入晶體管Q4、 Q5的源極及開關(guān)晶體管Q6、 Q9、 Q12的源極。
晶體管Q4、 Q5構(gòu)成一輸入晶體管"差動耦合對"。輸入晶體管Q4的柵極連接成 接收輸入端19A處的輸入電壓Vin+，且輸入晶體管Q5的柵極連接成接收輸入端19B 處的輸入電壓Vin-。輸入晶體管Q4的漏極連接成在輸出端26A處產(chǎn)生一輸出電壓 Vout-，且輸入晶體管Q5的漏極連接成在輸出端26B處產(chǎn)生一輸出信號Vout+。(本文 中所用的術(shù)語"差動耦合晶體管"旨在囊括一對連接或耦合成使源極共用并對施加于其 柵極之間的差動信號作出響應(yīng)的晶體管，如在圖1及2中針對輸入晶體管所示。然而， 術(shù)語"差動耦合晶體管"還旨在囊括一對將其柵極連接于一起并對施加于其源極上的差 動信號作出響應(yīng)的晶體管)。
開關(guān)晶體管Q6、 Q9、 Q12用作開關(guān)晶體管，其柵極分別連接至柵極選擇信號B1、 B2、 B3。開關(guān)晶體管Q6的漏極在20處連接至差動連接的一對輸入晶體管Q7、 Q8的源極，輸入晶體管Q7、 Q8的漏極則分別連接至輸出端26A及26B。輸入晶體管Q7、 Q8的柵極分別連接至Vin+、 Vin-。類似地，開關(guān)晶體管Q9的漏極在22處連接至差 動連接的一對輸入晶體管QIO、 Qll的源極，輸入晶體管QIO、 Qll的漏極則分別連 接至輸出端26A及26B。輸入晶體管QIO、 Qll的柵極分別連接至Vin+、 Vin-。類似 地，開關(guān)晶體管Q12的漏極在24處連接至差動連接的一對輸入晶體管Q13、 Q14的 源極，輸入晶體管Q13、Q14的漏極則分別連接至輸出端26A及26B。輸入晶體管Q13、 Q14的柵極分別連接至Vin+、 Vin-。
差動輸入晶體管對Q4/Q5、 Q7/Q8、 Q10/Q11、 Q13/Q14中各輸入晶體管的W/L 比率(溝道寬度對溝道長度之比率)按該次序逐漸變大。例如，對于差動輸入晶體管 對Q4/Q5、 Q7/Q8、 Q10/Q11、 Q13/Q14中的各晶體管而言，差動輸入晶體管對Q4/Q5、 Q7/Q8、 Q10/Q11、 Q13/Q14中各輸入晶體管的W/L比率的實(shí)例性值可分別為180/.5、 800/.5、 4200/.5、及16，000/.5。(在上述比值中所示的W及L值是以微米為單位)。當(dāng) 所有開關(guān)晶體管Q6、 Q9、 Q12均關(guān)斷時(shí)，來自電流源晶體管Q3的所有尾電流I0均 流入輸入晶體管Q4、 Q5的源極內(nèi)。低噪聲可編程放大器所實(shí)現(xiàn)的增益可根據(jù)方程式 (1)及(2)來精確度確定。
然后，如果開關(guān)晶體管Q6關(guān)斷，則大多數(shù)尾電流I0流經(jīng)開關(guān)晶體管Q6并流入 晶體管Q7、 Q8的源極內(nèi)，因?yàn)槠漭斎腚娮柽h(yuǎn)低于輸入晶體管Q4、 Q5的源極電阻。 如果開關(guān)晶體管Q6然后關(guān)斷且開關(guān)晶體管Q9導(dǎo)通，則會有甚至更多的尾電流10流 經(jīng)開關(guān)晶體管Q9及輸入晶體管Q10、 QU。同樣，這是因?yàn)槠湓礃O電阻遠(yuǎn)低于輸入晶 體管Q4、 Q5的源極電阻。最后，如果開關(guān)晶體管Q9然后關(guān)斷且開關(guān)晶體管Q12導(dǎo) 通，則會有甚至更多的尾電流I0流經(jīng)開關(guān)晶體管Q12及輸入晶體管Q13、 Q14，這同 樣是因?yàn)槠潆娮柽h(yuǎn)小于輸入晶體管Q4、 Q5的電阻。
應(yīng)注意，如果所有差動輸入晶體管Q7/Q8、 Q10/Q11、 Q13/Q14的W/L比率均明 顯大于輸入晶體管Q4/Q5的W/L比率，則可通過上面的方程式(1)及(2)來相當(dāng)精 確地確定在將開關(guān)晶體管Q6、 Q9、 Q12全部關(guān)斷且隨后每次一個(gè)地導(dǎo)通每一開關(guān)晶 體管Q6、 Q9、 Q12時(shí)低噪聲可編程放大器10的這四個(gè)增益值。對于上面所述的W/L 的實(shí)例性值，通過方程式(1)及(2)針對一特定集成電路制造工藝確定出的值顯示 于下表中
皿 增益(dB)
180/.5 6
隨.5 14
4200/.5 20
16,000/.5 23
應(yīng)注意，盡管圖1中顯示四個(gè)不同的輸入晶體管差動對，然而也可提供任何適宜 數(shù)量的差動輸入晶體管對，此主要受限于負(fù)載效應(yīng)一其將往往會降低放大器的帶寬。 (術(shù)語"負(fù)載效應(yīng)"是指當(dāng)并聯(lián)連接越多的輸入晶體管差動對時(shí)，會在輸出端26A及26B的導(dǎo)體上積聚越大的寄生電容，且此會降低放大器帶寬。)
輸出導(dǎo)體26A連接至一電阻為RL的負(fù)載電阻器30的第一端，且輸出導(dǎo)體26B 連接至電阻也為RL的另一負(fù)載電阻器32的第一端。負(fù)載電阻器30及32的第二端則 接地。上述偏壓電路的控制電阻器14較佳與負(fù)載電阻器30及32由相同的材料構(gòu)成， 因而該偏壓電路會使尾電流I0恰當(dāng)?shù)刈粉欂?fù)載電阻器30及32中的任何溫度變化并還 追蹤與電阻器材料相關(guān)聯(lián)的工藝參數(shù)。
在工作中，晶體管Q6、 Q9、 Q12用作開關(guān)來選擇性地將尾電流晶體管Q3的漏 極連接至其中一個(gè)差動輸入晶體管對Q7/Q8、 Q10/Q11、 Q13/Q14中所選的一對。例 如，當(dāng)增益選擇信號B1接地時(shí)，增益選擇信號B2及B3連接至VDD，且僅開關(guān)晶體 管Q6導(dǎo)通。
應(yīng)了解，對于許多CMOS制造工藝而言，可用的電阻器材料在通常的制造工藝波 動及電路工作溫度波動內(nèi)只能產(chǎn)生具有中等精確度的電阻值。包含運(yùn)算放大器12、晶 體管Ql及電阻器14的偏壓電路會減小所述溫度波動，這是因?yàn)檫\(yùn)算放大器12的運(yùn) 行會在與負(fù)載電阻器30、 32由相同材料構(gòu)成并在同一制造工藝中形成的電阻器14兩 端施加參考電壓Vref。所形成的電流流過控制晶體管Q1及電流鏡控制晶體管Q2，并 受到鏡反射(且還按比例縮放一如果需要)以使電流鏡輸出晶體管Q3形成一密切追 蹤負(fù)載電阻器30及32的溫度及薄膜電阻的尾電流10值。
如果單獨(dú)設(shè)定電流I，則通過簡單地將方程式(2)代入方程式(1)而得到下式 來獲得增益值(Gain):
方程式(3): Gain = SQR{|i.Cox(W/L)'I}RL
這意味著增益值與負(fù)載電阻RL的值成正比。如果負(fù)載電阻RL發(fā)生變化，則增 益值將按相同的比例發(fā)生變化。
然而，如果尾電流I0且因而I取決于圖2中所示的偏壓電路，例如如果 方程式(4): I = Vref/RB，
則通過簡單地將方程式(4)代入方程式(2)而得到下式來獲得gm:
方程式(5): gm = SQR{pCox'(W/L)'(Vref/RB)}。
將方程式(5)代入方程式(1)中便得到
方程式(6): Gain = SQR{p'Cox'(W/L)Vref/RB }RL。
假定控制電阻器14 (電阻為RB)及負(fù)載電阻器30、 32 (電阻為RL)是由相同 的材料構(gòu)成，則方程式(6)中的RB可代換為K.RL，其中K為一等于RB/RL的恒定 比值，從而得到
方程式(7): Gain = SQR{|iCox(W/LHVref/KRL)},RL，
其可簡化為
方程式(8): Gain = SQR{^iCox.(W/L).(Vref/K)}.SQR{RL}。
這意味著增益值對于RL的依賴性得到降低。增益值并非直接依賴于RL的值， 而是依賴于負(fù)載電阻RL的平方根，這表明依賴程度有所降低。因此，例如，如果RL變化10%，則增益值將變化4.88%。
圖3顯示本發(fā)明的另一實(shí)施例，其中所有差動輸入晶體管對(包括晶體管對 Q4/Q5)均通過開關(guān)晶體管耦合至尾電流導(dǎo)體18。圖3中的電路類似于圖2中的電路， 只是一額外的開關(guān)晶體管Q15將其源極連接至尾電流導(dǎo)體18、將其柵極耦合成接收一 增益選擇信號B0、并將其漏極在21處連接至輸入晶體管Q4、 Q5的源極。 一開關(guān)選 擇電路35根據(jù)一施加于一增益控制輸入端36處的增益選擇(GAIN SELECT)信號來 工作，以在開關(guān)晶體管Q15、 Q6、 Q9、 Q12的柵極上分別產(chǎn)生所需的開關(guān)選擇信號 B0、 Bl、 B2、 B3。所述增益選擇信號可為一數(shù)字代碼的形式，其經(jīng)過開關(guān)選擇電路 35解碼以產(chǎn)生為使開關(guān)晶體管(或開關(guān)晶體管的組合)導(dǎo)體所需的所期望開關(guān)選擇信 號(或開關(guān)選擇信號的組合)，從而獲得所期望的增益。另一選擇為，增益選擇信號可 為一模擬電壓信號，其由開關(guān)選擇電路35轉(zhuǎn)換成一數(shù)字代碼，然后開關(guān)選擇電路35 將所述數(shù)字代碼解碼以產(chǎn)生所期望的開關(guān)選擇信號。總之，所屬技術(shù)領(lǐng)域中的技術(shù)人 員可容易地提供開關(guān)選擇電路35的一種可行的實(shí)施方案，以根據(jù)增益選擇增益控制信 號來提供所期望的開關(guān)選擇信號從而獲得所期望的放大器增益。在某些情形中，此具 有能通過僅在單個(gè)導(dǎo)體上傳輸單個(gè)模擬控制信號而非在多個(gè)導(dǎo)體上傳輸若干數(shù)字控制 信號來控制可編程增益放大器10的優(yōu)點(diǎn)。
通常，開關(guān)選擇電路35將每次僅導(dǎo)通其中一個(gè)開關(guān)晶體管Q15、 Q6、 Q9、 Q12， 以便選擇這四個(gè)差動輸入晶體管對中的一個(gè)，并因而為可編程增益低噪聲放大器10A 選擇上述四個(gè)增益值(即6、 14、 20、 23)中的一個(gè)。然而，在某些情形中，可能希 望同時(shí)導(dǎo)通不止一個(gè)開關(guān)晶體管來獲得所期望的增益。
圖4顯示另一低噪聲、可編程增益放大器10B，其類似于圖2中所示的放大器， 只是提供一單端輸入信號Vin。 Vin施加至輸入導(dǎo)體19A，且僅產(chǎn)生一單端輸出信號 Vout。 Vout形成于單個(gè)負(fù)載電阻器30的兩端并產(chǎn)生于輸出導(dǎo)體26A上。未提供差動 輸入晶體管對，因?yàn)樵趫D4中省略了圖2中所示的輸入晶體管Q5、 Q8、 Qll、 Q14。 如圖所示，旁路電容器C連接于地電位與每一輸入晶體管的源極之間。(旁路電容器 是為晶體管Q1、 Q7、 QIO、 Q13的源極提供一低阻抗接地路徑所需的。這是必需的， 因?yàn)闉楂@得增益，需要將各個(gè)晶體管的源極以AC地電位為參考。)此種類型的單端低 噪聲、可編程增益放大器可用于各種RF應(yīng)用中。
上述發(fā)明提供一種能夠滿足上文所述市場需求的實(shí)用、低成本、低噪聲可編程增 益電壓放大器。
由于能夠容易地控制放大器增益，因而所述低噪聲、可編程增益MOS(或CMOS 放大器)可擴(kuò)展能在失真較低情況下得到放大的輸入信號的動態(tài)范圍。所述的低噪聲、 可編程增益MOS或CMOS放大器可使用施加至一 ADC (模擬-數(shù)字轉(zhuǎn)換器)的單個(gè) 模擬控制信號以電子方式進(jìn)行編程，所述ADC的數(shù)字輸出用于選擇不同的開關(guān)晶體 管。無需使用外部增益電阻器及開關(guān)晶體管來控制增益，且通過避免了與現(xiàn)有技術(shù)可 編程增益放大器的外部電阻器及開關(guān)相關(guān)聯(lián)的寄生電容而實(shí)現(xiàn)了放大器性能的改良。可通過向一模擬-數(shù)字轉(zhuǎn)換器傳輸僅單個(gè)模擬控制信號、由所述模擬-數(shù)字轉(zhuǎn)換器產(chǎn)生 施加至開關(guān)晶體管的柵極的對應(yīng)數(shù)字控制信號來方便地控制所述低噪聲可編程增益放 大器的增益。
盡管上文是參照本發(fā)明的幾個(gè)特定實(shí)施例來說明本發(fā)明，然而所屬技術(shù)領(lǐng)域的技 術(shù)人員將能夠?qū)Ρ景l(fā)明的所述實(shí)施例作出各種修改，此并不背離本發(fā)明的范疇。打算 使所有與本文所述內(nèi)容存在非實(shí)質(zhì)性不同但以實(shí)質(zhì)相同的方式分別執(zhí)行相同的功能以 實(shí)現(xiàn)與權(quán)利要求書中相同的結(jié)果的所有元件及步驟均包含于本發(fā)明的范疇內(nèi)。例如， 開關(guān)晶體管及輸入晶體管可為N溝道晶體管。
權(quán)利要求
1、一種可編程增益、低噪聲放大器，其包括(a)一尾電流晶體管，其具有一耦合至一第一參考電壓的源極及一漏極；(b)復(fù)數(shù)個(gè)輸入晶體管，其每一個(gè)均具有一耦合至一共用輸入端的柵極、一耦合至一共用輸出端的漏極、及一耦合至所述尾電流晶體管的所述漏極的源極；(c)復(fù)數(shù)個(gè)開關(guān)晶體管，其分別響應(yīng)于復(fù)數(shù)個(gè)增益選擇信號來選擇性地啟用或禁用自所述尾電流晶體管的所述漏極流至所述輸入晶體管中至少某些輸入晶體管的所述源極的電流；及(d)一負(fù)載電阻器，其耦合于所述輸出端與一第二參考電壓之間。
2、 如權(quán)利要求1所述的放大器，其中所述各個(gè)輸入晶體管的所述溝道長度對溝 道寬度之比率逐漸變大。
3、 如權(quán)利要求1所述的放大器，其進(jìn)一步包括一偏流控制電路，所述偏流控制 電路包括 一呈電流鏡關(guān)系耦合至所述尾電流晶體管的電流鏡晶體管； 一耦合于所述 電流鏡晶體管的電流路徑中的控制晶體管； 一運(yùn)算放大器，所述運(yùn)算放大器具有一耦 合至一第三參考電壓的第一輸入端、一耦合至所述控制晶體管的一源極的第二輸入端、 及一耦合至所述控制晶體管的一柵極的輸出端；及一控制電阻器，其在所述控制晶體 管的所述電流路徑中耦合于所述運(yùn)算放大器的所述第二輸入端與所述第二控制電壓之 間。
4、 如權(quán)利要求3所述的放大器，其中所述控制電阻器與所述負(fù)載電阻器由相同 的電阻性材料構(gòu)成并在一相同制作工藝中形成。
5、 如權(quán)利要求1所述的放大器，其進(jìn)一步包括開關(guān)選擇電路，所述開關(guān)選擇電 路響應(yīng)于一增益選擇輸入來工作以分別在所述復(fù)數(shù)個(gè)開關(guān)晶體管的所述柵極上產(chǎn)生所 述增益選擇信號。
6、 如權(quán)利要求l， 3， 4或5中任一權(quán)利要求所述的放大器，其中所述復(fù)數(shù)個(gè)輸 入晶體管包括復(fù)數(shù)個(gè)各自具有一耦合至一第一共用輸入端的柵極及一耦合至一第一共 用輸出端的漏極的第一輸入晶體管，且其中所述負(fù)載電阻器是一耦合于所述第一共用 輸出端與所述第二參考電壓之間的第一負(fù)載電阻器；所述放大器進(jìn)一步包括復(fù)數(shù)個(gè)第二輸入晶體管，其各自具有一耦合至一第二共用輸入端的柵極、 一耦合 至一第二共用輸出端的漏極、及一耦合至所述尾電流電阻器的所述漏極的源極；所述復(fù)數(shù)個(gè)第一及第二輸入晶體管中的各自若干輸入晶體管連接成使其源極共用，以形成復(fù)數(shù)個(gè)差動耦合的輸入晶體管對；及一第二負(fù)載電阻器，其耦合于所述第二共用輸出端與所述第二參考電壓之間； 所述復(fù)數(shù)個(gè)開關(guān)晶體管分別響應(yīng)于所述復(fù)數(shù)個(gè)增益選擇信號來選擇性地啟用或禁用自所述尾電流晶體管的所述漏極流至所述對中至少某些對的所述第一及第二輸入晶體管的所述源極的電流。
7、 如權(quán)利要求6所述的放大器，其中每一對中所述第一輸入晶體管的一溝道長 度對溝道寬度之比率等于所述對中所述第二輸入晶體管的一溝道長度對溝道寬度之比 率，且其中各個(gè)對中所述第一及第二輸入晶體管的所述溝道長度對溝道寬度之比率逐 漸變大。
8、 如權(quán)利要求6或7所述的放大器，其中所述開關(guān)晶體管將所述各對中除一第一對之外的所有對的所述第一及第二輸入晶體管的所述源極分別耦合至所述尾電流晶 體管的所述漏極，所述各對中所述第一對的所述第一及第二輸入晶體管的所述源極在 不使用一中間開關(guān)晶體管的情況下耦合至所述尾電流晶體管的所述漏極。
9、 如權(quán)利要求1-8中任一權(quán)利要求所述的放大器，其中所述輸入晶體管為P溝 道晶體管。
10、 如權(quán)利要求1-9中任一權(quán)利要求所述的放大器，其中所述開關(guān)晶體管為P溝 道晶體管。
11、 如權(quán)利要求1-10中任一權(quán)利要求所述的放大器，其中所述尾電流晶體管為一 P溝道晶體管，其具有一耦合至一 P溝道電流鏡控制晶體管的一柵極及漏極的柵極， 所述P溝道電流鏡控制晶體管具有一耦合至所述第一參考電壓的源極。
12、 一種可編程增益低噪聲放大器，其包括(a) —尾電流晶體管，其具有一耦合至一第一參考電壓的源極及一漏極；(b) 復(fù)數(shù)對差動耦合的輸入晶體管，每一對均包括 一第一輸入晶體管，其具 有一耦合至一第一共用輸入端的柵極及一耦合至一第一共用輸出端的漏極；及一第二 輸入晶體管，具有一耦合至一第二共用輸入端的柵極、 一耦合至所述各自對第一輸入 晶體管的一源極的源極、及一耦合至一第二共用輸出端的漏極，每一對中的所述第一 及第二輸入晶體管的所述源極均耦合至所述尾電流晶體管的所述漏極；(C) 用于分別響應(yīng)于復(fù)數(shù)個(gè)增益選擇信號來選擇性地啟用或禁用自所述尾電流 晶體管的所述漏極流至所述各對中至少某些對的所述第一及第二輸入晶體管的源極的電流；及(d) —耦合于所述第一共用輸出端與一第二參考電壓之間的第一負(fù)載電阻器及 一耦合于所述第二共用輸出導(dǎo)體與所述第二參考電壓之間的第二負(fù)載電阻器。
13、 一種在一低噪聲放大器中提供可編程增益的方法，其包括(a) 在一具有一耦合至一第一參考電壓的源極及一漏極的尾電流晶體管中產(chǎn)生 一尾電流；(b) 提供復(fù)數(shù)個(gè)第一輸入晶體管，所述復(fù)數(shù)個(gè)第一輸入晶體管各自具有一耦合 至一第一共用輸入端的柵極及一耦合至一第一共用輸出端的漏極；及(C) 分別響應(yīng)于復(fù)數(shù)個(gè)增益選擇信號而將所述第一輸入晶體管中至少某些晶體 管的所述源極選擇性地耦合至所述尾電流晶體管的所述漏極。
14、 如權(quán)利要求13所述的方法，其中步驟(b)包括提供復(fù)數(shù)對差動耦合的輸入晶體管，每一對均包括所述復(fù)數(shù) 個(gè)第一輸入晶體管中的一個(gè)及一第二輸入晶體管，所述第二輸入晶體管具有一耦合至 一第二共用輸入端的柵極、 一耦合至所述各自的第一輸入晶體管的一源極的源極、及 一耦合至一第二共用輸出端的漏極；及其中步驟(C)包括分別響應(yīng)于復(fù)數(shù)個(gè)增益選擇信號而將所述各對中至少某些對 的所述第一及第二輸入晶體管的所述源極選擇性地耦合至所述尾電流晶體管的所述漏 極。
15、 如權(quán)利要求14所述的方法，其中步驟(b)包括提供每一對中所述第一輸入 晶體管的一溝道長度對溝道寬度之比率，所述比率等于所述對中所述第二輸入晶體管 的一溝道長度對溝道寬度之比率，且提供所述各個(gè)對中逐漸變大的所述第一及第二輸 入晶體管的溝道長度對溝道寬度之比率。
全文摘要
本發(fā)明揭示一種可編程增益低噪聲放大器，其包括一尾電流晶體管(Q3)，所述尾電流晶體管(Q3)具有一耦合至一第一參考電壓(VDD)的源極及一耦合至一尾電流導(dǎo)體(18)的漏極。一差動輸入實(shí)施例具有復(fù)數(shù)對(Q4、Q5；Q7、Q8；Q10、Q11；Q13、Q14)差動耦合的輸入晶體管。每一對均包括一第一輸入晶體管(Q4、Q7、Q10、Q13)，所述第一輸入晶體管(Q4、Q7、Q10、Q13)具有一耦合至一第一輸入導(dǎo)體(19A)的柵極及一耦合至一第一輸出導(dǎo)體(26A)的漏極。每一對還包括一第二輸入晶體管(Q5、Q8、Q11、Q14)，所述第二輸入晶體管(Q5、Q8、Q11、Q14)具有一耦合至一第二輸入導(dǎo)體(19B)的柵極、一耦合至所述第一晶體管的一源極的源極、及一耦合至一第二輸出導(dǎo)體(26B)的漏極。某些或所有對的所述第一及第二輸入晶體管的源極通過施加至開關(guān)晶體管(Q6、Q9、Q12)的柵極的控制信號(B1、B2、B3)來選擇性地耦合至尾電流導(dǎo)體(18)。
文檔編號H03F3/45GK101427461SQ200580018055
公開日2009年5月6日 申請日期2005年7月13日 優(yōu)先權(quán)日2004年7月26日
發(fā)明者哈里什·文卡塔拉曼, 邁倫·J·科恩 申請人:德州儀器公司