專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路裝置，具體來(lái)說(shuō)涉及對(duì)基板偏壓進(jìn)行控制的半導(dǎo)體集成電路裝置。
背景技術(shù)：
在采用MOSFET的半導(dǎo)體集成電路中，為了降低待機(jī)時(shí)的消耗功率，廣泛應(yīng)用一種通過(guò)給元件施加較強(qiáng)的基板偏壓以提高閾值電壓，從而降低漏電流的技術(shù)。然而，因元件的特性，會(huì)產(chǎn)生如下現(xiàn)象若基板偏壓加強(qiáng)到一定值以上，則因GIDL(Gate Induced Drain Leakege，柵極感生的漏極泄漏)等效應(yīng)，相反地漏電流會(huì)增加。因此，為了盡可能降低漏電流，而需要將基板偏壓的值控制在一定值。另外，所謂DIDL是指在向柵電極施加負(fù)偏壓，向漏電極施加了正偏壓時(shí)，耗盡層向漏極區(qū)域內(nèi)延伸，由于在該延伸的區(qū)域中電場(chǎng)密度變高，故電子引起B(yǎng)TBT(Band to BandTunneling)，漏電流流動(dòng)的現(xiàn)象。
為了求出使漏電流最小的最佳基板偏壓值，例如在非專利文獻(xiàn)1中，采用如圖1所示的電路，對(duì)作為漏電流的主要成分的基板漏電流以及亞閾值漏電流進(jìn)行比較。在該現(xiàn)有例中，利用基板偏壓越強(qiáng)基板漏電流越增加，亞閾值漏電流約減少這樣的特性，將兩者相等的值作為最佳基板偏壓值。
而且，例如在專利文獻(xiàn)1中，通過(guò)預(yù)先測(cè)定漏電流的基板偏壓依存性，從而直接求出漏電流最小的基板偏壓值。
專利文獻(xiàn)1特開2004-165649號(hào)公報(bào)非專利文獻(xiàn)1LOW POWER ELECTRONICS ANDDESIGN，2003.ISLPED’03.PROCEEDINGS OF THE 2003INTERNATIONAL SYMPOSIUM ON，25-27 AUG.2003，p.116-121然而，在圖1所示的非專利文獻(xiàn)1的電路中，將使元件縱向?qū)盈B時(shí)的亞閾值漏電流假定為可忽略。該假定，由于是以DIBL效應(yīng)以及基板效應(yīng)較大為前提的，在DIBL效應(yīng)以及基板效應(yīng)小的情況下，漏電流的檢測(cè)誤差會(huì)變大。而且，由于柵極漏電流足夠小而忽略，因此在柵極漏電流大的情況下檢測(cè)誤差會(huì)變大。例如，在為具有如圖2所示的特征的元件的情況下，由于柵極—基板間電流大，因此總漏電流最小的偏壓在-1V左右。對(duì)于該元件，在應(yīng)用圖1的電路的情況下，根據(jù)對(duì)亞閾值漏電流和漏極—基板之間電流的比較，判斷為使漏電流最小的基板偏壓在-2V以下。與基板偏壓為-1V時(shí)相比，實(shí)際的漏電流值也增加數(shù)倍。還有，在圖1的現(xiàn)有例中，由于從各不相同的元件中檢測(cè)多個(gè)漏電流成分，故因這些元件的特性偏差或者溫度偏差，會(huì)使檢測(cè)誤差變大。
而且，在專利文獻(xiàn)1的方法中，由于需要預(yù)先對(duì)漏電流的基板偏壓依存性進(jìn)行計(jì)測(cè)，故在例如因溫度變化等使元件的特性變化了的情況下，每次都需要進(jìn)行計(jì)測(cè)。并且，假如在芯片內(nèi)自動(dòng)對(duì)漏電流為最小的值進(jìn)行計(jì)測(cè)的情況下，需要一種保持電流值以及電壓值的機(jī)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明是解決上述課題的方案，其目的在于提供一種半導(dǎo)體集成電路裝置，該裝置不需要預(yù)先對(duì)元件的特性進(jìn)行測(cè)定，而且以只含柵極漏電流的元件的總漏電流基本為最小的方式對(duì)基板偏壓進(jìn)行控制。
本發(fā)明的方式之一的半導(dǎo)體集成電路裝置，其中具備漏電檢測(cè)電路，其包含漏電檢測(cè)用的MOSFET，對(duì)MOSFET的漏電流成分進(jìn)行檢測(cè)，并輸出與漏電流成分對(duì)應(yīng)的控制信號(hào)；和基板偏壓產(chǎn)生電路，其根據(jù)控制信號(hào)來(lái)改變半導(dǎo)體基板的基板偏壓。
本發(fā)明的另一方式的半導(dǎo)體集成電路裝置，其中具備漏電檢測(cè)電路，其對(duì)半導(dǎo)體基板的漏電流進(jìn)行檢測(cè)；基板偏壓產(chǎn)生電路，其改變基板偏壓。漏電檢測(cè)電路對(duì)隨著基板偏壓的加強(qiáng)而增加的基板漏電流、和隨著基板偏壓的加強(qiáng)而減少的亞閾值漏電流進(jìn)行檢測(cè)，并將控制信號(hào)發(fā)送給基板偏壓產(chǎn)生電路，以便若基板漏電流比亞閾值漏電流的給定倍率小，則使基板偏壓加強(qiáng)；若基板漏電流比亞閾值漏電流的給定倍率大，則使基板偏壓減弱。
根據(jù)本發(fā)明，由于針對(duì)半導(dǎo)體基板內(nèi)的半導(dǎo)體元件的漏電流，通過(guò)對(duì)給定的成分之間進(jìn)行比較，從而以使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制，故可使反映半導(dǎo)體基板內(nèi)的元件特性的漏電流最小化。


圖1為表示現(xiàn)有例的漏電檢測(cè)電路構(gòu)成的電路圖。
圖2為表示N型MOSFET的各漏電流成分的基板偏壓依存性的圖。
圖3為表示本發(fā)明的第1實(shí)施例中的、半導(dǎo)體集成電路裝置的全體構(gòu)成的框圖。
圖4為表示本發(fā)明的第1實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖5為表示處于截止?fàn)顟B(tài)的N型MOSFET中的漏電流的基板偏壓依存性的圖表。
圖6為表示本發(fā)明第1實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖7為表示本發(fā)明第2實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖8為表示本發(fā)明第2實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖9為表示本發(fā)明第2實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖10為表示本發(fā)明第2實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖11為表示本發(fā)明第3實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖12為表示本發(fā)明第4實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖13為表示本發(fā)明第4實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖14為表示本發(fā)明第4實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖15為表示本發(fā)明第5實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖16為表示本發(fā)明第5實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖17為表示本發(fā)明第5實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖18為表示本發(fā)明第6實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖19為表示本發(fā)明第6實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖20為表示本發(fā)明第7實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖21為表示本發(fā)明第7實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖22為表示本發(fā)明第7實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖23為表示本發(fā)明第7實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖24為表示本發(fā)明第8實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖25為表示本發(fā)明第9實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖26為表示本發(fā)明第10實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖27為表示本發(fā)明第11實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖28為表示本發(fā)明第11實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖29為表示本發(fā)明第11實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖30為表示本發(fā)明第12實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖31為表示本發(fā)明第12實(shí)施例中的控制塊的時(shí)序的圖。
圖32為表示本發(fā)明第13實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖33為表示本發(fā)明第13實(shí)施例中的控制塊的時(shí)序的圖。
圖34為表示本發(fā)明第14實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖35為表示本發(fā)明第14實(shí)施例中的控制塊的時(shí)序的圖。
圖36為表示本發(fā)明第14實(shí)施例中的控制塊的時(shí)序的圖。
圖37為表示本發(fā)明第15實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖38為表示本發(fā)明第15實(shí)施例中的控制塊的時(shí)序的圖。
圖39為表示本發(fā)明第16實(shí)施例中的控制塊的時(shí)序的圖。
圖40為表示本發(fā)明第17實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖41為表示本發(fā)明第17實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖42為表示本發(fā)明第17實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖43為表示本發(fā)明第18實(shí)施例中的漏電檢測(cè)電路的電路圖。
圖44為表示本發(fā)明第18實(shí)施例中的控制塊的時(shí)序的圖。
圖45為表示本發(fā)明第19實(shí)施例中的半導(dǎo)體集成電路裝置的全體構(gòu)成的框圖。
圖中1、1a-基板控制電路，2-漏電檢測(cè)電路，3、3a-控制電路，4-基板偏壓產(chǎn)生電路，5-被控制電路，11、17-電流反射鏡，11A、11B、11C、11D-構(gòu)成電流反射鏡的P型MOSFET，17C、17D-構(gòu)成電流反射鏡的P型MOSFET，17A、17B、17E、17F-構(gòu)成電流反射鏡的N型MOSFET，12、12A、12B-漏電檢測(cè)用N型MOSFET，13、14、21、34、34A、34B、50A、50B、51A、51B-節(jié)點(diǎn)，15、18-運(yùn)算放大器，16-漏電檢測(cè)電路的輸出，24-P型MOSFET，26-N型MOSFET，31、32-電容器，33、33A、33B-反相器，20A、20B、20C、20D、20E-MOSFET開關(guān)，25A、25B、25C、25D、25E-時(shí)鐘信號(hào)，40A、41A、42A、43A、44A-MOSFET開關(guān)，40B、41B、42B、43B、44B-MOSFET開關(guān)，45A、45B-P型MOSFET，60、60A、60B-亞閾值漏電流，61、61A、61B-漏極—柵極間電流，62、62A、62B-漏極—基板間電流，63、63A、63B-柵極—基板間電流，64、64A、64B-源極—基板間電流，65、65A、65B-源極—柵極間電流具體實(shí)施方式
本發(fā)明的半導(dǎo)體集成電路裝置的第一方式，其特征在于，具有對(duì)半導(dǎo)體基板的漏電流進(jìn)行檢測(cè)的漏電檢測(cè)電路；和對(duì)基板偏壓進(jìn)行改變的基板偏壓產(chǎn)生電路，在上述漏電檢測(cè)電路中，對(duì)隨著基板偏壓的加強(qiáng)而增加的基板漏電流、和隨著基板偏壓的加強(qiáng)而減少的亞閾值漏電流進(jìn)行檢測(cè)，上述控制電路向上述基板偏壓產(chǎn)生電路發(fā)送控制信號(hào)，以便若基板漏電流小則使基板偏壓加強(qiáng)，若基板漏電流大則使基板偏壓減弱。根據(jù)這樣的電路構(gòu)成，即使沒有預(yù)先對(duì)基板偏壓依存性進(jìn)行測(cè)定也能夠?qū)迤珘哼M(jìn)行控制，以使漏電流為最小。還有，即使追隨溫度變化所引起的元件特性變化，也能夠決定最佳的基板偏壓。
本發(fā)明的半導(dǎo)體集成電路裝置的第二方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，上述漏電檢測(cè)電路對(duì)漏極—基板間電流以及柵極—基板間電流雙方進(jìn)行檢測(cè)。根據(jù)這樣的電路構(gòu)成，即使在柵極—基板間電流與漏極—基板間電流或亞閾值漏電流相比，沒有小到能夠忽略的程度的情況下，也能夠高精度地將基板偏壓控制為最佳值。
本發(fā)明的半導(dǎo)體集成電路裝置的第三方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，具有多個(gè)漏電檢測(cè)用元件，分別對(duì)漏電流的不同成分進(jìn)行檢測(cè)，根據(jù)這些檢測(cè)結(jié)果便可對(duì)基板漏電流和亞閾值漏電流進(jìn)行比較。根據(jù)這樣的電路構(gòu)成，由于能夠提高電路構(gòu)成的自由度，故容易消除柵極電流等對(duì)漏電檢測(cè)精度產(chǎn)生影響的成分。
本發(fā)明的半導(dǎo)體集成電路裝置的第四方式，其特征在于，在第三方式的半導(dǎo)體集成電路裝置中，使未對(duì)亞閾值漏電流進(jìn)行檢測(cè)的檢測(cè)用元件的源極與漏極連接，或者使源極與其它節(jié)點(diǎn)完全斷開。根據(jù)這樣的電路構(gòu)成，由于未對(duì)亞閾值漏電流進(jìn)行檢測(cè)的漏電檢測(cè)用元件中完全沒有亞閾值漏電流流動(dòng)，因此能夠高精度地將基板偏壓控制為最佳值。
本發(fā)明的半導(dǎo)體集成電路裝置的第五方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，從單一的漏電檢測(cè)用元件中檢測(cè)多個(gè)不同的漏電流成分，根據(jù)那些檢測(cè)結(jié)果便可進(jìn)行基板漏電流和亞閾值漏電流的比較。根據(jù)這樣的電路構(gòu)成，由于能夠?qū)⒃诓捎枚鄠€(gè)漏電檢測(cè)元件的情況下無(wú)法避免的元件之間的特性偏差的影響消除，因此能夠高精度地將基板偏壓控制為最佳值。
本發(fā)明的半導(dǎo)體集成電路裝置的第六方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，若漏電檢測(cè)用元件為N型MOSFET則將源極固定為接地電位，若為P型MOSFET則將源極固定為電源電位。根據(jù)這樣的電路構(gòu)成，能夠高精度地再現(xiàn)截止?fàn)顟B(tài)的元件的漏電流。
本發(fā)明的半導(dǎo)體集成電路裝置的第七方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，若漏電檢測(cè)用元件為N型MOSFET則將漏極固定為電源電位，若為P型MOSFET則將漏極固定為接地電位。根據(jù)這樣的電路構(gòu)成，能夠高精度地再現(xiàn)截止?fàn)顟B(tài)的元件的漏電流。
本發(fā)明的半導(dǎo)體集成電路裝置的第八方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，將漏電檢測(cè)用元件的源極—漏極間電壓固定為電源電壓。根據(jù)這樣的電路構(gòu)成，能夠高精度地再現(xiàn)截止?fàn)顟B(tài)的元件的漏電流。
本發(fā)明的半導(dǎo)體集成電路裝置的第九方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，通過(guò)動(dòng)態(tài)地切換電路內(nèi)的連接，從而從單一的元件中檢測(cè)多個(gè)電流成分。根據(jù)這樣的電路構(gòu)成，由于能夠?qū)⒃诓捎枚鄠€(gè)漏電檢測(cè)元件的情況下無(wú)法避免的元件之間的特性偏差消除，因此能夠高精度地將基板偏壓控制為最佳值。還有，由于提高電路構(gòu)成的自由度，因此容易消除漏電流等對(duì)漏電檢測(cè)精度產(chǎn)生影響的成分。
本發(fā)明的半導(dǎo)體集成電路裝置的第十方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，具有檢測(cè)模式和通電模式，可以動(dòng)態(tài)地變更電路內(nèi)的連接并對(duì)兩種模式進(jìn)行切換，在檢測(cè)模式中為與上述第一～第九方式同樣的電路構(gòu)成，在通電模式中可使導(dǎo)通電流在元件中流動(dòng)。根據(jù)這樣的電路構(gòu)成，可以再現(xiàn)元件的時(shí)效變化，能夠高精度地將基板偏壓控制在最佳值。
本發(fā)明的半導(dǎo)體集成電路裝置的第十一方式，其特征在于，在第一方式的半導(dǎo)體集成電路裝置中，具有多個(gè)漏電檢測(cè)電路。根據(jù)這樣的電路構(gòu)成，即使一部分的漏電檢測(cè)電路顯示出異常動(dòng)作，也能夠?qū)⑦@些影響抑制在最小限度。
第1實(shí)施例圖3中示出本發(fā)明的半導(dǎo)體集成電路裝置的第1實(shí)施例。半導(dǎo)體集成電路裝置1由具有漏電檢測(cè)用MOSFET的漏電檢測(cè)電路2、根據(jù)漏電檢測(cè)電路2的輸出而生成控制信號(hào)的控制電路3、根據(jù)控制信號(hào)而使半導(dǎo)體電路的基板偏壓變化的基板偏壓產(chǎn)生電路4和被控制電路5構(gòu)成。被控制電路5，為作為根據(jù)本發(fā)明降低漏電流的對(duì)象的電路，例如由邏輯電路或SRAM等電路構(gòu)成。并且，被控制電路5存在于與漏電檢測(cè)電路2相同的半導(dǎo)體基板上，被控制電路5內(nèi)的MOSFET，具有與漏電檢測(cè)用MOSFET相同的特性。
首先，說(shuō)明整體的動(dòng)作。漏電檢測(cè)電路2具有漏電流檢測(cè)用的P型MOSFET10A以及N型MOSFET10B中的至少一方，將檢測(cè)漏電流后的結(jié)果發(fā)送給控制電路3?？刂齐娐?將根據(jù)漏電檢測(cè)電路2的輸出而生成的控制信號(hào)發(fā)送給基板偏壓產(chǎn)生電路4?；迤珘寒a(chǎn)生電路4根據(jù)從控制電路3接受的控制信號(hào)，通過(guò)向基板注入電荷，或者通過(guò)從基板取出電荷，從而使漏電檢測(cè)電路2、控制電路3以及被控制電路5內(nèi)、至少漏電檢測(cè)電路2和被控制電路5的基板偏壓變化。
接著，說(shuō)明檢測(cè)電路2的動(dòng)作。另外，以下的說(shuō)明雖然是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但針對(duì)為P型MOSFET的情況，同樣的說(shuō)明也成立。
圖4表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B、漏電檢測(cè)用MOSFET12A和MOSFET12B、運(yùn)算放大器15以及反相器33構(gòu)成。另外，構(gòu)成電流反射鏡11的MOSFET11A、MOSFET11B，為相同元件尺寸的P型MOSFET。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，MOSFET12B的漏極面積和源極面積相等。
使MOSFET12A的柵極和元件共同接地(GND)。MOSFET12A的漏極與MOSFEI11A的漏極、柵極、MOSFET11B的柵極共同接地，并與運(yùn)算放大器15的非反向輸入端子連接。MOSFEIT12B的柵極接地(GND)。MOSFET12B的漏極和源極共同與MOSFEIT11B的漏極連接，并與放大器15的反向輸入端子連接。MOSFET11A以及MOSFET11B的源極與電源(VDD)連接。運(yùn)算放大器15的輸出端子與反相器33的輸入端子連接，反相器33的輸出端子相當(dāng)于檢測(cè)電路的輸出16。
在以上這樣的電路構(gòu)成中，MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A、漏極—柵極間電流61A以及亞閾值漏電流60A的和相等。另一方面，MOSFET11B的漏極電流，與MOSFET12B的漏極—基板間電流62B、源極—基板間電流64B、漏極—柵極間電流61B以及源極—柵極間電流65B的和相等。但是，由于MOSFET12B的漏極面積與源極面積相等，因此漏極—基板間電流62B和源極—基板間電流64B的大小相等。
在這里，在漏極—柵極間電流61A、漏極—柵極間電流61B以及源極—柵極間電流65B與亞閾值漏電流以及基板漏電流相比小到足以忽略的情況下，若亞閾值漏電流60A比漏極—基板間電流62A還大，即亞閾值漏電流比基板漏電流還大，則節(jié)點(diǎn)13的電位比節(jié)點(diǎn)14的電位低。這時(shí)，由于向運(yùn)算放大器15的反向輸入端子輸入節(jié)點(diǎn)14的電位，向非反向輸入端子輸入節(jié)點(diǎn)13的電位，因此檢測(cè)電路的輸出16為高電平。
相反，若漏極—基板間電流62A比亞閾值漏電流60A還大，則節(jié)點(diǎn)13的電位比節(jié)點(diǎn)14的電位還高，檢測(cè)電路的輸出16為低電平。
向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，以便在檢測(cè)電路的輸出16為高電平時(shí)，基板偏壓產(chǎn)生電路4在加強(qiáng)基板偏壓VBP的方向產(chǎn)生作用；當(dāng)為低電平時(shí)，基板偏壓產(chǎn)生電路4在減弱基板偏壓VBP的方向產(chǎn)生作用。這種情況下，以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，此時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠以使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
另外，在本實(shí)施例中，以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提。但是，在例如作為亞閾值漏電流為基板漏電流的n倍時(shí)使漏電流為最小的元件特性的情況下，通過(guò)使MOSFET12B的柵極寬為MOSFET12A的柵極寬的0.5×(1+n)倍，從而能夠以使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，一旦MOSFET12A和MOSFET12B之間存在特性的偏差，則有無(wú)法固定在漏電流為最小的基板偏壓的可能性。但是，如圖5所示，由于在漏電流為最小的基板偏壓附近漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)偏離0.2V左右，也能夠充分得到本發(fā)明的效果。
還有，在本實(shí)施例中，MOSFET12B的漏極面積和源極面積相等。但是，并非一定需要使MOSFET12B的漏極面積和源極面積相等，只要MOSFET12B的漏極面積和源極面積的和為MOSFET12A的漏極面積的2倍即可?；蛘?，只要MOSFET12A和MOSFET12B的漏極電位相等時(shí)的漏極—基板間電流62B與源極—基板間電流64B之和為漏極—基板間電流62A的2倍的大小即可。
而且，在本實(shí)施例中，比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不包含源極—基板間電流，但是由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
還有，在本實(shí)施例中，設(shè)MOSFET12A以及MOSFET12B的元件尺寸相等，還有使MOSFET12B的源極和漏極連接。但是，在使MOSFET12B的柵極寬為MOSFET12A的2倍的基礎(chǔ)上，如圖6所示，即使使MOSFET12B的源極空閑，也能夠充分得到本發(fā)明的效果。
第2實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第2實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下的說(shuō)明中僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明，雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但針對(duì)P型MOSFET的情況，同樣的說(shuō)明也成立。
圖7表示本實(shí)施例中漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、漏電檢測(cè)用的MOSFET12A、12B以及反相器33A、33B構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B為相同元件尺寸的P型MOSFET。而且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B為相同元件尺寸的N型MOSFET，MOSFET17C和MOSFET17D為相同元件尺寸的P型MOSFET。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5采用的元件相同特性的元件，還有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏極面積和源極面積相等。
MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A、漏極—柵極間電流61A和亞閾值漏電流60A之和相等。另一方面，MOSFET17D的漏極電流，與MOSFET12B的漏極—基板間電流62B、源極—基板間電流64B、漏極—柵極間電流61B及源極—基板間電流65B之和相等。但是，由于MOSFET12B的漏極面積和源極面積相等，因此漏極—基板間電流62B和源極—基板間電流64B的大小相等。還有，MOSFET11A的漏極電流，為通過(guò)電流反射鏡11反射后，在節(jié)點(diǎn)13中流動(dòng)的電流。另一方面，MOSFET17D的漏極電流，為通過(guò)電流反射鏡17反射后，同樣在節(jié)點(diǎn)13中流動(dòng)的電流。
在這里，在柵極漏電流61A、漏極—柵極間電流61B、源極—基板間電流65B與亞閾值漏電流以及基板漏電流相比小到足以忽略的情況下，若漏極—基板間電流62A比亞閾值漏電流60A還大，即若基板漏電流比亞閾值漏電流還小，則MOSFET17D的漏極電流比MOSFET11A的漏極電流大。這時(shí)節(jié)點(diǎn)13的電位接近于低電平，漏電檢測(cè)電路的輸出16也成為低電平。相反若亞閾值漏電流60A的漏極電流比漏極—基板間電流62A大，則節(jié)點(diǎn)13的電位接近于高電平，漏電檢測(cè)電路的輸出16也成為高電平。
向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，以便在檢測(cè)電路的輸出16為高電平時(shí)，基板偏壓產(chǎn)生電路4在加強(qiáng)基板偏壓VBP的方向產(chǎn)生作用，當(dāng)為低電平時(shí)，基板偏壓產(chǎn)生電路4在減弱基板偏壓VBP的方向產(chǎn)生作用的方式。這種情況下，以使亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠以使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在該電路構(gòu)成中，由于未使用運(yùn)算放大器，因此能夠大幅度降低消耗電流。
另外，在本實(shí)施例中，以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提。但是，例如在作為亞閾值漏電流是基板漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET12B的柵極寬為MOSFET12A的柵極寬的0.5×(1+n)倍，從而能夠以使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，則基板偏壓有可能沒有固定在漏電流為最小的一點(diǎn)。但是，如圖5所示，在漏電流為最小的基板偏壓附近，由于漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)偏離0.2V左右也能夠充分得到本發(fā)明的效果。
還有，在本實(shí)施例中，MOSFET12B的漏極面積和源極面積相等。但是，并非一定需要使MOSFET12B的漏極面積和源極面積相等，只要MOSFET12B的漏極面積和源極面積之和為MOSFET12A的漏極面積的2倍即可?；蛘?，只要MOSFET12A和MOSFET12B的漏極電位相等時(shí)的漏極—基板間電流62B和源極—基板間電流64B之和為漏極—基板間電流62A的2倍大小即可。
而且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
還有，在本實(shí)施例中，雖然使MOSFET12A以及MOSFET12B的元件尺寸相同，還有使MOSFET12B的源極和漏極連接，但是在使MOSFET12B的柵極寬為MOSFET12A的2倍的基礎(chǔ)上，如圖8所示也可使MOSFET12B的源極空閑。即使在該電路構(gòu)成中，也能夠充分得到本發(fā)明的效果。
而且，也可以直接對(duì)圖7的電路構(gòu)成中的MOSFET12A和MOSFET12B進(jìn)行替換，成為圖9所示的電路構(gòu)成。這時(shí)，假如按照當(dāng)檢測(cè)電路的輸出為低電平時(shí)基板偏壓產(chǎn)生電路在基板偏壓加強(qiáng)的方向產(chǎn)生作用，當(dāng)為高電平時(shí)停止基板偏壓產(chǎn)生電路的動(dòng)作的方式執(zhí)行，則也能夠得到本發(fā)明的效果。
另外，也可以直接替換圖8的電路構(gòu)成中的MOSFET12A與MOSFET12B，成為圖10所示的電路構(gòu)成。該情況下，假如按照當(dāng)檢測(cè)電路的輸出為低電平時(shí)基板偏壓產(chǎn)生電路在基板偏壓加強(qiáng)的方向產(chǎn)生作用，當(dāng)為高電平時(shí)停止基板偏壓產(chǎn)生電路的動(dòng)作的方式執(zhí)行，則也能夠得到本發(fā)明的效果。
第3實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第3實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明，雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使針對(duì)P型MOSFET的情況同樣的說(shuō)明也成立。
圖11表示本實(shí)施例中漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A、MOSFET11B、構(gòu)成電流反射鏡17的MOSFET17A、17B、漏電檢測(cè)用MOSFETR12A、12B以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B為相同元件尺寸的P型MOSFET。而且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B為相同元件尺寸的N型MOSFET。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET12A以及MOSFET12B的元件尺寸相同。
MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A及漏極—柵極間電流61A之和相等。另一方面，MOSFET17A的漏極電流，為從MOSFET12B的亞閾值漏電流60B和漏極—柵極間電流61B之和中減去柵極—基板間電流63B后的電流。還有，MOSFET11A的漏極電流通過(guò)電流反射鏡11向MOSFET11B反射，MOSFET17A的漏極電流通過(guò)電流反射鏡17向MOSFET17B反射。
在這里，在漏極—基板間電流62B與柵極—基板間電流63B之和比亞閾值漏電流60B小，即基板漏電流比亞閾值漏電流小的情況下，MOSFET17A的漏極電流比MOSFET11A的漏極電流還大。這時(shí)，節(jié)點(diǎn)13的電位接近于低電平，檢測(cè)電路的輸出16為高電平。相反，假如漏極—基板間電流62B與柵極—基板間電流63B之和比亞閾值漏電流60B大，則節(jié)點(diǎn)13的電位接近于高電平，檢測(cè)電路的輸出16成為低電平。
向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，以便在檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4向基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，為低電平時(shí)基板偏壓產(chǎn)生電路4向基板偏壓VBP減弱的方向產(chǎn)生作用。這種情況下，以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在該電路構(gòu)成中，由于電流反射鏡只有一段，因此伴隨基板偏壓的變化的、從漏電流的變化開始到漏電檢測(cè)電路的輸出產(chǎn)生變化為止的延遲變少，由于電流偏壓少，故消耗電流也小。還有，由于未使用運(yùn)算放大器，因此能夠使消耗電流大幅度降低。
另外，在本實(shí)施例中，以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提。例如在作為亞閾值漏電流為基板漏電流的n倍時(shí)使漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET12A的柵極寬為MOSFET12B的柵極寬的n倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，則基板偏壓有可能沒有固定在漏電流為最小的點(diǎn)上。但是，如圖5所示，在漏電流為最小的基板偏壓附近由于漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)偏離0.2V左右，也能夠充分得到本發(fā)明的效果。
另外，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但是由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
第4實(shí)施例

本發(fā)明的半導(dǎo)體集成電路裝置的第4實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行，但是即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖12表示本實(shí)施例中漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A、11B、運(yùn)算放大器18、15、反相器33以及漏電檢測(cè)用MOSFET12A、12B構(gòu)成。
向運(yùn)算放大器18的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18和MOSFET11A構(gòu)成的反饋回路，使節(jié)點(diǎn)14的電位固定在電源電位VDD。
構(gòu)成電流反射鏡11的MOSFET11A以及MOSFET11B，為相同元件尺寸的P型MOSFET。還有，MOSFET11A和MOSFET11B的源極電位，固定在比電源電位VDD還高的電位VHIGH上。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏極面積和源極面積相等。
MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A、源極—基板間電流64A、漏極—基板之間的電源61A及源極—柵極間電流65A之和相等。但是，由于漏極面積和源極面積相等，因此漏極—基板間電流62A與源極—基板間電流64A的大小相等。另一方面，MOSFET11B的漏極電流，與MOSFET12B的漏極—基板間電流62B、亞閾值漏電流60B及漏極—柵極間電流61B之和相等。
在這里，在柵極漏電流61A、漏極—柵極間電流61B、源極—柵極間電流65A與亞閾值泄漏電路以及基板漏電流相比小到足以忽略的情況下，因亞閾值漏電流和基板漏電流的大小關(guān)系，節(jié)點(diǎn)13的電位變化。當(dāng)節(jié)點(diǎn)13與電源電位VDD相等時(shí)，假如基板漏電流比亞閾值漏電流小，即假如漏極—基板間電流62B比亞閾值漏電流60B還小，則節(jié)點(diǎn)13比電源電位VDD即節(jié)點(diǎn)14的電位低，漏電檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流大，則節(jié)點(diǎn)13比節(jié)點(diǎn)14的電位還高，漏電檢測(cè)電路的輸出16成為低電平。
向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，以便在檢測(cè)電路的輸出為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，在為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用。這種情況下，以使亞閾值漏電流和基板漏電流相等這樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，當(dāng)基板偏壓VBP被固定時(shí)，由于本實(shí)施例中漏電檢測(cè)所采用的MOSFET的源極—漏極之間的電壓，與電源電壓相等，因此能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但例如在作為亞閾值漏電流為基板漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET12A的柵極寬度為MOSFET12B的柵極寬度的0.5×(1+n)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。另外，即使以使MOSFET12A和MOSFET12B的柵極寬度相等的狀態(tài)，使構(gòu)成電流反射鏡的MOSFET11B的柵極寬度為MOSFET11A的0.5×(1+n)倍，也能夠得到本發(fā)明的效果。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，則有可能基板偏壓沒有被固定在漏電流為最小的點(diǎn)上。但是，如圖5所示，由于在漏電流最小的基板偏壓附近漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)偏離0.2V左右也能夠充分得到本發(fā)明的效果。
加之，雖然在本實(shí)施例中MOSFET12A的漏極面積和源極面積相等，但是并不一定需要使MOSFET12A的漏極面積和源極面積相等，只要MOSFET12A的漏極面積與源極面積之和為MOSFET12B的漏極面積的2被即可?；蛘咧灰筂OSFET12A和MOSFET12B的漏極電位相等時(shí)的漏極—基板間電流62A與源極—基板間電流64A之和為漏極—基板間電流62B的2倍的大小即可。
進(jìn)一步，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
更進(jìn)一步，如圖13所示，即使將MOSFET12A的源極和漏極切斷使源極空閑，且使構(gòu)成電流反射鏡11的MOSFET11B的柵極寬度為MOSFET11A的2倍，也能夠得到本發(fā)明的效果。
更進(jìn)一步，在反相器33的邏輯閾值與電源電壓相等的情況下，如圖14所示即使在省略了電位比較用的運(yùn)算放大器的電路構(gòu)成中也能夠得到本發(fā)明的效果。這種情況下，由于未使用運(yùn)算放大器，因此能夠降低動(dòng)作電流。
第5實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第5實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在P型MOSFET的情況下同樣的說(shuō)明也成立。
圖15表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡的MOSFET11A、11B、運(yùn)算放大器18、15、反相器33A、33B以及漏電檢測(cè)用MOSFET12A、12B構(gòu)成。
向運(yùn)算放大器18的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18和MOSFET11A構(gòu)成的反饋回路，將節(jié)點(diǎn)14的電位固定在電源電位VDD。向運(yùn)算放大器15的反向輸入端子輸入電源電位VDD。
構(gòu)成電流反射鏡11的MOSFET11A以及MOSFET11B，為相同元件尺寸的P型MOSFET。還有，MOSFET11A和MOSFET11B的源極電位，固定在比電源電位VDD還高的電位VHIGH上。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏極面積和源極面積相等。
MOSFET11B的漏極電流，與MOSFET12B的漏極—基板間電流62B、源極—基板間電流64B、漏極—基板間電流61B及源極—柵極間電流65B之和相等。但是，由于漏極面積和源極面積相等，因此漏極—基板間電流62B和源極—基板間電流64B的大小相等。另一方面，MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A、亞閾值漏電流60A及漏極—柵極間電流61A之和相等。
在這里，在柵極漏電流61A、漏極—基板間電流61B、源極—柵極間電流65B與亞閾值漏電流以及基板漏電流相比小到足以忽略的情況下，假如基板漏電流比亞閾值漏電流小，即假如漏極—基板間電流62A比亞閾值漏電流60A還小，則節(jié)點(diǎn)13比電源電位VDD即節(jié)點(diǎn)14的電位還高，漏電檢測(cè)電路的輸出16為高電平。相反，假如基板漏電流大則節(jié)點(diǎn)13比節(jié)點(diǎn)14的電位還低，漏電檢測(cè)電路的輸出16為低電平。
向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，以便在檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4向基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，在為低電平時(shí)基板偏壓產(chǎn)生電路4向基板偏壓VBP減弱的方向產(chǎn)生作用的。這種情況下，以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中由于漏電檢測(cè)所采用的MOSFET的源極—漏極之間的電壓與電源電壓相等，因此能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
另外，在本實(shí)施例中，以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提。但是，例如在作為亞閾值漏電流為基板漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET12B的柵極寬為MOSFET12A的柵極寬度的0.5×(1+n)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。另外，即使在使MOSFET12A和MOSFET12B的柵極寬度相等的狀態(tài)下，使構(gòu)成電流反射鏡的MOSFET11A的柵極寬度為MOSFET11B的0.5×(1+n)倍，也能夠得到本發(fā)明的效果。
而且，一旦MOSFET12A和MOSFET12B的特性存在偏差，則有可能基板偏壓沒有固定在漏電流為最小的點(diǎn)上。但是，如圖5所示，在漏電流為最小的基板偏壓附近由于漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)偏離0.2V左右，也能夠充分得到本發(fā)明的效果。
還有，在本實(shí)施例中MOSFET12B的漏極面積和源極面積相等，但并非一定需要使MOSFET12B的漏極面積和源極面積相等，只要MOSFET12B的漏極面積與源極面積之和為MOSFET12A的漏極面積的2倍即可?；蛘?，只要MOSFET12A和MOSFET12B的漏極電位相等時(shí)的漏極—基板間電流62B與源極—基板間電流64B之和為漏極—基板間電流62A的2倍大小即可。
而且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但是由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
加之，如圖16所示，即使切斷MOSFET12B的源極和漏極，使源極空閑，且使構(gòu)成電流反射鏡11的MOSFET11A的柵極寬度為MOSFET11B的2倍，也能夠得到本發(fā)明的效果。
進(jìn)一步，在反相器33A的邏輯閾值與電源電壓相等的情況下，即使在省略了圖15中的運(yùn)算放大器15后的圖17的電路構(gòu)成中，也能夠得到本發(fā)明的效果。這種情況下，由于未使用運(yùn)算放大器，因此能夠降低動(dòng)作電流。
第6實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第6實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明，雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但針對(duì)P型MOSFET的情況下同樣的說(shuō)明也成立。
圖18表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、運(yùn)算放大器18A、18B、漏電檢測(cè)用的MOSFET12A、12B以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B，為相同元件尺寸的P型MOSFET。而且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B，為相同元件尺寸的N型MOSFET。還有，MOSFET11A，11B、17A、17B的源極電位都固定在比電源電位VDD還高的電位VHIGH上。
向運(yùn)算放大器18A的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18A和MOSFET11A構(gòu)成的反饋回路，使節(jié)點(diǎn)34A的電位保持在電源電位VDD。并且，向運(yùn)算放大器18B的反向輸入端子輸入接地電位GND，通過(guò)由運(yùn)算放大器18B和MOSFET17A構(gòu)成的反饋回路，將節(jié)點(diǎn)34B的電位保持在電源電位VDD。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET12A和MOSFET12B的元件尺寸相同。并且，使MOSFET12B的漏極面積和源極面積相等。
MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A、源極—基板間電流64A、漏極—基板間電流61A及源極—柵極間電流65A之和相等。但是，由于漏極面積和源極面積相等，因此漏極—基板間電流62A和64A的大小相等。另一方面，MOSFET17A的漏極電流，與MOSFET12B的漏極—基板間電流62B、亞閾值漏電流60B及漏極—柵極間電流61B之和相等。還有，MOSFET11A以及MOSFET17A的漏極電流分別為通過(guò)電流反射鏡11以及17被反射后均在節(jié)點(diǎn)13中流動(dòng)的電流。
在這里，在柵極漏電流61A、61B、65A與亞閾值漏電流以及基板漏電流相比小到足以忽略的情況下，假如基板漏電流比亞閾值漏電流小，即假如漏極—基板間電流62B比亞閾值漏電流60B還小，則節(jié)點(diǎn)13成為低電平，漏電檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流較大則節(jié)點(diǎn)13成為高電平，漏電檢測(cè)電路的輸出16成為低電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用；當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，由于漏電檢測(cè)中采用的MOSFET的源極—漏極之間的電壓與電源電壓相等，因此能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但是例如在作為亞閾值漏電流為基板漏電流的n倍時(shí)漏電流最小這樣的元件特性的情況下，通過(guò)使MOSFET12A的柵極寬度為MOSFET12B的柵極寬度的0.5×(1+n)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，雖然MOSFET12A的漏極面積和源極面積相等，但是并非一定需要使MOSFET12B的漏極面積和源極面積相等，只要MOSFET12A的漏極面積與源極面積之和為MOSFET12B的漏極面積的2倍即可。或者，只要使MOSFET12A和MOSFET12B的漏極電位相等時(shí)的漏極—基板間電流62A與源極—基板間電流64A之和為漏極—基板間電流62B的2倍大小即可。
還有，雖然一旦MOSFET12A和MOSFET12B的特性存在偏差，則基板偏壓有可能沒有固定在漏電流為最小的點(diǎn)上，但如圖5所示，在漏電流為最小的基板偏壓附近由于漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)偏離0.2V左右，也能夠充分得到本發(fā)明的效果。
而且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但是由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
加之，即使如圖19所示將MOSFET12A的源極和漏極切斷，以使源極空閑，且使MOSFET12A的柵極寬度為MOSFET12B的2倍，也能夠得到本發(fā)明的效果。
第7實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第7實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但是即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖20表示本實(shí)施例中的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、運(yùn)算放大器18A、18B、漏電檢測(cè)用的MOSFET12A、12B以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B為相同元件尺寸的P型MOSFET。而且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B為相同元件尺寸的N型MOSFET。還有，MOSFET11A、11B的源極電位固定在比電源電位VDD還高的電位VHIGH上。并且，MOSFET17A、17B的源極電位固定在比接地電位GND還低的電位VLOW上。
向運(yùn)算放大器18A的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18A和MOSFET11A構(gòu)成的反饋回路，將節(jié)點(diǎn)34A的電位保持在電源電位VDD。并且，向運(yùn)算放大器18B的反向輸入端子輸入接地電位GND，通過(guò)由運(yùn)算放大器18B和MOSFET17A構(gòu)成的反饋回路，將節(jié)點(diǎn)34B的電位保持在接地電位GND。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET12A和MOSFET12B的元件尺寸相同。
MOSFET11A的漏極電流，與MOSFET12A的漏極—基板間電流62A及漏極—柵極間電流61A之和相等。另一方面，MOSFET17A的漏極電流，為從MOSFET12B的亞閾值漏電流60B與漏極—柵極間電流61B之和中減去柵極—基板間電流63B后的電流。還有，向MOSFET11B反射MOSFET11A的漏極電流，向MOSFET17B中反射MOSFET17A的漏極電流。
在這里，假如漏極—基板間電流62B與柵極—基板間電流63B之和比亞閾值漏電流60B還小，即假如基板漏電流比亞閾值漏電流還小，則節(jié)點(diǎn)13的電位接近于低電平，檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流比亞閾值漏電流還大，則節(jié)點(diǎn)13的電位接近于高電平，檢測(cè)電路的輸出16成為低電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用；當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，由于漏電檢測(cè)中采用的MOSFET的源極—漏極之間的電壓與電源電壓相等，因此能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
還有，在本實(shí)施例中，由于在MOSFET12A和MOSFET12B中流動(dòng)的漏極—柵極間電流相等，因此即使漏極—柵極間電流在所有漏電流中所占的比例不能忽略的情況下，也能夠消除其影響，使檢測(cè)誤差非常小。
進(jìn)而，在本實(shí)施例中，根據(jù)只含柵極—基板間電流的基板漏電流與亞閾值漏電流的大小關(guān)系，節(jié)點(diǎn)13的電位從高電平變化至低電平為止，即使在柵極—基板間電流為不能忽略程度的大小的情況下，也能夠使檢測(cè)誤差非常小。
進(jìn)一步，在該電路構(gòu)成中，由于電流反射鏡只有一段，因此伴隨基板偏壓的變化的、從漏電流的變化開始到漏電檢測(cè)電路的輸出產(chǎn)生變化為止的延遲變少，因電流路徑少，故消耗電流也小。還有，由于未使用運(yùn)算放大器，因此能夠使消耗電流大幅度降低。
另外，本實(shí)施例中，雖然以在基板漏電流與亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但例如在作為亞閾值漏電流為基板漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET12A的柵極寬度為MOSFET12B的柵極寬度的n倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。但是，這種情況下，漏極—柵極間電流以及柵極—基板間電流在基板漏電流中所占的的比例為不能忽略程度的大小的情況下，會(huì)使漏電流的檢測(cè)誤差變大。
而且，一旦MOSFET12A和MOSFET12B的特性中存在偏差，則基板偏壓有可能沒有固定在漏電流最小的點(diǎn)上，但如圖5所示，由于在漏電流最小的基板偏壓附近漏電流的基板偏壓依存性非常小，因此即使基板偏壓從最佳點(diǎn)開始偏離0.2V左右，也能夠充分得到本發(fā)明的效果。
加之，一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可以忽略，即使為不能忽略程度的大小的情況下，在本實(shí)施例中也由于電路構(gòu)成為可對(duì)漏極—基板間電流、源極—基板間電流與柵極基板間電流之和與亞閾值漏電流進(jìn)行比較，因此漏電的檢測(cè)精度不會(huì)變低。
還有，在本實(shí)施例中，根據(jù)電路的動(dòng)作狀態(tài)使節(jié)點(diǎn)13的電位從VLOW向VHIGH變化。在元件的耐壓成為問(wèn)題的情況下，如圖21所示，通過(guò)在MOSFET11B和MOSFET17B之間串聯(lián)插入任意個(gè)數(shù)的P型MOSFET或者N型MOSFET，從而能夠使節(jié)點(diǎn)13的電位變化量變小。即使這種情況下也不會(huì)損害本發(fā)明的效果還有，如圖22所示，使電流反射鏡11、17分別由多段構(gòu)成，將MOSFET11A以及MOSFET11B的源極電位固定在VHIGH，MOSFET11C以及MOSFET11D的源極電位固定在電源電位VDD，將MOSFET17A以及MOSFET17B的源極電位固定在VLOW，MOSFET17E以及MOSFET17F的源極電位固定在接地電位GND，從而能夠使節(jié)點(diǎn)13的電位變化量成為電源電壓以下。即使這種情況下也不會(huì)失去本發(fā)明的效果。
加之，在本實(shí)施例中，雖然使MOSFET12A以及MOSFET12B的元件尺寸相同，還有使MOSFET12A的源極空閑，但也可以在使MOSFET12B的柵極寬為MOSFET12A的2倍的基礎(chǔ)上，如圖23所示，使MOSFET12A的漏極與源極連接。即使在該電路構(gòu)成中，也能得到本發(fā)明的效果。
第8實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第8實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖24表示本實(shí)施例中的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、漏電檢測(cè)用MOSFET12以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B，為相同元件尺寸的P型MOSFET。并且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B均為N型MOSFET，MOSFET17B的柵極寬度為MOSFET17A的2倍大小。
在檢測(cè)漏電流的MOSFET12中，采用與被控制電路5中采用的元件相同特性的元件。
MOSFET11A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—基板間電流62及漏極—柵極間電流61之和相等。另一方面，MOSFET17A的漏極電流，為從MOSFET12的亞閾值漏電流60與漏極—柵極間電流61之和中減去柵極—基板間電流63后的電流。還有，向MOSFET11B反射MOSFET11A的漏極電流，向MOSFET17B反射MOSFET17A的漏極電流的2倍電流。
在這里，在漏極—柵極間電流61以及柵極—基板間電流63與亞閾值漏電流以及基板電流相比小到足以忽略的情況下，假如漏極—基板間電流62比亞閾值漏電流60還小，則節(jié)點(diǎn)13的電位接近于低電平，檢測(cè)電路的輸出16成為高電平。相反，假如漏極—基板間電流62比亞閾值漏電流60還大，則節(jié)點(diǎn)13的電位接近于高電平，檢測(cè)電路的輸出16成為低電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以使亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在該電路構(gòu)成中，由于未使用運(yùn)算放大器，因此能夠大幅度降低消耗電流。
還有，在該電路構(gòu)成中，由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚰切┞╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但例如在作為基板漏電流為亞閾值漏電流的n倍時(shí)使漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET17B的柵極寬為MOSFET17A的柵極寬的(n+1)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但一般地由于源極—基板間電流與漏極—基板間電流相比非常小，因此其影響可忽略。
第9實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第9實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖25表示本實(shí)施例中的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11和17、運(yùn)算放大器18、漏電檢測(cè)用MOSFET12以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B，為相同元件尺寸的P型MOSFET。還有，將MOSFET11A、11B的源極電位固定在比電源電位VDD高的電位VHIGH上。并且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B均為N型MOSFET，MOSFET17B的柵極寬度為MOSFET17A的2倍大小。
向運(yùn)算放大器18的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18和MOSFET11A構(gòu)成的反饋回路，使節(jié)點(diǎn)34A的電位保持在電源電位VDD。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。
MOSFET11A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—基板間電流62及漏極—柵極間電流61之和相等。另一方面，MOSFET17A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—柵極間電流61及柵極—基板間電流63之和相等。還有，向MOSFET11B反射MOSFET11A的漏極電流，向MOSFET17B反射MOSFET17A的漏極電流的2倍電流。
在這里，在柵極漏電流62及63與亞閾值漏電流及基板電流相比小到足以忽略的情況下，假如基板漏電流62比亞閾值漏電流60還小，則節(jié)點(diǎn)34的電位接近于低電平，檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流62比亞閾值漏電流60還大，則節(jié)點(diǎn)34的電位接近于高電平，檢測(cè)電路的輸出16成為高電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用；當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，由于將漏電檢測(cè)中采用的MOSFET12的漏極電位固定在電源電位VDD，因此，MOSFET12的源極—漏極間電壓與電源電壓接近，能夠良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
并且，在該電路構(gòu)成中，由于未使用運(yùn)算放大器，因此能夠大幅度降低消耗電流。
還有，在本實(shí)施例中，由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此，能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但在例如作為基板漏電流為亞閾值漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET17B的柵極寬為MOSFET17A的柵極寬的(n+1)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響能夠忽略。
并且，在本實(shí)施例中，雖然構(gòu)成電流反射鏡17的MOSFET17A、17B的源極固定在接地電位GND，但也可固定在比接地電位還低的電位。這時(shí)，可使MOSFET12的源極—漏極間電壓與電源電位接近，能夠進(jìn)一步提高本發(fā)明的效果。
第10實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第10實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅針對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖26表示本實(shí)施例中的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、運(yùn)算放大器18、漏電檢測(cè)用MOSFET12以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B，為相同元件尺寸的P型MOSFET。還有，將MOSFET11A、11B的源極電位固定在電源電位VDD。并且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B均為N型MOSFET，MOSFET17B的柵極寬為MOSFET17A的2倍大小。還有，將MOSFET17A、MOSFET17B的源極電位固定在比接地電位GND低的電位VLOW上。
向運(yùn)算放大器18的反向輸入端子輸入接地電位GND，通過(guò)由運(yùn)算放大器18和MOSFET17構(gòu)成的反饋回路，使節(jié)點(diǎn)34的電位保持在接地電位GND。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。
MOSFET11A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—基板間電流62及漏極—柵極間電流61之和相等。另一方面，MOSFET17A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—柵極間電流61及柵極—基板間電流63之和相等。還有，向MOSFET11B反射MOSFET11A的漏極電流，向MOSFET17B反射MOSFET17A的漏極電流的2倍電流。
在這里，在柵極漏電流62以及63與亞閾值漏電流以及基板電流相比小到足以忽略的情況下，假如基板漏電流62比亞閾值漏電流60還小，則節(jié)點(diǎn)34的電位接近于低電位，檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流62比亞閾值漏電流60還大，則節(jié)點(diǎn)34的電位接近于高電位，檢測(cè)電路的輸出16成為低電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用；當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，由于將漏電檢測(cè)中采用的MOSFET12的漏極電位固定在電源電位VDD，因此MOSFET12的源極—漏極間電壓與電源電壓接近，能夠良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
并且，在該電路構(gòu)成中，由于未使用運(yùn)算放大器，因此能夠大幅度降低消耗電流。
還有，在本實(shí)施例中由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但在例如作為基板漏電流為亞閾值漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET17B的柵極寬為MOSFET17A的柵極寬的(n+1)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，盡管在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響能夠忽略。
第11實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第11實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，然而即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖27表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、運(yùn)算放大器18A、18B、漏電檢測(cè)用MOSFET12以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B，為相同元件尺寸的P型MOSFET。還有，將MOSFET11A、11B的源極電位固定在比電源電位VDD高的電位VHIGH上。并且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B均為N型MOSFET。MOSFET17B的柵極寬為MOSFET17A的2倍大小。還有，將MOSFET17A、17B的源極電位固定在比接地電位GND低的電位VLOW上。
向運(yùn)算放大器18A的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18A和MOSFET11A構(gòu)成的反饋回路，使節(jié)點(diǎn)34A的電位保持在電源電位VDD。向運(yùn)算放大器18B的反向輸入端子輸入接地電位GND，通過(guò)由運(yùn)算放大器18B和MOSFET17A構(gòu)成的反饋回路，使節(jié)點(diǎn)34B的電位保持在接地電位GND。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。
MOSFET11A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—基板間電流62及漏極—柵極間電流61之和相等。另一方面，MOSFET17A的漏極電流，與MOSFET12的亞閾值漏電流60、漏極—柵極間電流61及柵極—基板間電流63之和相等。還有，向MOSFET11B反射MOSFET11A的漏極電流，向MOSFET17B反射MOSFET17A的漏極電流的2倍電流。
在這里，在柵極漏電流62以及63與亞閾值漏電流以及基板電流相比小到足以忽略的情況下，假如基板漏電流62比亞閾值漏電流60還小，則節(jié)點(diǎn)13的電位接近于低電位，檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流62比亞閾值漏電流60還大，則節(jié)點(diǎn)13的電位接近于高電平，檢測(cè)電路的輸出16成為低電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用；當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠按照使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制。
而且，在本實(shí)施例中，由于將漏電檢測(cè)中采用的MOSFET12的漏極電位固定在電源電位VDD，源極電位固定在接地電位GND，因此MOSFET12的源極—漏極間電壓與電源電壓接近，能夠良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
并且，在該電路構(gòu)成中，由于未使用運(yùn)算放大器，因此能夠大幅度降低消耗電流。
還有，在本實(shí)施例中，由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但在例如作為基板漏電流為亞閾值漏電流的n倍時(shí)漏電流為最小這樣的元件特性的情況下，通過(guò)使MOSFET17B的柵極寬為MOSFET17A的柵極寬的(n+1)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。
并且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響能夠忽略。
還有，在本實(shí)施例中，因電路的動(dòng)作狀態(tài)使節(jié)點(diǎn)13的電位從VLOW向VHIGH變化。在元件的耐壓成為問(wèn)題的情況下，如圖28所示通過(guò)在MOSFET11B和MOSFET17B之間串聯(lián)插入任意個(gè)數(shù)的P型MOSFET或者N型MOSFET，從而能夠使節(jié)點(diǎn)13的電位變化量變小。這種情況下也不會(huì)損害本發(fā)明的效果。
進(jìn)而，如圖29所示，對(duì)電流反射鏡11以及電流反射鏡17的構(gòu)成進(jìn)行變更，通過(guò)將MOSFET11A以及MOSFET11B的源極電位固定在VHIGH，將MOSFET11C以及MOSFET11D的源極電位固定在電源電位，將MOSFET17A以及MOSFET17B的源極電位固定在VLOW，將MOSFET17E以及MOSFET17F的源極電位固定在接地電位，從而能夠使節(jié)點(diǎn)13的電位變化量成為電源電壓以下。即使這種情況下也不會(huì)失去本發(fā)明的效果。
第12實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第12實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同。僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖30表示本實(shí)施例中漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由柵極偏壓生成部21、P型MOSFET24、運(yùn)算放大器15、電容器31、漏電檢測(cè)用MOSFET12、反相器33、P型MOSFET20A、N型MOSFET20B、20C以及傳輸門20D構(gòu)成。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。并且，MOSFET12的漏極面積和源極面積相等。
柵極偏壓生成部21生成節(jié)點(diǎn)13的電位比電源電位還低MOSFET24的閾值電壓值左右這樣的電位，然后輸入到MOSFET24的柵極。
分別向MOSFET20A、20B、20C、20D輸入不同的時(shí)鐘信號(hào)25A、25B、25C、25D。各個(gè)時(shí)鐘的時(shí)序圖如圖31所示。
接著，依據(jù)圖31的時(shí)序圖，對(duì)漏電檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明。
首先，時(shí)鐘信號(hào)25A以及25B變?yōu)榈碗娖?，連接MOSFET12的源極和漏極。這時(shí)，MOSFET24的漏極電流，與MOSFET12的漏極—基板間電流62、源極—基板間電流64、漏極—柵極間電流61及源極—柵極間電流65之和相等。但是，由于MOSFET12的漏極面積和源極面積相等，因此漏極—基板間電流62和源極—基板間電流64的大小相等。
接著，時(shí)鐘信號(hào)25C變?yōu)楦唠娖?，?jié)點(diǎn)13、22以及23成為等電位。
接下來(lái)，時(shí)鐘信號(hào)25C變?yōu)榈碗娖?，將?jié)點(diǎn)22與其它節(jié)點(diǎn)斷開，并保持電位。
然后，時(shí)鐘信號(hào)25A以及25B變?yōu)楦唠娖?，使MOSFET12的源極接地。這時(shí)，MOSFET24的漏極電流，與MOSFET12的漏極—基板間電流62、漏極—柵極間電流61及亞閾值漏電流60之和相等。
在這里，在源極—柵極間電流65與亞閾值漏電流60以及基板漏電流62相比小到足以忽略的情況下，假如MOSFET12的源極接地時(shí)的MOSFET24的漏極電流比MOSFET12的源極與漏極連接時(shí)的MOSFET24的漏極電流大，即假如亞閾值漏電流60比基板漏電流62大，則節(jié)點(diǎn)13的電位比節(jié)點(diǎn)22的電位還低，節(jié)點(diǎn)23的電位成為低電平。相反，假如亞閾值漏電流60比基板漏電流62小，則節(jié)點(diǎn)13的電位比節(jié)點(diǎn)22的電位還高，節(jié)點(diǎn)23的電位成為高電平。
接著，時(shí)鐘信號(hào)25D變?yōu)楦唠娖剑绻?jié)點(diǎn)23的電位成為低電平，則使輸出16變化為高電平，如果節(jié)點(diǎn)23的電位成為高電平，則使輸出16變化為低電平之后，25D返回低電平。
至此為止的動(dòng)作為1個(gè)周期，以后反復(fù)進(jìn)行相同的動(dòng)作。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等這樣的電位將基板偏壓VBP固定，這時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠?qū)⒒迤珘嚎刂茷槭孤╇娏髯優(yōu)樽钚〉闹?。還有，在該電路構(gòu)成中，由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然為了保持節(jié)點(diǎn)22的電位而采用電容器31，但根據(jù)時(shí)鐘周期非常短，或者向其它的節(jié)點(diǎn)的漏電非常小等原因，在節(jié)點(diǎn)22的電位變動(dòng)非常小的情況下也可以不采用電容器。
而且，在本實(shí)施例中，雖然在20A中采用P型MOSFET，在20B、20C中采用N型MOSFET，在20D中采用傳輸門，但只要是本實(shí)施例所示的根據(jù)時(shí)鐘輸入而可完全導(dǎo)通、截止的元件，則可替換采用P型MOSFET、N型MOSFET、傳輸門等。相反，只要是本實(shí)施例所示的在定時(shí)內(nèi)可使開關(guān)導(dǎo)通截止，即可對(duì)元件以及時(shí)鐘輸入進(jìn)行變更。
第13實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第13實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖32表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A以及11B、N型MOSFET26、電容器31、P型MOSFET20A、N型MOSFET20B、20C、傳輸門20D、反相器33A和33B以及漏電檢測(cè)用MOSFET12構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B為相同元件尺寸的P型MOSFET。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。并且，使MOSFET12的漏極面積和源極面積相等。
分別向MOSFET20A、20B、20C、20D輸入不同的時(shí)鐘信號(hào)25A、25B、25C、25D。各個(gè)時(shí)鐘的時(shí)序圖如圖33所示。
接著，依據(jù)圖33的時(shí)序圖，對(duì)漏電檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明。
首先，時(shí)鐘信號(hào)25A以及25B變?yōu)榈碗娖剑筂OSFET12的源極與漏極連接。這時(shí)，MOSFET11A的漏極電流，與MOSFET12的漏極—基板間電流62、源極—基板間電流64、漏極—柵極間電流61及源極—柵極間電流65之和相等。但是，由于MOSFET12的漏極面積和源極面積相等，因此源極—基板間電流64和漏極—基板間電流62的大小相等。還有，通過(guò)電流反射鏡11反射MOSFET11A的漏極電流，使MOSFET26的漏極電流與MOSFET11A的漏極電流相等。
接著，時(shí)鐘信號(hào)25C變?yōu)榈碗娖?，通過(guò)將MOSFET26的漏極和柵極切斷，從而對(duì)MOSFET26的柵極電位進(jìn)行保持。
接著，時(shí)鐘信號(hào)25A以及25B變?yōu)楦唠娖剑筂OSFET12的源極電位接地。這時(shí)，MOSFET11A的漏極電流，與MOSFET12的漏極—基板間電流62、漏極—柵極間電流61及亞閾值漏電流60之和相等。并且，通過(guò)電流反射鏡11向MOSFET11B反射MOSFET11A的漏極電流。
在這里，在源極—柵極間電流65與亞閾值漏電流60以及基板漏電流62相比小到足以忽略的情況下，假如當(dāng)MOSFET12的源極接地時(shí)的MOSFET11A的漏極電流，比當(dāng)MOSFET12的源極和漏極連接時(shí)的MOSFET11A的漏極電流大，即假如亞閾值漏電流60比基板漏電流62大，則節(jié)點(diǎn)14的電位接近于高電平。
相反，假如亞閾值漏電流60比基板漏電流62小，則節(jié)點(diǎn)14的電位接近于低電平。
接著，時(shí)鐘信號(hào)25D變?yōu)楦唠娖?，如果?jié)點(diǎn)23為高電平則使輸出16變化為高電平；如果節(jié)點(diǎn)23為低電平則使輸出16變化為低電平之后，時(shí)鐘信號(hào)25D返回低電平。
至此為止的動(dòng)作為1個(gè)周期，以后反復(fù)進(jìn)行相同的動(dòng)作。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等這樣的電位將基板偏壓VBP固定，這時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠?qū)迤珘哼M(jìn)行控制使漏電流為最小值。還有，在該電路構(gòu)成中，由于比較用的漏電流成分均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，本實(shí)施例中雖然為了保持MOSFET26的柵極電位而采用電容器31，但因時(shí)鐘周期非常短，或者向其它的節(jié)點(diǎn)的泄漏非常小等原因，在節(jié)點(diǎn)22的電位變動(dòng)非常小的情況下也可以不采用電容器。
而且，在本實(shí)施例中，雖然在20A中采用P型MOSFET，在20B、20C中采用N型MOSFET，在20D中采用傳輸門，但只要是本實(shí)施例所示的根據(jù)時(shí)鐘輸入而可完全導(dǎo)通、截止的元件，則可替換采用例如P型MOSFET、N型MOSFET、傳輸門等。相反，只要是本實(shí)施例所示的在定時(shí)內(nèi)可使開關(guān)導(dǎo)通截止，則也可對(duì)元件以及時(shí)鐘輸入進(jìn)行變更。
第14實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第14實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖34表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由P型MOSFET24、運(yùn)算放大器18、15、電容器31、32、反相器33、漏電檢測(cè)用MOSFET12、P型MOSFET20A、N型MOSFET20B、20C、20E、傳輸門20D構(gòu)成。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。并且，使MOSFET12的漏極面積和源極面積相等。
MOSFET24的源極電位固定在比電源電位VDD還高的電位VHIGH上。
向運(yùn)算放大器18的反向輸入端子輸入電源電位VDD。
分別向MOSFET20A、20B、20C、20D、20E輸入不同的時(shí)鐘信號(hào)25A、25B、25C、25D、25E。各個(gè)時(shí)鐘的時(shí)序圖如圖35所示。
接著，依據(jù)圖35的時(shí)序圖，對(duì)漏電檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明。
首先，時(shí)鐘信號(hào)25A、25B變?yōu)榈碗娖?，時(shí)鐘信號(hào)25E變?yōu)楦唠娖剑筂OSFET12的源極與漏極連接。并且，通過(guò)由運(yùn)算放大器18、MOSFET20E、MOSFET24構(gòu)成的反饋回路，將節(jié)點(diǎn)13固定在電源電位VDD。這時(shí)，MOSFET24的漏極電流，與MOSFET12的漏極—基板間電流62、源極—基板間電流64、漏極—柵極間電流61及源極—柵極間電流65之和相等。但是，由于MOSFET12的漏極面積和源極面積相等，因此漏極—基板間電流62和源極—基板間電流64的大小相等。
接著，時(shí)鐘信號(hào)25C變?yōu)楦唠娖剑构?jié)點(diǎn)13、22以及23成為等電位。
接下來(lái)，時(shí)鐘信號(hào)25C變?yōu)榈碗娖?，使?jié)點(diǎn)22與其它節(jié)點(diǎn)斷開，并保持電位。
接著，時(shí)鐘信號(hào)25E變?yōu)榈碗娖?，使MOSFET24的節(jié)點(diǎn)與其它節(jié)點(diǎn)斷開，并保持電位。
接著，時(shí)鐘信號(hào)25A以及25B變?yōu)楦唠娖剑筂OSFET12的源極電位接地。這時(shí)，MOSFET24的漏極電流與MOSFET12的漏極—基板間電流62、漏極—柵極間電流61及亞閾值漏電流60之和相等。
在這里，在源極—柵極間電流65與亞閾值漏電流60以及基板漏電流62相比小到足以忽略的情況下，假如MOSFET12的源極接地時(shí)的MOSFET24的漏極電流，比MOSFET12的源極和漏極連接時(shí)的MOSFET24的漏極電流大，即假如亞閾值漏電流60比基板漏電流62大，則節(jié)點(diǎn)13的電位比節(jié)點(diǎn)22的電位低，節(jié)點(diǎn)23的電位成為低電平。相反，假如亞閾值漏電流60比基板漏電流62小，則節(jié)點(diǎn)13的電位比節(jié)點(diǎn)22的電位高，節(jié)點(diǎn)23的電位成為高電平。
接著，時(shí)鐘信號(hào)25D變?yōu)楦唠娖?，如果?jié)點(diǎn)23的電位為低電平則使輸出部31的輸出16變化為高電平；如果節(jié)點(diǎn)23的電位為高電平則使輸出16變化為低電平之后，時(shí)鐘信號(hào)25D返回低電平。
至此為止的動(dòng)作為1個(gè)周期，以后反復(fù)進(jìn)行相同的動(dòng)作。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用；當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等那樣的電位將基板偏壓VBP固定，這時(shí)的漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而可對(duì)基板偏壓進(jìn)行控制，以使漏電流為最小。還有，在該電路構(gòu)成中，由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然為了保持節(jié)點(diǎn)22的電位而采用電容器31，但因時(shí)鐘周期非常短，或者向其它節(jié)點(diǎn)的泄漏非常小等原因，在節(jié)點(diǎn)22的電位變動(dòng)非常小的情況下也可不采用電容器31。
而且，在本實(shí)施例中雖然為了保持MOSFET24的柵極電位而采用電容器32，但因時(shí)鐘周期非常短，或者向其它節(jié)點(diǎn)的泄漏非常小等原因，在節(jié)點(diǎn)24的電位變動(dòng)非常小的情況下，也可以不采用電容器32。
并且，在本實(shí)施例中，由于漏電檢測(cè)中采用的MOSFET的源極—漏極間電壓與電源電壓相等，因此能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
另外，也可向MOSFET20A、20B、20C、20D、20E輸入如圖36所示的時(shí)鐘信號(hào)。這種情況下，假如按照當(dāng)檢測(cè)電路的輸出為低電平時(shí)基板偏壓產(chǎn)生電路在基板偏壓加強(qiáng)的方向產(chǎn)生作用，當(dāng)為高電平時(shí)停止基板偏壓產(chǎn)生電路的動(dòng)作，則能得到本發(fā)明的效果。
加之，在本實(shí)施例中，雖然在20A中采用P型MOSFET，在20B、20C、20E中采用N型MOSFET，在20D中采用傳輸門，但只要是本實(shí)施例所示的根據(jù)時(shí)鐘輸入可完全導(dǎo)通、截止的元件，則可替換采用例如P型MOSFET、N型MOSFET、傳輸門等。相反，只要在本實(shí)施例所示的定時(shí)內(nèi)可使開關(guān)導(dǎo)通截止，則也可對(duì)元件以及時(shí)鐘輸入進(jìn)行變更。
第15實(shí)施例本發(fā)明的半導(dǎo)體集成電路裝置的第15實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明，雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖37表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A、11B、運(yùn)算放大器18、N型MOSFET26、電容器31、反相器33A、33B、漏電檢測(cè)用MOSFET12、P型MOSFET20A、N型MOSFET20B、20C、傳輸門20D構(gòu)成。
在檢測(cè)漏電流的MOSFET12中采用與被控制電路5中采用的元件相同特性的元件。而且，使MOSFET12的漏極面積與源極面積相等。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B為相同元件尺寸的P型MOSFET。還有，MOSFET11A以及MOSFET11B的源極電位，固定在比電源電位還高的電位VHIGH上。
向運(yùn)算放大器18的反向輸入端子輸入電源電位VDD，通過(guò)運(yùn)算放大器18和MOSFET11A構(gòu)成的反饋回路，將節(jié)點(diǎn)13的電位總是固定在電源電位VDD上。
向MOSFET20A、20B、20C、20D分別輸入不同的時(shí)鐘信號(hào)25A、25B、25C、25D。各個(gè)時(shí)鐘的時(shí)序圖如圖38所示。
接著，依據(jù)圖38的時(shí)序圖，對(duì)漏電檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明。
首先，時(shí)鐘信號(hào)25A、25B變?yōu)榈碗娖剑筂OSFET12的源極和漏極連接。這時(shí)，MOSFET11A的漏極電流，與MOSFET12的漏極—基板間電流62、源極—基板間電流64、漏極—柵極間電流61及源極—柵極間電流65之和相等。進(jìn)而，通過(guò)電流反射鏡11，使MOSFET26的漏極電流與MOSFET11A的漏極電流相等。
接著，時(shí)鐘信號(hào)25C變?yōu)楦唠娖?，?jié)點(diǎn)22以及23成為等電位。
接著，時(shí)鐘信號(hào)25C變?yōu)榈碗娖?，使?jié)點(diǎn)22與其它節(jié)點(diǎn)斷開，并保持電位。
接著，時(shí)鐘信號(hào)25A以及25B變?yōu)楦唠娖?，使MOSFET12的源極接地。這時(shí)，MOSFET11A的漏極電流，與MOSFET12的漏極—基板間電流62、柵極漏電流及亞閾值漏電流之和相等。并且，這時(shí)在MOSFET11B中有與MOSFET12的漏極電流相等的電流流動(dòng)。
在這里，在源極—柵極間電流65與亞閾值漏電流60以及基板漏電流62相比小到足以忽略的情況下，假如MOSFET12的源極接地時(shí)的漏極電流，比源極與漏極連接時(shí)的漏極電流大，即假如亞閾值漏電流60比基板漏電流62大，則節(jié)點(diǎn)23的電位接近于高電平。相反，在亞閾值漏電流60比基板漏電流62小的情況下，節(jié)點(diǎn)23的電位接近于低電平。
接著，如果時(shí)鐘信號(hào)25D變?yōu)楦唠娖?，?jié)點(diǎn)23的電位為低電平，則使輸出16變化為低電平，如果節(jié)點(diǎn)23的電位為高電平，則使輸出16變化為高電平之后，時(shí)鐘信號(hào)25D返回低電平。
至此為止的動(dòng)作為1個(gè)周期，以后反復(fù)進(jìn)行相同的動(dòng)作。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等這樣的電位將基板偏壓VBP固定，這時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠?qū)迤珘哼M(jìn)行控制，以使漏電流為最小值。還有，在該電路構(gòu)成中，由于亞閾值漏電流和基板漏電流均由同一漏電檢測(cè)用MOSFET進(jìn)行檢測(cè)，因此能夠?qū)⒁蚵╇姍z測(cè)用MOSFET的特性偏差而產(chǎn)生的檢測(cè)誤差消除。
另外，在本實(shí)施例中，雖然為了保持節(jié)點(diǎn)22的電位而采用電容器31，但因時(shí)鐘周期非常短，或者向其它節(jié)點(diǎn)的泄漏非常小等原因，在節(jié)點(diǎn)22的電位變動(dòng)非常小的情況下，也可不采用電容器31。
而且，由于在本實(shí)施例中漏電檢測(cè)所采用的MOSFET的源極—漏極間電壓與電源電壓相等，因此能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
并且，在本實(shí)施例中，雖然在20A中采用P型MOSFET，在20B、20C中采用N型MOSFET，在20D中采用傳輸門，但只要是本實(shí)施例所示的根據(jù)時(shí)鐘輸入可完全導(dǎo)通、截止的元件，則可替換采用例如P型MOSFET、N型MOSFET、傳輸門等。相反，只要在本實(shí)施例所示的定時(shí)內(nèi)可使開關(guān)導(dǎo)通截止，則也可對(duì)元件以及時(shí)鐘輸入進(jìn)行變更。
第16實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第16實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明，雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖39表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A、11B、漏電檢測(cè)用MOSFET12A和MOSFET12B、運(yùn)算放大器15、反相器33、P型MOSFET45A和45B以及MOSFET開關(guān)40A、41A、42A、43A、44A、40B、41B、42B、43B、44B構(gòu)成。
本實(shí)施例的漏電檢測(cè)電路，具有檢測(cè)模式和通電模式2種動(dòng)作狀態(tài)。
首先，在檢測(cè)模式中MOSFET開關(guān)40A、41A、43A、40B、41B、43B導(dǎo)通，MOSFET開關(guān)42A、44A、42B、44B截止。這時(shí)，本實(shí)施例中的漏電檢測(cè)電路成為與圖6所示的第1實(shí)施例中的漏電檢測(cè)電路等效的電路構(gòu)成，電路的動(dòng)作也以第1實(shí)施例為準(zhǔn)。
接著，在通電模式中MOSFET開關(guān)40A、41A、43A、40B、41B、43B變?yōu)榻刂梗琈OSFET開關(guān)42A、44A、42B、44B變?yōu)閷?dǎo)通。這時(shí)，MOSFET12A與MOSFET45A成一對(duì)，作為將50A作為輸入、將51A作為輸出的反相器的一部分發(fā)揮功能。而且，MOSFET12B與MOSFET45B成一對(duì)，作為將50B作為輸入、將51B作為輸出的反相器的一部分發(fā)揮功能。
如上所示，由于通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而在通電模式中使導(dǎo)通電流在漏電檢測(cè)用MOSFET中流動(dòng)，故可使因元件的劣化而產(chǎn)生的特性的變化再現(xiàn)，在檢測(cè)模式中能夠使控制基板偏壓時(shí)的漏電流的檢測(cè)誤差變小。
另外，雖然使漏電檢測(cè)用MOSFET在通電模式中作為反相器的一部分發(fā)揮作用，然而也可使之作為其它任意電路的構(gòu)成元件發(fā)揮作用?；蛘?，還可使之不具有特定的功能，僅僅使導(dǎo)通電流流動(dòng)而已。
而且，在本實(shí)施例中，作為用于切換電路內(nèi)的連接的開關(guān)雖然采用的是N型MOSFET，但假如是依據(jù)動(dòng)作模式可完全導(dǎo)通、截止的元件，則也可替換采用例如P型MOSFET或傳輸門等。
并且，檢測(cè)模式中的電路構(gòu)成，只要是可對(duì)亞閾值漏電流和基板漏電流進(jìn)行檢測(cè)并進(jìn)行比較的電路構(gòu)成，則也可不是與第1實(shí)施例為相同的電路構(gòu)成。
第17實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第17實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖40表示本實(shí)施例的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由電流反射鏡11、17、運(yùn)算放大器18A、18B、漏電檢測(cè)用MOSFET12A、12B以及反相器33構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和MOSFET11B為相同元件尺寸的P型MOSFET。還有，MOSFET11A、11B的源極電位固定在比電源電位VDD高的電位VHIGH上。并且，構(gòu)成電流反射鏡17的MOSFET17A和MOSFET17B為相同元件尺寸的N型MOSFET。進(jìn)而，將MOSFET17A、17B的源極電位固定在比接地電位GND低的電位VLOW上。
向運(yùn)算放大器18A的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18A和MOSFET11A構(gòu)成的反饋回路，使節(jié)點(diǎn)34A的電位保持在電源電位VDD。并且，向運(yùn)算放大器18B的反向輸入端子輸入接地電位GND，通過(guò)由運(yùn)算放大器18B和MOSFET17A構(gòu)成的反饋回路，將節(jié)點(diǎn)34B的電位保持在接地電位GND。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有，使MOSFET12A和MOSFET12B的元件尺寸相同。
在節(jié)點(diǎn)34A中流動(dòng)的電流，與MOSFET12A的亞閾值漏電流、基板漏電流及柵極漏電流之和相等。另一方面，在節(jié)點(diǎn)34B中流動(dòng)的電流，與MOSFET12A的亞閾值漏電流、柵極漏電流及MOSFET12B的亞閾值漏電流之和相等。而且，通過(guò)電流反射鏡11將在節(jié)點(diǎn)34A中流動(dòng)的電流向MOSFET11B反射，通過(guò)電流反射鏡17將在節(jié)點(diǎn)34B中流動(dòng)的電流的2倍電流向MOSFET17B反射。
在這里，若基板漏電流比亞閾值漏電流還小，則節(jié)點(diǎn)13的電位接近于低電平，檢測(cè)電路的輸出16成為高電平。相反，假如基板漏電流比MOSFET12A的亞閾值漏電流還大，則節(jié)點(diǎn)13的電位接近于高電平，檢測(cè)電路的輸出16成為低電平。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等這樣的電位將基板偏壓VBP固定，這時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠?qū)迤珘哼M(jìn)行控制，以使漏電流為最小值。
而且，在本實(shí)施例中，由于漏電檢測(cè)所采用的MOSFET12A以及MOSFET12B的漏極電位固定在電源電位VDD，源極電位固定在接地電位GND，因此MOSFET12的源極—漏極之間的電壓與電源電壓相等，能夠非常良好地反映構(gòu)成實(shí)際的邏輯電路等的MOSFET的截止?fàn)顟B(tài)的漏電特性。
并且，在該電路構(gòu)成中，由于未使用運(yùn)算放大器，因此能夠大幅度降低消耗電流。
還有，在本實(shí)施例中，由于在節(jié)點(diǎn)34A中流動(dòng)的MOSFET12A的柵極漏電流，為從漏極—柵極間電流中減去柵極—基板間電流后的電流，因此最終節(jié)點(diǎn)13的電位，根據(jù)漏極—基板間電流與柵極—基板之間電流之和以及亞閾值漏電流的大小關(guān)系，從高電平變化至低電平，即使在柵極—基板間電流為不能忽略程度的大小的情況下，也能夠使檢測(cè)誤差非常小。
另外，在本實(shí)施例中，雖然以在基板漏電流和亞閾值漏電流相等的基板偏壓中漏電流最小為前提，但在作為例如基板漏電流為亞閾值漏電流的n倍時(shí)漏電流最小這樣的元件特性的情況下，通過(guò)使MOSFET17B的柵極寬為MOSFET17A的柵極寬的0.5×(1+n)倍，從而能夠按照使漏電流為最小的方式對(duì)基板偏壓進(jìn)行控制。但是，柵極—基板間電流在基板漏電流中所占的比例較大的情況下，會(huì)產(chǎn)生漏電流的檢測(cè)誤差。
而且，在本實(shí)施例中，雖然在比較基板漏電流和亞閾值漏電流時(shí)的基板漏電流中不含源極—基板間電流，但是由于一般源極—基板間電流與漏極—基板間電流相比非常小，因此其影響能夠忽略。
并且，在本實(shí)施例中，根據(jù)電路的動(dòng)作狀態(tài)使節(jié)點(diǎn)13的電位從VLOW變化至VHIGH。在元件的耐壓成為問(wèn)題的情況下，如圖41所示，通過(guò)在MOSFET11B和MOSFET17B之間串聯(lián)插入任意個(gè)數(shù)的P型MOSFET或者N型MOSFET，從而能夠使節(jié)點(diǎn)13的電位變化量減小。即使這種情況下也不會(huì)損害本發(fā)明的效果。
還有，如圖42所示，對(duì)電流反射鏡11以及17的構(gòu)成進(jìn)行變更，通過(guò)將MOSFET11A以及11B的源極電位固定在VHIGH，將MOSFET11C以及MOCFET11D的源極電位固定在電源電位，將MOSFET17A以及MOSFET17B的源極電位固定在VLOW，將MOSFET17E以及MOSFET17F的源極電位固定在接地電位，從而能夠使節(jié)點(diǎn)13的電位變化量在電源電壓以下。即使這種情況下，也不會(huì)失去本發(fā)明的效果。
第18實(shí)施例根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第18實(shí)施例的整體電路構(gòu)成與圖3所示的第1實(shí)施例相同，僅漏電檢測(cè)電路2的電路構(gòu)成與第1實(shí)施例不同。因此，以下僅對(duì)漏電檢測(cè)電路2進(jìn)行說(shuō)明。另外，以下的說(shuō)明雖然全部是針對(duì)漏電檢測(cè)用的元件為N型MOSFET的情況而進(jìn)行的，但即使在為P型MOSFET的情況下同樣的說(shuō)明也成立。
圖43表示本實(shí)施例中的漏電檢測(cè)電路的構(gòu)成。漏電檢測(cè)電路由構(gòu)成電流反射鏡11的MOSFET11A以及11B、構(gòu)成電流反射鏡17的MOSFET17C以及MOSFET17D、N型MOSFET26、運(yùn)算放大器18、電容器31、P型MOSFET20A、N型MOSFET20B、20C、20E、傳輸門20D、反相器33A和33B以及漏電檢測(cè)用MOSFET12A和MOSFET12B構(gòu)成。
構(gòu)成電流反射鏡11的MOSFET11A和11B為相同元件尺寸的P型MOSFET。而且，構(gòu)成電流反射鏡17的MOSFET17C和MOSFET17D為相同元件尺寸的P型MOSFET。
在檢測(cè)漏電流的MOSFET12A以及MOSFET12B中，采用與被控制電路5中采用的元件相同特性的元件，還有使MOSFET112A和MOSFET12B的元件尺寸相同。
向運(yùn)算放大器18的反向輸入端子輸入電源電位VDD，通過(guò)由運(yùn)算放大器18和MOSFET17C構(gòu)成的反饋回路，將節(jié)點(diǎn)14的電位保持在接地電位GND。
分別向MOSFET20A、20B、20C、20D、20E輸入不同的時(shí)鐘信號(hào)25A、25B、25C、25D、25E。各個(gè)時(shí)鐘的時(shí)序圖如圖44所示。
接著，依據(jù)圖44的時(shí)序圖，對(duì)漏電檢測(cè)電路的動(dòng)作進(jìn)行說(shuō)明。
首先，時(shí)鐘信號(hào)25A以及25B變?yōu)榈碗娖?，使MOSFET12的源極和漏極連接。進(jìn)而，時(shí)鐘信號(hào)25E變?yōu)楦唠娖?，使?jié)點(diǎn)21與23連接。將該狀態(tài)稱作基板漏電流檢測(cè)狀態(tài)。這時(shí)，MOSFET12A的漏極電流與漏極—基板間電流及漏極—柵極間電流之和相等。但是，這時(shí)的漏極—基板間電流為將源極接地時(shí)的2倍的大小。并且，MOSFET12B的漏極電流為柵極—基板間電流。還有，通過(guò)電流反射鏡11向MOSFET11B反射MOSFET12的漏極電流，通過(guò)電流反射鏡17向MOSFET17D反射MOSFET12B的漏極電流。因此，MOSFET26的漏極電流為MOSFET12A的漏極—基板間電流與漏極—柵極間電流以及MOSFET12B的柵極—基板間電流之和。
接著，時(shí)鐘信號(hào)25C變?yōu)榈碗娖?，通過(guò)將MOSFET26的漏極和柵極切斷，從而保持26的柵極電位。
接著，時(shí)鐘信號(hào)25A以及25B變?yōu)楦唠娖剑瑢OSFET12的源極電位接地。進(jìn)而，時(shí)鐘信號(hào)25E變?yōu)榈碗娖?，將?jié)點(diǎn)21和23切斷。將該狀態(tài)稱作亞閾值漏電流檢測(cè)狀態(tài)。這時(shí)，MOSFET12A的漏極電流與漏極—基板間電流、漏極—柵極間電流及亞閾值漏電流之和相等。該電流通過(guò)電流反射鏡11被反射到11B。因此，MOSFET26的漏極電流為MOSFET12A的柵極—基板間電流、漏極—柵極間電流及亞閾值漏電流之和。
在這里，在亞閾值漏電流檢測(cè)狀態(tài)的MOSFET26的漏極電流比在基板漏電流檢測(cè)狀態(tài)的MOSFET26的漏極電流還大，即亞閾值漏電流比基板漏電流大的情況下，節(jié)點(diǎn)14接近于高電平。另外，基板漏電流與漏極—基板間電流及柵極—基板間電流之和相等。相反，在亞閾值漏電流檢測(cè)狀態(tài)的MOSFET26的漏極電流比基板漏電流檢測(cè)狀態(tài)的MOSFET26的漏極電流還小，即亞閾值漏電流比基板漏電流小的情況下，節(jié)點(diǎn)14的電位接近于低電位。
接著，時(shí)鐘信號(hào)25D變?yōu)楦唠娖?，如果?jié)點(diǎn)14為高電平則使輸出16變化為高電平，如果節(jié)點(diǎn)14為低電平則使輸出16變化為低電平之后，25D返回低電平。
至此為止的動(dòng)作為1個(gè)周期，以后反復(fù)進(jìn)行相同的動(dòng)作。
若按照當(dāng)檢測(cè)電路的輸出16為高電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP加強(qiáng)的方向產(chǎn)生作用，當(dāng)為低電平時(shí)基板偏壓產(chǎn)生電路4在基板偏壓VBP減弱的方向產(chǎn)生作用的方式向基板偏壓產(chǎn)生電路4發(fā)送控制信號(hào)，則以亞閾值漏電流和基板漏電流相等這樣的電位將基板偏壓VBP固定，這時(shí)漏電流為最小。
如上所述，通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而能夠?qū)迤珘哼M(jìn)行控制，以使漏電流為最小值。
而且，在本實(shí)施例中，由于對(duì)包含柵極—基板間電流的基板漏電流和亞閾值漏電流進(jìn)行比較，因此即使在柵極—基板間電流為不能忽略程度的大小的情況下，也能夠使檢測(cè)誤差非常小。
另外，在本實(shí)施例中，雖然為了保持MOSFET26的柵極電位而采用電容器31，但因時(shí)鐘周期非常短，或者向其它節(jié)點(diǎn)的泄漏非常小等原因，在節(jié)點(diǎn)22的電位變動(dòng)非常小的情況下也可以不采用電容器31。
加之，在本實(shí)施例中，雖然在20A中采用P型MOSFET，在20B、20C、20E中采用N型MOSFET，在20D中采用傳輸門，但只要是本實(shí)施例所示的根據(jù)時(shí)鐘輸入可完全導(dǎo)通、截止的元件，則也可替換采用例如P型MOSFET、N型MOSFET、傳輸門等。相反，只要在本實(shí)施例所示的定時(shí)內(nèi)可使開關(guān)導(dǎo)通截止，則也可對(duì)元件以及時(shí)鐘輸入進(jìn)行變更。
第19實(shí)施例圖45中示出根據(jù)本發(fā)明的半導(dǎo)體集成電路裝置的第19實(shí)施例的整體電路構(gòu)成。半導(dǎo)體集成電路裝置1a由具有漏電檢測(cè)用的N型MOSFET以及P型MOSFET內(nèi)的至少一方的n個(gè)(n≥2)漏電檢測(cè)電路2、根據(jù)各個(gè)漏電檢測(cè)電路2的輸出生成控制信號(hào)的控制電路3a和根據(jù)控制信號(hào)而使半導(dǎo)體電路的基板偏壓變化的基板偏壓產(chǎn)生電路4。而且，被控制電路5為根據(jù)本發(fā)明的效果降低漏電流的對(duì)象。
本實(shí)施例中的控制電路全體的動(dòng)作與第1實(shí)施例相同，僅漏電檢測(cè)電路和控制電路的構(gòu)成與第1實(shí)施例不同。各個(gè)漏電檢測(cè)電路分別為，與上述第1實(shí)施例至第19實(shí)施例所示的漏電檢測(cè)電路中的任1個(gè)相同的電路構(gòu)成?？刂齐娐?a根據(jù)這n個(gè)漏電檢測(cè)電路的輸出生成控制信號(hào)。例如，將控制信號(hào)發(fā)送給基板偏壓產(chǎn)生電路，以便在n個(gè)漏電檢測(cè)電路2內(nèi)，假如過(guò)半數(shù)的檢測(cè)電路的輸出為高電平，則使基板偏壓加強(qiáng)；假如過(guò)半數(shù)的檢測(cè)電路的輸出為低電平，則保持基板偏壓。
通過(guò)采用本實(shí)施例的半導(dǎo)體集成電路裝置，從而即使多個(gè)漏電檢測(cè)電路內(nèi)的一部分漏電檢測(cè)電路的動(dòng)作產(chǎn)生異常，也能夠?qū)?duì)基板偏壓的控制產(chǎn)生的影響抑制得非常小。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，其特征在于，具備漏電檢測(cè)電路，其含有漏電檢測(cè)用的MOSFET，對(duì)MOSFET的漏電流的成分進(jìn)行檢測(cè)，并輸出與所述漏電流的成分對(duì)應(yīng)的控制信號(hào)；和基板偏壓產(chǎn)生電路，其依據(jù)所述控制信號(hào)而使半導(dǎo)體基板的基板偏壓變化。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于，在所述半導(dǎo)體基板上具備所述漏電檢測(cè)電路；和包含具有與所述漏電檢測(cè)用的MOSFET相同特性的MOSFET的被控制電路。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路裝置，其特征在于，按照使所述漏電流盡可能變小的方式對(duì)所述基板偏壓進(jìn)行控制。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路裝置，其特征在于，所述基板偏壓在GIDL效應(yīng)未顯著表現(xiàn)的范圍內(nèi)控制為盡可能強(qiáng)的值。
5.根據(jù)權(quán)利要求1～4中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，對(duì)所述基板偏壓進(jìn)行控制，以便使所述漏電檢測(cè)用MOSFET的漏電流所含的成分內(nèi)、特定成分與其它成分之比為規(guī)定值。
6.根據(jù)權(quán)利要求1～4中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，對(duì)所述基板偏壓進(jìn)行控制，以便使所述漏電檢測(cè)用MOSFET的漏電流所含的成分內(nèi)、含有基板電流的基板漏電流成分與含有亞閾值電流的亞閾值漏電流成分之比為規(guī)定值。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路裝置，其特征在于，所述基板漏電流成分是所述漏電檢測(cè)用MOSFET的柵極電位為亞閾值區(qū)域的任意柵極電壓值時(shí)的漏極—基板間電流、漏極—基板間電流與柵極—基板間電流之和，或者漏極—基板間電流、源極—基板間電流與柵極—基板間電流之和中的任一方。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路裝置，其特征在于，所述亞閾值漏電流成分是所述漏電檢測(cè)用MOSFET的柵極電位為亞閾值區(qū)域的任意柵極電壓值時(shí)的源極—漏極間電流。
9.根據(jù)權(quán)利要求3～8中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路具有多個(gè)所述漏電檢測(cè)用MOSFET，并分別對(duì)不同的漏電流成分進(jìn)行檢測(cè)。
10.根據(jù)權(quán)利要求5～8中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，由同一所述漏電檢測(cè)用MOSFET對(duì)多個(gè)不同的漏電流成分進(jìn)行檢測(cè)。
11.根據(jù)權(quán)利要求5～10中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路構(gòu)成為動(dòng)態(tài)地變更所述漏電檢測(cè)電路內(nèi)的連接，以對(duì)多種檢測(cè)模式進(jìn)行切換，在各自的檢測(cè)模式中對(duì)不同的漏電流成分進(jìn)行檢測(cè)。
12.根據(jù)權(quán)利要求5～11中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)用MOSFET內(nèi)的至少1個(gè)為N型MOSFET，所述漏電檢測(cè)用N型MOSFET內(nèi)的至少1個(gè)的源極固定為接地電位。
13.根據(jù)權(quán)利要求5～11中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)用MOSFET內(nèi)的至少1個(gè)為P型MOSFET，所述漏電檢測(cè)用P型MOSFET內(nèi)的至少1個(gè)源極的固定為電源電位。
14.根據(jù)權(quán)利要求5～13中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)用MOSFET內(nèi)的至少1個(gè)為N型MOSFET，所述漏電檢測(cè)用N型MOSFET內(nèi)的至少1個(gè)的漏極固定為電源電位。
15.根據(jù)權(quán)利要求5～13中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)用MOSPET內(nèi)的至少1個(gè)為P型MOSFET，并且那些所述漏電檢測(cè)用P型MOSFET內(nèi)的至少1個(gè)的漏極固定為接地電位。
16.根據(jù)權(quán)利要求5～15中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)用MOSFET內(nèi)的至少1個(gè)的源極—漏極間電壓與電源電壓相等。
17.根據(jù)權(quán)利要求1～16中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路具有多個(gè)開關(guān)，其用于對(duì)構(gòu)成電路的元件的連接進(jìn)行切換，當(dāng)所述基板偏壓產(chǎn)生電路對(duì)基板偏壓進(jìn)行控制時(shí)，按照將所述漏電檢測(cè)用MOSFET作為所述漏電檢測(cè)電路的一部分發(fā)揮功能的方式進(jìn)行連接；當(dāng)所述基板偏壓產(chǎn)生電路未對(duì)基板偏壓進(jìn)行控制時(shí)，按照使導(dǎo)通電流在所述漏電檢測(cè)用MOSFET中流動(dòng)的方式進(jìn)行連接。
18.根據(jù)權(quán)利要求1～17中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，具有多個(gè)所述漏電檢測(cè)電路，并根據(jù)多個(gè)漏電流的檢測(cè)結(jié)果而使所述半導(dǎo)體基板的偏壓變化。
19.一種半導(dǎo)體集成電路裝置，其特征在于，具備對(duì)半導(dǎo)體基板的漏電流進(jìn)行檢測(cè)的漏電檢測(cè)電路；和使所述半導(dǎo)體基板的偏壓變化的基板偏壓產(chǎn)生電路，所述漏電檢測(cè)電路，對(duì)隨著所述基板偏壓的加強(qiáng)而增加的基板漏電流，和隨著所述基板偏壓的加強(qiáng)而減少的亞閾值漏電流進(jìn)行檢測(cè)，并將控制信號(hào)發(fā)送給所述基板偏壓產(chǎn)生電路，以便若所述基板漏電流比所述亞閾值漏電流的規(guī)定倍率小，則使所述基板偏壓加強(qiáng)；若所述基板漏電流比所述亞閾值漏電流的規(guī)定倍率大，則使所述基板偏壓減弱。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路對(duì)漏極—基板間電流以及柵極—基板間電流雙方進(jìn)行檢測(cè)。
21.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路具有多個(gè)漏電檢測(cè)用元件，每一個(gè)漏電檢測(cè)用元件對(duì)漏電流的不同成分進(jìn)行檢測(cè)，根據(jù)檢測(cè)結(jié)果對(duì)所述基板漏電流和所述亞閾值漏電流進(jìn)行比較。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體集成電路裝置，其特征在于，將未對(duì)所述亞閾值漏電流進(jìn)行檢測(cè)的漏電檢測(cè)用元件的源極與漏極連接，或者將所述漏電檢測(cè)用元件的源極從其它的節(jié)點(diǎn)斷開。
23.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路包括1個(gè)漏電檢測(cè)用元件，由所述漏電檢測(cè)用元件對(duì)多個(gè)不同的漏電流成分進(jìn)行檢測(cè)，根據(jù)檢測(cè)結(jié)果對(duì)基板漏電流與亞閾值漏電流進(jìn)行比較。
24.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路包括漏電檢測(cè)用元件，當(dāng)所述漏電檢測(cè)用元件為N型MOSFET時(shí)，將所述N型MOSFET的源極固定為接地電位；當(dāng)為P型MOSFET時(shí)，將所述P型MOSFET的源極固定為電源電位。
25.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路包括漏電檢測(cè)用元件，當(dāng)所述漏電檢測(cè)用元件為N型MOSFET時(shí)，將所述N型MOSFET的漏極固定為電源電位；當(dāng)為P型MOSFET時(shí)，將所述P型MOSFET的源極固定為接地電位。
26.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路包括漏電檢測(cè)用元件，將所述漏電檢測(cè)用元件的源極—漏極間電壓固定為電源電壓。
27.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路包括漏電檢測(cè)用元件，通過(guò)動(dòng)態(tài)地切換電路內(nèi)的連接，從而由所述漏電檢測(cè)用元件對(duì)多個(gè)電流成分進(jìn)行檢測(cè)。
28.一種半導(dǎo)體集成電路裝置，其特征在于，所述漏電檢測(cè)電路具有檢測(cè)模式和通電模式，動(dòng)態(tài)地變更電路內(nèi)的連接并切換兩種模式，在所述檢測(cè)模式中其成為具有與權(quán)利要求19～27中任一項(xiàng)所述的半導(dǎo)體集成電路裝置相同功能的構(gòu)成，在所述通電模式中其成為使導(dǎo)通電流在所述漏電檢測(cè)用元件中流動(dòng)的構(gòu)成。
29.根據(jù)權(quán)利要求19～28中任一項(xiàng)所述的半導(dǎo)體集成電路裝置，其特征在于，具有多個(gè)所述漏電檢測(cè)電路，并以過(guò)半數(shù)的所述漏電檢測(cè)電路的輸出結(jié)果為基礎(chǔ)，使所述基板偏壓變化。
全文摘要
本發(fā)明提供一種以使漏電流最小的方式對(duì)基板偏壓進(jìn)行控制的半導(dǎo)體電路裝置(1)，其中具備漏電檢測(cè)電路(2)，其采用漏電檢測(cè)用MOSFET(10A、10B)對(duì)漏電流進(jìn)行檢測(cè)；控制電路(3)，其依據(jù)漏電檢測(cè)電路(2)的輸出生成控制信號(hào)；基板偏壓產(chǎn)生電路(4)，其依據(jù)控制信號(hào)而使基板偏壓變化；被控制電路(5)，其包括具有與漏電檢測(cè)用的MOSFET(10A、10B)相同特性的MOSFET。漏電檢測(cè)電路(2)，對(duì)隨著基板偏壓的加強(qiáng)而增加的基板漏電流，和隨著基板偏壓的加強(qiáng)而減少的亞閾值漏電流進(jìn)行檢測(cè)，按照若基板漏電流比亞閾值漏電流小，則使基板偏壓加強(qiáng)；若基板漏電流比亞閾值漏電流大，則使基板偏壓減弱的方式將控制信號(hào)發(fā)送給基板偏壓產(chǎn)生電路(4)。
文檔編號(hào)H03K19/003GK1790912SQ20051011866
公開日2006年6月21日 申請(qǐng)日期2005年11月1日 優(yōu)先權(quán)日2004年11月1日
發(fā)明者池永佳史, 武田晃一, 野村昌弘 申請(qǐng)人:日本電氣株式會(huì)社