專利名稱：具有可編程停滯時(shí)間插入的門驅(qū)動(dòng)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及門驅(qū)動(dòng)器，尤其涉及具有停滯時(shí)間(dead-time)插入以防止以半橋配置連接的兩個(gè)開(kāi)關(guān)同時(shí)開(kāi)啟的門驅(qū)動(dòng)器。本發(fā)明尤其涉及一種具有可編程停滯時(shí)間插入的門驅(qū)動(dòng)器集成電路。
背景技術(shù)：
將可編程停滯時(shí)間發(fā)生電路集成到集成電路中的常規(guī)方法一般使用位于集成電路外部的電阻通過(guò)例如設(shè)定內(nèi)部電流基準(zhǔn)來(lái)生成停滯時(shí)間，從而設(shè)定停滯時(shí)間量。如圖1中的示例所示，通過(guò)電阻R對(duì)由門驅(qū)動(dòng)器集成電路中的停滯時(shí)間發(fā)生電路所生成的停滯時(shí)間進(jìn)行設(shè)定。
這種設(shè)定停滯時(shí)間的常規(guī)方法具有下列缺陷1.因?yàn)橥獠吭岛屯r(shí)間量的直接關(guān)系，該方法固有地易于使噪聲進(jìn)入集成電路的停滯時(shí)間設(shè)定端。這在圖3中得到了顯示，其中示出了采用與圖1的集成電路的停滯時(shí)間端DT相連接的電阻的常規(guī)可編程停滯時(shí)間電路中的停滯時(shí)間與輸入電壓的關(guān)系曲線圖。
2.停滯時(shí)間量取決于具有獨(dú)立的個(gè)體變化的內(nèi)部和外部元件。因此，為了確保用于防止擊穿的停滯時(shí)間的目的，就難以獲得精確的停滯時(shí)間值。
3.確定停滯時(shí)間的內(nèi)部和外部電路傾向于具有不同的溫度系數(shù)。放大器的性能可能隨著溫度變化而不穩(wěn)定，并且/或如果它進(jìn)入擊穿區(qū)則可能發(fā)生熱逸散(thermal runaway)。
當(dāng)需要較窄的停滯時(shí)間(例如，如在D類音頻放大器中為了獲得較高的輸出線性度而使停滯時(shí)間少于100毫微秒)的應(yīng)用中，這些問(wèn)題會(huì)變得嚴(yán)重。

發(fā)明內(nèi)容
根據(jù)本發(fā)明所述，對(duì)停滯時(shí)間的設(shè)定是通過(guò)從集成電路的外部對(duì)在集成電路內(nèi)部確定的預(yù)定值之一進(jìn)行選擇來(lái)實(shí)現(xiàn)的。與先前的方法相比，本發(fā)明提出的方法可提供精確的停滯時(shí)間插入以便停滯時(shí)間設(shè)定能夠變?yōu)楦〉闹?，即，停滯時(shí)間可被進(jìn)一步縮窄，這對(duì)于線性度非常有利，特別是對(duì)于諸如D類音頻放大器的其中負(fù)載方向在其工作周期中變化的應(yīng)用而言。
按照一個(gè)方面，本發(fā)明提出了一種可并入集成電路的停滯時(shí)間發(fā)生器，所述集成電路包括高端和低端門驅(qū)動(dòng)器，所述高端和低端門驅(qū)動(dòng)器以在輸出開(kāi)關(guān)的導(dǎo)通時(shí)間之間提供停滯時(shí)間的方式來(lái)驅(qū)動(dòng)所述輸出開(kāi)關(guān)，所述停滯時(shí)間發(fā)生器包括位于所述集成電路內(nèi)部的電路，該電路具有與停滯時(shí)間設(shè)定組件連接的外部停滯時(shí)間設(shè)定端，其中所述停滯時(shí)間發(fā)生器包括用來(lái)為所述停滯時(shí)間設(shè)定端處的一系列的停滯時(shí)間設(shè)定值提供離散的停滯時(shí)間的電路，并且其中所述停滯時(shí)間發(fā)生器為所述停滯時(shí)間設(shè)定端處的一系列多個(gè)停滯時(shí)間設(shè)定值生成相關(guān)的多個(gè)離散的停滯時(shí)間。
本發(fā)明的其它目的、特征和有益效果將通過(guò)下面的詳細(xì)描述而變得顯而易見(jiàn)。


現(xiàn)在將在下面的詳細(xì)描述中參照附圖對(duì)本發(fā)明進(jìn)行說(shuō)明，其中圖1示出了現(xiàn)有技術(shù)的停滯時(shí)間設(shè)定電路；圖2示出了根據(jù)本發(fā)明所述的停滯時(shí)間設(shè)定電路；圖3示出了現(xiàn)有技術(shù)電路的停滯時(shí)間與輸入電壓的關(guān)系曲線；圖4示出了根據(jù)本發(fā)明所述電路的停滯時(shí)間與輸入電壓的關(guān)系曲線。
具體實(shí)施例方式
圖2示出了根據(jù)本發(fā)明所述的停滯時(shí)間設(shè)定電路。如圖所示，門驅(qū)動(dòng)器集成電路10具有停滯時(shí)間發(fā)生電路20，該電路向標(biāo)為HS和LS的高端和低端驅(qū)動(dòng)電路提供輸出。驅(qū)動(dòng)電路向以半橋配置連接的高端和低端功率晶體管(例如MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)、GBT(柵雙極晶體管)或雙極型晶體管)的各柵極提供輸出。停滯時(shí)間發(fā)生電路20確保在低端開(kāi)關(guān)導(dǎo)通之前使高端開(kāi)關(guān)斷開(kāi)，以及在高端開(kāi)關(guān)導(dǎo)通之前使低端開(kāi)關(guān)斷開(kāi)，從而使得兩個(gè)開(kāi)關(guān)的導(dǎo)通時(shí)間之間具有確定的停滯時(shí)間以用于防止擊穿(shoot through)。
根據(jù)本發(fā)明所述，它提供了一個(gè)窗口比較電路30，該電路具有設(shè)在集成電路10外部的輸入端DT。停滯時(shí)間的設(shè)定是通過(guò)利用如電阻性分壓器、可變電壓源等向停滯時(shí)間設(shè)定端DT提供合適的電壓VDT而實(shí)現(xiàn)的。窗口比較器30對(duì)電壓VDT與多個(gè)基準(zhǔn)值進(jìn)行比較，以確定適當(dāng)?shù)耐r(shí)間設(shè)定。參照?qǐng)D4，根據(jù)VDT的值，可以設(shè)定多個(gè)離散的停滯時(shí)間(圖4中示出了其中的四個(gè))。因此，如圖4所示，隨著VDT的增大，停滯時(shí)間按照離散的增量逐漸變小。窗口比較器30的輸出35隨后選擇由停滯時(shí)間發(fā)生電路20提供的適當(dāng)?shù)耐r(shí)間，以確保使高端和低端開(kāi)關(guān)具有選定的停滯時(shí)間。如圖所示，停滯時(shí)間發(fā)生電路典型地接收PWM輸入，該輸入的一個(gè)分支(one leg)如圖所示被反相器N反相，以向高端和低端驅(qū)動(dòng)器提供輸出HS和LS，從而使得驅(qū)動(dòng)器以導(dǎo)通時(shí)間之間的適當(dāng)停滯時(shí)間量來(lái)開(kāi)啟和關(guān)閉。
與其中停滯時(shí)間量隨著DT引腳的輸入電壓以連續(xù)的方式變化(圖3)的現(xiàn)有技術(shù)的電路相比，在按照本發(fā)明的電路中，它為一系列(arange of)的VDT(由圖4中的虛線所示)設(shè)定了離散的停滯時(shí)間。根據(jù)本發(fā)明的實(shí)施方案所述，隨著VDT的降低，停滯時(shí)間的離散量(discrete amount)依照逐步遞減函數(shù)(step-wise decreasing function)而減小。當(dāng)然，除了圖中所示的逆關(guān)系(inverse relationship)之外，VDT和停滯時(shí)間之間可具有正(direct relationship)關(guān)系，使得當(dāng)VDT升高時(shí)停滯時(shí)間也增大。除了如圖4所示的逐步遞減函數(shù)之外，也可以是逐步遞增函數(shù)。
本發(fā)明具有下列優(yōu)點(diǎn)
(1)它允許選擇幾個(gè)預(yù)定的停滯時(shí)間設(shè)定；(2)停滯時(shí)間可從集成電路外部選擇；(3)每個(gè)預(yù)定的停滯時(shí)間可根據(jù)定時(shí)偏移、溫度變化、單元到單元(unit-to-unit)變化以及供電電壓相關(guān)性而得到補(bǔ)償和優(yōu)化。
本發(fā)明確信可在其中精確的停滯時(shí)間對(duì)于線性度(低失真)具有決定意義的D類放大器應(yīng)用中特別有用。在這些應(yīng)用中，溫度的穩(wěn)定性變得尤其重要。在D類應(yīng)用中，開(kāi)關(guān)波形形狀的品質(zhì)決定了被放大的音頻信號(hào)的品質(zhì)。D類開(kāi)關(guān)級(jí)的目的是希望快速和完全的(clean)開(kāi)關(guān)操作。
在開(kāi)關(guān)級(jí)中性能退化的重要原因是開(kāi)關(guān)電流路徑中的寄生電感降低了開(kāi)關(guān)速度并產(chǎn)生振蕩(ringing)。消除寄生電感的一種方法是將所有的元件緊密地布置在一起。
當(dāng)門驅(qū)動(dòng)器集成電路被置于可產(chǎn)生熱量的MOSFET附近時(shí)，驅(qū)動(dòng)器集成電路會(huì)被MOSFET加熱。對(duì)于使用印刷線路板作為散熱件的表面安裝MOSFET而言，這是一個(gè)更為嚴(yán)重的問(wèn)題。
因此，門驅(qū)動(dòng)器集成電路必須在一定溫度范圍上更為穩(wěn)定，而本發(fā)明則能夠提供這一優(yōu)點(diǎn)。
雖然本發(fā)明已經(jīng)結(jié)合其具體的實(shí)施方案進(jìn)行了描述，但是許多其它的變化和修訂以及其它使用對(duì)于本領(lǐng)域技術(shù)人員將變得顯而易見(jiàn)。因此，本發(fā)明并不局限于本文的具體公開(kāi)，而僅由所附的權(quán)利要求所限定。
權(quán)利要求
1.一種并入集成電路的停滯時(shí)間發(fā)生器，其中，所述集成電路包括高端和低端門驅(qū)動(dòng)器，所述高端和低端門驅(qū)動(dòng)器以在輸出開(kāi)關(guān)的導(dǎo)通時(shí)間之間提供停滯時(shí)間的方式來(lái)驅(qū)動(dòng)所述輸出開(kāi)關(guān)，所述停滯時(shí)間發(fā)生器包括位于所述集成電路內(nèi)部的電路，該電路具有與停滯時(shí)間設(shè)定組件連接的外部停滯時(shí)間設(shè)定端，其中所述停滯時(shí)間發(fā)生器包括用來(lái)為所述停滯時(shí)間設(shè)定端處的一系列的停滯時(shí)間設(shè)定值提供離散的停滯時(shí)間的電路，并且其中所述停滯時(shí)間發(fā)生器為所述停滯時(shí)間設(shè)定端處的一系列多個(gè)停滯時(shí)間設(shè)定值生成相關(guān)的多個(gè)離散的停滯時(shí)間。
2.如權(quán)利要求1所述的停滯時(shí)間發(fā)生器，其中，所述停滯時(shí)間設(shè)定組件設(shè)定所述停滯時(shí)間設(shè)定端處的電壓，所述電壓決定了所述停滯時(shí)間發(fā)生器設(shè)定的所述離散的停滯時(shí)間。
3.如權(quán)利要求2所述的停滯時(shí)間發(fā)生器，其中，隨著所述停滯時(shí)間設(shè)定端處的電壓的增加，所述停滯時(shí)間依照逐步遞減函數(shù)而減小，從而具有與所述停滯時(shí)間設(shè)定端處的電壓相關(guān)聯(lián)的多個(gè)停滯時(shí)間的離散值。
4.如權(quán)利要求2所述的停滯時(shí)間發(fā)生器，其中，隨著所述停滯時(shí)間設(shè)定端處的電壓的增加，所述停滯時(shí)間依照逐步遞增函數(shù)而增大，從而具有與所述停滯時(shí)間設(shè)定端處的所述停滯時(shí)間設(shè)定電壓相關(guān)聯(lián)的多個(gè)停滯時(shí)間的離散值。
5.如權(quán)利要求1所述的停滯時(shí)間發(fā)生器，其中，所述停滯時(shí)間設(shè)定組件包括用來(lái)在所述停滯時(shí)間設(shè)定端處建立電壓電平的組件。
6.如權(quán)利要求1所述的停滯時(shí)間發(fā)生器，其中，所述電路包括具有多個(gè)基準(zhǔn)值的窗口比較器電路，用于對(duì)所述停滯時(shí)間設(shè)定端處的值與所述基準(zhǔn)電壓進(jìn)行比較，并用于確定所述停滯時(shí)間的選擇值。
7.如權(quán)利要求6所述的停滯時(shí)間發(fā)生器，其中，所述窗口比較器為所述停滯時(shí)間發(fā)生電路提供多個(gè)輸出以用于建立停滯時(shí)間。
8.如權(quán)利要求1所述的停滯時(shí)間發(fā)生器，其中，在所述停滯時(shí)間設(shè)定端處具有與各個(gè)離散的停滯時(shí)間相關(guān)聯(lián)的一系列的值。
9.如權(quán)利要求1所述的停滯時(shí)間發(fā)生器，其中，所述停滯時(shí)間設(shè)定組件包括可變電壓源。
10.如權(quán)利要求1所述的停滯時(shí)間發(fā)生器，其中，所述停滯時(shí)間設(shè)定組件包括電阻分壓器。
11.一種在由集成電路驅(qū)動(dòng)的輸出開(kāi)關(guān)的導(dǎo)通時(shí)間之間生成停滯時(shí)間的方法，其中，所述集成電路包括高端和低端門驅(qū)動(dòng)器，所述高端和低端門驅(qū)動(dòng)器以在所述輸出開(kāi)關(guān)的導(dǎo)通時(shí)間之間提供停滯時(shí)間的方式來(lái)驅(qū)動(dòng)所述輸出開(kāi)關(guān)，所述方法包括提供一個(gè)位于所述集成電路內(nèi)部的電路，該電路具有與停滯時(shí)間設(shè)定組件連接的外部停滯時(shí)間設(shè)定端；為所述停滯時(shí)間設(shè)定端處的一系列的停滯時(shí)間設(shè)定值提供離散的停滯時(shí)間；以及為所述停滯時(shí)間設(shè)定端處的一系列多個(gè)停滯時(shí)間設(shè)定值生成相關(guān)的多個(gè)離散的停滯時(shí)間。
12.如權(quán)利要求11所述的方法，還包括利用停滯時(shí)間設(shè)定組件設(shè)定停滯時(shí)間，所述停滯時(shí)間設(shè)定組件設(shè)定所述停滯時(shí)間設(shè)定端處的電壓，所述電壓決定了所述離散的停滯時(shí)間。
13.如權(quán)利要求12所述的方法，其中，隨著所述停滯時(shí)間設(shè)定端處的電壓的增加，所述停滯時(shí)間依照逐步遞減函數(shù)而減小，從而具有與所述停滯時(shí)間設(shè)定端處的所述電壓相關(guān)聯(lián)的多個(gè)停滯時(shí)間的離散值。
14.如權(quán)利要求12所述的方法，其中，隨著所述停滯時(shí)間設(shè)定端處的電壓的增加，所述停滯時(shí)間依照逐步遞增函數(shù)而增大，從而具有與所述停滯時(shí)間設(shè)定端處的所述停滯時(shí)間設(shè)定電壓相關(guān)聯(lián)的多個(gè)停滯時(shí)間的離散值。
15.如權(quán)利要求11所述的方法，還包括利用在所述停滯時(shí)間設(shè)定端處建立電壓電平的停滯時(shí)間設(shè)定組件來(lái)設(shè)定所述停滯時(shí)間。
16.如權(quán)利要求11所述的方法，還包括對(duì)所述停滯時(shí)間設(shè)定端處的值與多個(gè)基準(zhǔn)值進(jìn)行比較以用于確定所述停滯時(shí)間的選擇值。
17.如權(quán)利要求16所述的方法，其中，所述比較步驟包括為停滯時(shí)間發(fā)生電路提供多個(gè)輸出以用于建立所述停滯時(shí)間。
18.如權(quán)利要求11所述的方法，其中，在所述停滯時(shí)間設(shè)定端處具有與各個(gè)離散的停滯時(shí)間相關(guān)聯(lián)的一系列的值。
19.如權(quán)利要求11所述的方法，還包括利用包括有可變電壓源的停滯時(shí)間設(shè)定組件設(shè)定所述停滯時(shí)間。
20.如權(quán)利要求11所述的方法，還包括利用包括有電阻分壓器的停滯時(shí)間設(shè)定組件設(shè)定所述停滯時(shí)間。
全文摘要
提供了一種并入集成電路的停滯時(shí)間發(fā)生器，其中，所述集成電路包括高端和低端門驅(qū)動(dòng)器，所述高端和低端門驅(qū)動(dòng)器以在輸出開(kāi)關(guān)的導(dǎo)通時(shí)間之間提供停滯時(shí)間的方式來(lái)驅(qū)動(dòng)所述輸出開(kāi)關(guān)，所述停滯時(shí)間發(fā)生器包括位于所述集成電路內(nèi)部的電路，該電路具有與停滯時(shí)間設(shè)定組件連接的外部停滯時(shí)間設(shè)定端，其中所述停滯時(shí)間發(fā)生器包括用來(lái)為所述停滯時(shí)間設(shè)定端處的一系列的停滯時(shí)間設(shè)定值提供離散的停滯時(shí)間的電路，并且其中所述停滯時(shí)間發(fā)生器為所述停滯時(shí)間設(shè)定端處的一系列多個(gè)停滯時(shí)間設(shè)定值生成相關(guān)的多個(gè)離散的停滯時(shí)間。
文檔編號(hào)H03F3/20GK1750398SQ20051010250
公開(kāi)日2006年3月22日 申請(qǐng)日期2005年9月8日 優(yōu)先權(quán)日2004年9月8日
發(fā)明者本田潤(rùn), 程曉昌 申請(qǐng)人:國(guó)際整流器公司