專利名稱：模擬數(shù)字轉(zhuǎn)換器與轉(zhuǎn)換模擬信號至數(shù)字信號的方法
技術(shù)領(lǐng)域：
本發(fā)明大體上是有關(guān)于半導(dǎo)體元件，且特別有關(guān)于一種兩步驟式模擬數(shù)字轉(zhuǎn)換器的實(shí)踐。
背景技術(shù)：
模擬數(shù)字轉(zhuǎn)換器(ADC)已存在數(shù)十年之久，對于許多電子系統(tǒng)的質(zhì)量和速度起了相當(dāng)作用。廣泛運(yùn)用的ADC種類之一是快閃式ADC?？扉W式ADC擁有許多項(xiàng)優(yōu)勢。舉例來說，快閃式ADC能夠快速地執(zhí)行模擬數(shù)字轉(zhuǎn)換，本質(zhì)延遲(intrinsic delays)低，并且易于設(shè)計(jì)。快閃式ADC經(jīng)常在高負(fù)載和高可用性電子系統(tǒng)中使用。
然而，快閃式ADCs亦擁有一些不利條件。舉例來說，快閃式ADCs較正規(guī)ADCs消耗較高的功率。另一個(gè)例子是，快閃式ADCs較普通ADCs需要較多的元件數(shù)目，因而需要較大的機(jī)體(footprint)。除此之外，因?yàn)榭扉W式ADCs固有上比普通ADC具有較低的分辨率以及需要較高的輸入負(fù)載，僅僅為了改善表現(xiàn)對費(fèi)用的比率(performance-to-cost ratio)，集成電路(IC)設(shè)計(jì)者就必須花費(fèi)龐大資源。這些不利條件將快閃式ADCs限制在高頻和昂貴的應(yīng)用上，典型情況下其余型式的ADC無法滿足這些高頻和昂貴應(yīng)用的要求，這些應(yīng)用包含實(shí)時(shí)數(shù)據(jù)擷取(real-timedata acquisition)、衛(wèi)星通訊、雷達(dá)處理、取樣示波器(samplingoscilloscopes)、以及高密度磁盤驅(qū)動器(high density diskdrives)。
能夠降低元件數(shù)目、實(shí)體尺寸、輸入負(fù)載，以及金額花費(fèi)的快閃式模擬數(shù)字轉(zhuǎn)換器的設(shè)計(jì)是人們所向往的技術(shù)。
發(fā)明內(nèi)容
本發(fā)明是揭露出一種轉(zhuǎn)換模擬信號至數(shù)字信號的方法，包括以下步驟。劃分一參考電壓范圍成多個(gè)參考電壓位準(zhǔn)，將該模擬信號和該等參考電壓位準(zhǔn)作比較，產(chǎn)生出一組指出該模擬信號高于該參考電壓位準(zhǔn)的第一組轉(zhuǎn)換位。選取一參考電壓次范圍，其范圍乃由一第一參考電壓位準(zhǔn)與一第二參考電壓位準(zhǔn)定義，其中該模擬信號的電壓位準(zhǔn)高于該第一參考電壓位準(zhǔn)且低于該第二參考電壓位準(zhǔn)。劃分該參考電壓次范圍成多個(gè)參考電壓次位準(zhǔn)。將該模擬信號和該等參考電壓次位準(zhǔn)作比較，產(chǎn)生出一組指出該模擬信號高于該參考電壓次位準(zhǔn)的第二組轉(zhuǎn)換位。根據(jù)該第一組轉(zhuǎn)換位和該第二組轉(zhuǎn)換位后產(chǎn)生一表示該模擬信號的數(shù)字信號。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，該第一組轉(zhuǎn)換位擁有X個(gè)位并加上額外的Z個(gè)位，該第二組轉(zhuǎn)換位有Y個(gè)位，該數(shù)字信號擁有N位的分辨率，其中X+Y＝N，而X，Y，Z以及N是包含零的整數(shù)。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，該參考電壓范圍經(jīng)由該等參考電壓位準(zhǔn)劃分成2(X+Z)個(gè)區(qū)段，當(dāng)伴隨該模擬信號存在的雜訊不被補(bǔ)償時(shí)，Z值為零，而當(dāng)伴隨該模擬信號存在的雜訊被補(bǔ)償時(shí)，Z值則等于或大于1。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，當(dāng)比較該模擬信號和該等參考電壓位準(zhǔn)時(shí)，會為了雜訊補(bǔ)償而預(yù)先決定一補(bǔ)偏電壓，用以將該等參考電壓位準(zhǔn)當(dāng)中的每一個(gè)作補(bǔ)偏動作。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，該參考電壓次范圍包含2Z個(gè)該等用以校準(zhǔn)被低估的該模擬信號的區(qū)段。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，該參考電壓次范圍經(jīng)由該等參考電壓次位準(zhǔn)劃分成2Y個(gè)區(qū)段。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，在比較該模擬信號和該等參考電壓位準(zhǔn)，以及比較該模擬信號和該等參考電壓次位準(zhǔn)時(shí)，該模擬信號皆只被取樣一次。
本發(fā)明所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，該模擬信號和該等參考電壓次位準(zhǔn)的比較動作必須落后該模擬信號和該等參考電壓位準(zhǔn)的比較動作至少1/2個(gè)頻率周期。
本發(fā)明還提供一種模擬數(shù)字轉(zhuǎn)換器，所述模擬數(shù)字轉(zhuǎn)換器包括一第一轉(zhuǎn)換器模塊，連接至一模擬信號輸入，以及比較該模擬信號輸入與多個(gè)參考電壓位準(zhǔn)，用以產(chǎn)生一第一組轉(zhuǎn)換位，并選取一參考電壓次范圍，該參考電壓次范圍乃用一第一參考電壓位準(zhǔn)與一第二參考電壓位準(zhǔn)定義，其中該模擬信號輸入的電壓位準(zhǔn)高于該第一參考電壓位準(zhǔn)而低于該第二參考電壓位準(zhǔn)；一第二轉(zhuǎn)換器模塊，耦合至該模擬信號輸入與該第一轉(zhuǎn)換器模塊，以比較該模擬信號輸入與由劃分該參考電壓次范圍得到的多個(gè)參考電壓次位準(zhǔn)，比較后產(chǎn)生一第二組轉(zhuǎn)換位；以及一多任務(wù)器，耦合至該第一轉(zhuǎn)換器模塊與該第二轉(zhuǎn)換器模塊，根據(jù)該第一組轉(zhuǎn)換位與該第二組轉(zhuǎn)換位以產(chǎn)生一代表該模擬信號的數(shù)字信號。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該第一組轉(zhuǎn)換位擁有X個(gè)位并加上額外的Z個(gè)位，該第二組轉(zhuǎn)換位擁有Y個(gè)位，以及該數(shù)字信號擁有N位的分辨率，其中X+Y＝N，X，Y，Z以及N是包含零的整數(shù)，并且當(dāng)伴隨該模擬信號存在的雜訊不被補(bǔ)償時(shí)，Z值為零，而當(dāng)伴隨該模擬信號存在的雜訊被補(bǔ)償時(shí)，Z值等于或大于1。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該等參考電位準(zhǔn)當(dāng)中的每一個(gè)都被增加一補(bǔ)偏電壓供雜訊補(bǔ)償之用。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該第二轉(zhuǎn)換器模塊包含一參考電阻性階梯，用以產(chǎn)生該等參考電壓次位準(zhǔn)。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該第二轉(zhuǎn)換器模塊包含多個(gè)比較器，耦合至該模擬信號輸入以及該參考電阻性階梯，其中該等比較器當(dāng)中的每一個(gè)都接受該模擬信號輸入和該參考電阻性階梯所產(chǎn)生的該等參考電壓次位準(zhǔn)中的其中一個(gè)。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，當(dāng)該模擬信號輸入高于該參考電壓次位準(zhǔn)時(shí)，該比較器的輸出為高，而當(dāng)該模擬信號輸入低于該參考電壓次位準(zhǔn)時(shí)，該比較器的輸出為低。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該第二轉(zhuǎn)換器模塊包含至少一個(gè)譯碼器與該等轉(zhuǎn)換器耦合，用以將該等比較器輸出的高值或低值譯碼成該第二組轉(zhuǎn)換位。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該第一轉(zhuǎn)換器模塊和該第二轉(zhuǎn)換器模塊至少由一個(gè)頻率控制。
本發(fā)明所述的模擬數(shù)字轉(zhuǎn)換器，該第一轉(zhuǎn)換器模塊的操作必須落后該第二轉(zhuǎn)換器模塊至少1/2個(gè)頻率周期。
本發(fā)明所述模擬數(shù)字轉(zhuǎn)換器與轉(zhuǎn)換模擬信號至數(shù)字信號的方法，采用兩步驟型式的設(shè)計(jì)能減少元件數(shù)量，改善輸入負(fù)載，增加輸入信號頻寬，縮減需要的晶片尺寸，減少功率耗損，因而能減少ADC的費(fèi)用。
圖1顯示一現(xiàn)有八位快閃式ADC；圖2顯示依據(jù)本發(fā)明的一實(shí)施例的一種八位二步驟式ADC；圖3顯示依據(jù)本發(fā)明的一實(shí)施例中，用以說明模擬信號和許多參考電壓位準(zhǔn)作比較的示意圖；圖4A、圖4B和圖4C顯示依據(jù)本發(fā)明的一實(shí)施例中，用以說明第一步驟MSB轉(zhuǎn)換內(nèi)消除雜訊效應(yīng)的示意圖；圖5A和圖5B，顯示依據(jù)本發(fā)明的一實(shí)施例中，用以說明第一步驟MSB轉(zhuǎn)換內(nèi)的方塊圖與時(shí)序圖；
圖5C和圖5D，顯示依據(jù)本發(fā)明的一實(shí)施例中，用以說明第二步驟LSB轉(zhuǎn)換內(nèi)的方塊圖與時(shí)序圖。
具體實(shí)施例方式
本發(fā)明的一個(gè)實(shí)施例中，揭露出一種利用兩步驟的ADC譯碼方法實(shí)行的快閃式ADC電路，這種兩步驟的ADC譯碼方法在第一轉(zhuǎn)換步驟中使用一偏移電壓(voltage shift)。該偏移電壓能在第一轉(zhuǎn)換步驟中消除雜訊對于轉(zhuǎn)換的效應(yīng)。第二步驟轉(zhuǎn)換則通過恢復(fù)第一步驟內(nèi)所使用的補(bǔ)偏電壓(offset voltage)完成整個(gè)二步驟ADC譯碼方法。因?yàn)檫@種兩步驟ADC譯碼方法乃利用一種補(bǔ)偏電壓方法，因而能減少ADC比較器的元件數(shù)目、改善輸入負(fù)載、增加輸入信號頻寬、減少晶片面積，以及減低功率耗損。
圖1表示一種現(xiàn)有八位快閃式ADC 100。一現(xiàn)有“n”位快閃式ADC轉(zhuǎn)換器是由具有2n-1個(gè)不同電壓位準(zhǔn)的2n-1個(gè)比較器組成。因此，該現(xiàn)有八位快閃式ADC 100擁有255個(gè)比較器，分別具有255種不同的電壓位準(zhǔn)，用以產(chǎn)生八位的輸出。一比較器陣列102包含前述的255個(gè)比較器。連接該模擬信號輸入VIN到該等255個(gè)比較器中每個(gè)比較器的其中一個(gè)輸入線上，而比較器的另一個(gè)輸入則接受255個(gè)參考電壓的其中一個(gè)。255個(gè)參考電壓當(dāng)中的每個(gè)都由一參考電阻性階梯(Resistive ladder)104產(chǎn)生。此255個(gè)比較器中的每個(gè)都將其特定的參考電壓和VIN信號比較，若當(dāng)VIN信號高于一比較器對應(yīng)的參考電壓時(shí)，該比較器會產(chǎn)生高電壓輸出。若VIN信號低于一比較器的參考電壓時(shí)，該比較器的輸出則維持為低電壓。該255個(gè)比較器中的每個(gè)比較器的輸出繼而被傳送至一熱力學(xué)譯碼器(Thermo decoder)106以產(chǎn)生一溫度計(jì)碼(Thermometer code)。該溫度計(jì)碼的輸出是一個(gè)具有255個(gè)位的串行，其中前述的255個(gè)位，從低信號電壓位準(zhǔn)到高信號電壓位準(zhǔn)，連續(xù)地確立出來。由上述比較器制造的溫度計(jì)碼繼而經(jīng)過一譯碼器108轉(zhuǎn)換成一個(gè)二位數(shù)字信號。在這個(gè)例子中，譯碼器108包含四個(gè)六位ROM譯碼器，隨后有一多任務(wù)器110，此多任務(wù)器能夠依序地從最低位(LSB)到最高位(MSB)中選擇輸出信號，并將這些位輸出為一個(gè)能表示VIN信號的八位二進(jìn)制數(shù)字碼112。此外，當(dāng)該熟知的八位快閃式ADC的范圍被超過時(shí)，一溢位信號會產(chǎn)生以指出這種情況。類似地，當(dāng)輸入信號低于最低的參考電壓時(shí)，一欠位信號會產(chǎn)生以指出這種情況。
現(xiàn)有八位快閃式ADC 100設(shè)計(jì)的固有情況是包含大量的輸入比較器(在上述八位范例中是255個(gè))。大量的比較器會增加VIN信號的龐大電容性負(fù)載，負(fù)載大到使輸入信號頻寬嚴(yán)重地被局限。大量的比較器也會耗損更多的功率并需要更大的晶片機(jī)體。就其本身而論，現(xiàn)有八位快閃式ADC 100是耗損功率與不符合經(jīng)濟(jì)效益兼有之。
圖2顯示依據(jù)此發(fā)明的一實(shí)施例的一種八位兩步驟快閃式ADC 200，此ADC 200在第一步驟的MSB轉(zhuǎn)換中利用一種偏移電壓。該實(shí)施例能減少ADC中雜訊的于第一步驟MSB轉(zhuǎn)換的效應(yīng)，并減少輸入比較器元件的數(shù)目，因而能增加輸入信號的頻寬。ADC 200利用一種三位快閃式ADC 202于第一步驟的MSB轉(zhuǎn)換中，并且利用一種六位快閃式ADC 204于第二步驟的LSB轉(zhuǎn)換中。該三位的快閃式ADC 202是由總數(shù)為八的MSB位所組成(2X位，其中X＝3)。而該六位的快閃式ADC 204是由總數(shù)為六十四的LSB位所組成(2Y位，其中Y＝6)。
在該八位的二步驟快閃式ADC 200中，前述的六位ADC 204乃利用方塊206和方塊208顯示，其中方塊206包含位于較上端的32個(gè)LSB位比較器以及對應(yīng)于它們的譯碼器228，而方塊208包含位于較下端的32個(gè)LSB位比較器以及對應(yīng)于它們的譯碼器232。由該三位快閃式ADC 202以及該六位快閃ADC 204所譯碼的循序數(shù)據(jù)被傳入一多任務(wù)器210以產(chǎn)生等價(jià)于VIN信號的八位信號212。
總共需要七十二個(gè)比較器(三位快閃式ADC 202的八個(gè)比較器以及六位快閃式ADC 204的六十四個(gè)比較器)以實(shí)行該八位兩步驟快閃式ADC 200。相較于上述現(xiàn)有八位快閃ADC 100所需要的255個(gè)比較器，能夠達(dá)成元件數(shù)目大幅度(183個(gè)比較器＝255-72)的縮減。此兩步驟型式的設(shè)計(jì)能減少元件數(shù)量，改善輸入負(fù)載，增加輸入信號頻寬，縮減需要的晶片尺寸，減少功率耗損，因而能減少ADC的費(fèi)用。
第一步驟中由上述三位快閃式ADC 202實(shí)行的MSB轉(zhuǎn)換，乃利用參考電壓的全部范圍，能提供VIN信號一種粗糙的譯碼。而第二步驟中由上述六位快閃式ADC 204實(shí)行的LSB轉(zhuǎn)換則能提供VIN信號更細(xì)微的譯碼，并將前述的粗糙譯碼作為其譯碼的起始點(diǎn)。該六位的快閃式ADC 204僅利用總參考電壓范圍的四分之一達(dá)成其細(xì)微的譯碼動作?；旌系谝徊襟E和第二步驟轉(zhuǎn)換所譯碼的數(shù)據(jù)，八位信號212就產(chǎn)生出來，此八位信號212是VIN信號的精確數(shù)字表示。
一參考電阻性階梯用來提供精確參考電壓給上述三位快閃ADC 202和六位快閃式ADC 204中的每一個(gè)比較器。三位快閃ADC 202需要該參考電阻性階梯所提供的八個(gè)輸入?yún)⒖茧妷?。模擬信號輸入，即VIN信號，被連接至前述的八個(gè)比較器中每一個(gè)比較器的其中一條輸入線上，而比較器的另一個(gè)輸入端則接受八個(gè)參考電壓的其中一個(gè)。
上述的八個(gè)比較器通過增加一補(bǔ)偏電壓到比較器的輸入VIN信號上以補(bǔ)償因轉(zhuǎn)換過程產(chǎn)生的雜訊效應(yīng)。八個(gè)比較器當(dāng)中的每一個(gè)比較器將VIN信號與其特定的參考電壓作比較，并當(dāng)VIN信號高于參考電壓時(shí)產(chǎn)生一高輸出。當(dāng)VIN信號低于該比較器的參考電壓時(shí)，比較器的輸出端則維持為低。三位快閃式ADC 202比較器的輸出因而被譯碼，然后該譯碼三位ADC輸出通過線214送達(dá)到多任務(wù)器210以完成整個(gè)模擬數(shù)字轉(zhuǎn)換。
一參考電阻性階梯216用來提供六十四個(gè)精確參考電壓以供六位快閃式ADC 204的六十四個(gè)比較器218使用。由參考電阻性階梯216所產(chǎn)生的參考電壓通過線220，經(jīng)由上述的三位快閃ADC 202的譯碼輸出于相加點(diǎn)222挑選。這個(gè)相加動作會重復(fù)對每個(gè)比較器218作一次，然后相加結(jié)果用來作為每一個(gè)比較器的輸入224。VIN信號也與比較器的另一個(gè)輸入端226連接。較上端的32個(gè)LSBs經(jīng)由一個(gè)譯碼器228比較和譯碼，并且其中較上端的6個(gè)LSBs經(jīng)由線230送入多任務(wù)器210。而較下端的32個(gè)LSBs經(jīng)由一個(gè)譯碼器232比較和譯碼，并且其中較下端的6個(gè)LSBs經(jīng)由線234送入多任務(wù)器210。經(jīng)由線214，230以及234送入多任務(wù)器210的譯碼信號被用來產(chǎn)生八位數(shù)字信號212，此八位信號212是與VIN信號等價(jià)的數(shù)字信號。
圖3顯示一示意圖300，用以解釋依據(jù)此發(fā)明的一實(shí)施例的前述三位快閃式ADC的運(yùn)作方法。示意圖300說明參考電壓VA(0)到VA(8)等分在八個(gè)MSBs(即MSB(0)到MSB(7))當(dāng)中，用以使三位快閃ADC產(chǎn)生一等價(jià)于VIN的三位數(shù)字信號。一比較器陣列302包含八個(gè)比較器。VIN信號被連接至該等比較器中每個(gè)比較器的其中一個(gè)輸入線上，而比較器的另一個(gè)輸入線則接受八個(gè)經(jīng)相加處理后的參考電壓。每一個(gè)參考電壓都經(jīng)由一參考電阻性階梯產(chǎn)生。參考電壓VA(8)被連接至一溢位指示器電路系統(tǒng)，用以指出VIN信號超過最大ADC額度的情況，此溢位指示器電路系統(tǒng)并未顯示于圖中。
八個(gè)比較器中的每一個(gè)比較器皆將VIN信號與其特定的相加參考電壓(VA(0)到VA(7))作比較，并且當(dāng)VIN信號高于其參考電壓時(shí)能產(chǎn)生一高輸出。如果VIN信號低于比較器的參考電壓時(shí)，比較器的輸出則維持為低。每個(gè)比較器的的輸出都被送至一熱力學(xué)譯碼器304以產(chǎn)生一溫度計(jì)碼。該溫度計(jì)碼輸出是一種八位串行，其中前述的八位，從低電壓位準(zhǔn)到高電壓位準(zhǔn)，連續(xù)地確立出來。于是由比較器產(chǎn)生的溫度計(jì)碼經(jīng)由此熱力學(xué)譯碼器304轉(zhuǎn)換成二進(jìn)制數(shù)字信號。
表1顯示依據(jù)本發(fā)明一實(shí)施例的第一步驟MSB轉(zhuǎn)換過程產(chǎn)生的溫度計(jì)碼輸出，而表2則顯示第二步驟LSB轉(zhuǎn)換的參考電壓范圍。第二步驟LSB轉(zhuǎn)換的參考電壓范圍是總參考電壓范圍的四分之一。因此，從MSB(0)到MSB(7)每增加8，也就是從10000000到11111111，第二步驟LSB轉(zhuǎn)換對應(yīng)的參考電壓范圍就會從VA(0)到VA(8)增加2。例如，對11110000來說，第二步驟的LSB轉(zhuǎn)換的電壓范圍是VA(3)到VA(5)。這使得相較第一步驟的MSB轉(zhuǎn)換，第二步驟具有更細(xì)微的譯碼，也就是具有更精確的分辨率。
表1
表2
圖4A、圖4B以及圖4C分別顯示示意圖400、402、以及404，說明依據(jù)本發(fā)明的一實(shí)施例的消除第一步驟內(nèi)雜訊效應(yīng)的方法。在示意圖400當(dāng)中，經(jīng)由第一步驟MSB轉(zhuǎn)換過程取樣出的VIN信號比VA(1)高而比VA(2)低?，F(xiàn)考慮此量測是一理想無雜訊存在的情況。在這種“無雜訊”的情況下，根據(jù)表1，MSB輸出是11000000(MSB(0)到MSB(7))。然而，在更可能有雜訊伴隨VIN信號的情況下，伴隨雜訊的VIN信號為(VIN+noise)，其位準(zhǔn)可能高于VA(2)參考電壓的額定值，因此產(chǎn)生出不正確的M SB輸出信號11100000。
如同之前所描述，一擁有補(bǔ)偏電壓修正(即MSB轉(zhuǎn)換中的自動歸零)的二步驟轉(zhuǎn)換會消除這種雜訊誤差。示意圖402顯示無雜訊的VIN信號位于VA(1)之上VA(2)之下，和示意圖400類似。示意圖404顯示一補(bǔ)偏電壓(VOFFSET)被加到MSB的參考電壓(VA(1)到VA(7))上，用以消除雜訊效應(yīng)。在這個(gè)例子中，VIN信號與雜訊的相加值(VIN+noise)永遠(yuǎn)落于VA(2)與補(bǔ)偏電壓的相加值(VA(2)+noise)之下。因此，MSB的輸出為原先11000000的完美情況。
在補(bǔ)偏電壓加在MSB參考電壓的地方，一個(gè)額外的MSB位用來校準(zhǔn)經(jīng)補(bǔ)偏電壓低估的模擬信號。在此實(shí)施例中，如果模擬信號沒有受雜訊干擾或是僅受微弱的干擾，補(bǔ)偏電壓可能會低估該模擬信號一個(gè)參考電壓區(qū)段。舉例來說，如果MSB位等于2，參考電壓次范圍可能會不正確地選取低估的參考區(qū)段，因而第二步驟的轉(zhuǎn)換將會產(chǎn)生不正確的結(jié)果。在此實(shí)施例中，一額外的位被用來使MSB位等于3。在這里，一參考電壓的次范圍包含兩個(gè)參考區(qū)段，包括模擬信號落入的區(qū)段，以及其下方的區(qū)段，要不是因?yàn)殡s訊干擾，模擬信號應(yīng)該落入此下方的區(qū)段。因此，依據(jù)此參考電壓次范圍的第二步驟轉(zhuǎn)換能夠校準(zhǔn)這項(xiàng)低估，因而產(chǎn)生出正確的結(jié)果。
如上述的討論，圖2到圖4A、圖4B、圖4C以八位快閃ADC為基礎(chǔ)，說明第一個(gè)實(shí)施例。該實(shí)施例可以經(jīng)由以下的數(shù)學(xué)式用更廣泛的型式表達(dá)。MSB位的數(shù)目等于X+Z，其中Z等于額外的位數(shù)目并且大小根據(jù)雜訊是否需要補(bǔ)償而定。經(jīng)轉(zhuǎn)換后的數(shù)字信號N的精確度等于X+Y，其中Y是LSB的位數(shù)目。在第一步驟的轉(zhuǎn)換中，參考電壓被劃分成2(X+Z)個(gè)區(qū)段以達(dá)成一較粗糙的轉(zhuǎn)換。參考電壓的次區(qū)段，也就是信號落入之處，應(yīng)該包含2Z個(gè)區(qū)段。當(dāng)干擾模擬信號的雜訊沒有被補(bǔ)償時(shí)，Z等于零。但干擾模擬信號的雜訊被補(bǔ)償時(shí)，Z等于或大于1。在第二步驟的轉(zhuǎn)換中，此參考電壓次區(qū)段被劃分成2Y個(gè)區(qū)段，以達(dá)成細(xì)微的轉(zhuǎn)換。
圖5A和圖5B表示依據(jù)本發(fā)明的一實(shí)施例的第一步驟MSB轉(zhuǎn)換的方塊圖500和時(shí)序圖502。方塊圖500顯示VIN和VREF被輸入到比較器504，分別經(jīng)由頻率信號CK1和CK2測定。比較器504測定輸出位準(zhǔn)并送此輸出位準(zhǔn)到達(dá)一閂鎖裝置(latch)506，此閂鎖裝置能為譯碼器鎖定輸出508，用以確保該輸出508和其它MSB輸出間有適當(dāng)?shù)臅r(shí)序。
時(shí)序圖502表示參考電壓VREF于點(diǎn)510送入比較器504，并經(jīng)由一取樣/保持線路(sample and hold circuit)取樣，其中該取樣并保持線路是由一頻率CK1控制。在同時(shí)，比較器在時(shí)段512內(nèi)將比較器的輸出信號自動歸零。之后，VIN被輸入至比較器504，并于時(shí)段514內(nèi)經(jīng)由一取樣并維持電路取樣。VIN信號的樣本于時(shí)段516內(nèi)和VREF比較。比較器504的輸出繼而于時(shí)段518內(nèi)被閂鎖裝置506鎖住，以使該輸出能和其它MSB比較器的輸出同步。然后，從點(diǎn)520和時(shí)段522的VREF取樣和自動歸零動作開始，重復(fù)此第一步驟MSB轉(zhuǎn)換。
圖5C和圖5D顯示依據(jù)本發(fā)明的一實(shí)施例的第二步驟ADC的方塊圖524和時(shí)序圖526。方塊圖524顯示VREF和VIN信號被送入一比較器504，分別經(jīng)由頻率CK3和CK2測定。比較器504測定輸出位準(zhǔn)然后送此輸出到閂鎖裝置506內(nèi)，閂鎖裝置506能為譯碼器鎖定輸出508，以確保輸出508能和其余LSB信號間有適當(dāng)?shù)臅r(shí)序。
時(shí)序圖526表示VIN信號于點(diǎn)528送入比較器504，并經(jīng)由一取樣和維持電路取樣，此取樣并維持的電路是由頻率CK3控制。在同時(shí)，比較器于時(shí)段530內(nèi)自動將比較器的輸出信號歸零。之后，VREF信號被輸入至比較器并在時(shí)段532內(nèi)經(jīng)由一取樣和維持電路取樣。VIN信號的樣本于534時(shí)段被和VREF比較。實(shí)行此動作必須比第一轉(zhuǎn)換步驟中VIN和VREF比較的時(shí)段516晚至少二分之一的頻率周期。然后比較器504的輸出于時(shí)段536內(nèi)被閂鎖裝置506鎖住，以使此輸出和其余的比較器LSB輸出同步。然后，從步驟538的VIN取樣和自動歸零的過程開始，重復(fù)此第二步驟LSB轉(zhuǎn)換。
在此轉(zhuǎn)換過程中，VIN信號皆只被取樣一次以供第一和第二步驟的轉(zhuǎn)換使用。這點(diǎn)和現(xiàn)有ADC的結(jié)構(gòu)不同，在現(xiàn)有ADC的結(jié)構(gòu)中，不同位轉(zhuǎn)換的模擬取樣信號會在時(shí)間上延遲。當(dāng)模擬取樣信號延遲時(shí)，產(chǎn)生了信號可能被雜訊干擾的問題。
以上揭露提供了許多不同的實(shí)施例或范例以實(shí)行此揭露的不同特點(diǎn)。特定元件或過程范例的描述是用以闡明此項(xiàng)公開。這些當(dāng)然僅僅是范例，而非用權(quán)利要求的描述來限制此項(xiàng)公開。比方來說，雖然上述實(shí)施例揭露出一種利用兩步驟轉(zhuǎn)換方法來實(shí)行的快閃式ADC，但本發(fā)明包含三或更多步驟的轉(zhuǎn)換方法。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下1現(xiàn)有八位快閃式ADC 100100現(xiàn)有八位快閃式ADC102比較器陣列104參考電阻性階梯106熱力學(xué)譯碼器108四個(gè)六位ROM譯碼器組成的譯碼器110多任務(wù)器112八位二進(jìn)制數(shù)字碼R電阻REF+參考電壓范圍正極REF-參考電壓電壓負(fù)極VIN模擬輸入信號VREF參考電壓位準(zhǔn)LSB最低位MSB最高位OVERFLOW溢位信號UNDERFLOW欠位信號2八位兩步驟快閃式模擬數(shù)字轉(zhuǎn)換器200200八位兩步驟快閃式模擬數(shù)字轉(zhuǎn)換器202三位快閃式模擬數(shù)字轉(zhuǎn)換器204六位快閃式模擬數(shù)字轉(zhuǎn)換器
206包含32個(gè)LSB位比較器以及譯碼器228的區(qū)塊208包含32個(gè)LSB位比較器以及譯碼器232的區(qū)塊210多任務(wù)器212八位數(shù)字信號214多任務(wù)器輸入線216參考電阻性階梯218比較器220202輸出線222相加節(jié)點(diǎn)224比較器輸入節(jié)點(diǎn)226比較器218的VIN輸入線228譯碼器230多任務(wù)器輸入線232譯碼器234多任務(wù)器輸入線VIN模擬輸入信號3第一步驟的三位MSB快閃式ADC 300300第一步驟的三位MSB快閃式ADC302比較器陣列304熱力學(xué)譯碼器VIN模擬輸入信號VA(0)-VA(8)參考電壓位準(zhǔn)MSB(0)～MSB(7)比較器輸出的一位4A第一步驟MSB轉(zhuǎn)換內(nèi)消除雜訊效應(yīng)的示意圖4004B第一步驟MSB轉(zhuǎn)換內(nèi)消除雜訊效應(yīng)的示意圖4024C第一步驟MSB轉(zhuǎn)換內(nèi)消除雜訊效應(yīng)的示意圖404400伴隨雜訊的模擬信號的位準(zhǔn)示意圖
402扣除雜訊的模擬信號的位準(zhǔn)示意圖404第一步驟MSB轉(zhuǎn)換消除雜訊效應(yīng)的示意圖VIN模擬輸入信號VOFFSET補(bǔ)偏電壓VA(0)～VA(8)參考電壓位準(zhǔn)5A第一步驟ADC的方塊圖5005B第一步驟ADC的時(shí)序圖5025C第二步驟ADC的方塊圖5245D第二步驟ADC的時(shí)序圖526500第一步驟ADC的方塊圖502第一步驟ADC的時(shí)序圖504比較器504 OUT504的輸出信號時(shí)序506閂鎖裝置506 OUT506的輸出信號時(shí)序508504的輸出510VREF進(jìn)入504的時(shí)間點(diǎn)512504輸出自動歸零的時(shí)段514VIN經(jīng)由取樣并維持電路作取樣處理的時(shí)段516VIN樣本和VREF比較的時(shí)段518504的輸出被506鎖定的時(shí)段520VREF進(jìn)入504的時(shí)間點(diǎn)(下一重復(fù)步驟的起始點(diǎn))522504輸出自動歸零的時(shí)段524第二步驟ADC的方塊圖526第二步驟ADC的時(shí)序圖528VIN進(jìn)入504的時(shí)間點(diǎn)530504輸出自動歸零的時(shí)段
532VREF經(jīng)由取樣并維持電路作取樣處理的時(shí)段534VIN樣本和VREF比較的時(shí)段536504的輸出被鎖定的時(shí)段538VIN進(jìn)入504以及504的輸出自動歸零的時(shí)段CK1～CK3比較器的頻率SELECTED VREF經(jīng)選取的參考電壓位準(zhǔn)
權(quán)利要求
1.一種轉(zhuǎn)換模擬信號至數(shù)字信號的方法，所述轉(zhuǎn)換模擬信號至數(shù)字信號的方法包括以下步驟將一參考電壓范圍劃分成多個(gè)參考電壓位準(zhǔn)，將該參考電壓位準(zhǔn)與該模擬信號作比較，產(chǎn)生出一組指出該模擬信號高于該參考電壓位準(zhǔn)的第一組轉(zhuǎn)換位；選取一參考電壓次范圍，該參考電壓次范圍乃用一第一參考電壓位準(zhǔn)與一第二參考電壓位準(zhǔn)定義，其中該模擬信號高于該第一參考電壓位準(zhǔn)而低于該第二參考電壓位準(zhǔn)；劃分該參考電壓次范圍成多個(gè)參考電壓次位準(zhǔn)；比較該模擬信號與該參考電壓次位準(zhǔn)，產(chǎn)生出一組指出該模擬信號高于該參考電壓次位準(zhǔn)的第二組轉(zhuǎn)換位；以及根據(jù)該第一組轉(zhuǎn)換位與該第二組轉(zhuǎn)換位，產(chǎn)生一代表該模擬信號的數(shù)字信號。
2.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于該第一組轉(zhuǎn)換位擁有X個(gè)位并加上額外的Z個(gè)位，該第二組轉(zhuǎn)換位有Y個(gè)位，該數(shù)字信號擁有N位的分辨率，其中X+Y＝N，而X，Y，Z以及N是包含零的整數(shù)。
3.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于該參考電壓范圍經(jīng)由該參考電壓位準(zhǔn)劃分成2(X+Z)個(gè)區(qū)段，當(dāng)伴隨該模擬信號存在的雜訊不被補(bǔ)償時(shí)，Z值為零，而當(dāng)伴隨該模擬信號存在的雜訊被補(bǔ)償時(shí)，Z值則等于或大于1。
4.根據(jù)權(quán)利要求3所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于當(dāng)比較該模擬信號和該參考電壓位準(zhǔn)時(shí)，會為了雜訊補(bǔ)償而預(yù)先決定一補(bǔ)偏電壓，用以將該參考電壓位準(zhǔn)當(dāng)中的每一個(gè)作補(bǔ)偏動作。
5.根據(jù)權(quán)利要求4所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于該參考電壓次范圍包含2Z個(gè)該用以校準(zhǔn)被低估的該模擬信號的區(qū)段。
6.根據(jù)權(quán)利要求2所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于該參考電壓次范圍經(jīng)由該參考電壓次位準(zhǔn)劃分成2Y個(gè)區(qū)段。
7.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于在比較該模擬信號和該參考電壓位準(zhǔn)，以及比較該模擬信號和該參考電壓次位準(zhǔn)時(shí)，該模擬信號皆只被取樣一次。
8.根據(jù)權(quán)利要求1所述的轉(zhuǎn)換模擬信號至數(shù)字信號的方法，其特征在于該模擬信號和該參考電壓次位準(zhǔn)的比較動作必須落后該模擬信號和該參考電壓位準(zhǔn)的比較動作至少1/2個(gè)頻率周期。
9.一種模擬數(shù)字轉(zhuǎn)換器，所述模擬數(shù)字轉(zhuǎn)換器包括一第一轉(zhuǎn)換器模塊，連接至一模擬信號輸入，以及比較該模擬信號輸入與多個(gè)參考電壓位準(zhǔn)，用以產(chǎn)生一第一組轉(zhuǎn)換位，并選取一參考電壓次范圍，該參考電壓次范圍乃用一第一參考電壓位準(zhǔn)與一第二參考電壓位準(zhǔn)定義，其中該模擬信號輸入的電壓位準(zhǔn)高于該第一參考電壓位準(zhǔn)而低于該第二參考電壓位準(zhǔn)；一第二轉(zhuǎn)換器模塊，耦合至該模擬信號輸入與該第一轉(zhuǎn)換器模塊，以比較該模擬信號輸入與由劃分該參考電壓次范圍得到的多個(gè)參考電壓次位準(zhǔn)，比較后產(chǎn)生一第二組轉(zhuǎn)換位；以及一多任務(wù)器，耦合至該第一轉(zhuǎn)換器模塊與該第二轉(zhuǎn)換器模塊，根據(jù)該第一組轉(zhuǎn)換位與該第二組轉(zhuǎn)換位以產(chǎn)生一代表該模擬信號的數(shù)字信號。
10.根據(jù)權(quán)利要求9所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該第一組轉(zhuǎn)換位擁有X個(gè)位并加上額外的Z個(gè)位，該第二組轉(zhuǎn)換位擁有Y個(gè)位，以及該數(shù)字信號擁有N位的分辨率，其中X+Y＝N，X，Y，Z以及N是包含零的整數(shù)，并且當(dāng)伴隨該模擬信號存在的雜訊不被補(bǔ)償時(shí)，Z值為零，而當(dāng)伴隨該模擬信號存在的雜訊被補(bǔ)償時(shí)，Z值等于或大于1。
11.根據(jù)權(quán)利要求10所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該參考電位準(zhǔn)當(dāng)中的每一個(gè)都被增加一補(bǔ)偏電壓供雜訊補(bǔ)償之用。
12.根據(jù)權(quán)利要求9所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該第二轉(zhuǎn)換器模塊包含一參考電阻性階梯，用以產(chǎn)生該參考電壓次位準(zhǔn)。
13.根據(jù)權(quán)利要求12所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該第二轉(zhuǎn)換器模塊包含多個(gè)比較器，耦合至該模擬信號輸入以及該參考電阻性階梯，其中該比較器當(dāng)中的每一個(gè)都接受該模擬信號輸入和該參考電阻性階梯所產(chǎn)生的該參考電壓次位準(zhǔn)中的其中一個(gè)。
14.根據(jù)權(quán)利要求13所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于當(dāng)該模擬信號輸入高于該參考電壓次位準(zhǔn)時(shí)，該比較器的輸出為高，而當(dāng)該模擬信號輸入低于該參考電壓次位準(zhǔn)時(shí)，該比較器的輸出為低。
15.根據(jù)權(quán)利要求13所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該第二轉(zhuǎn)換器模塊包含至少一個(gè)譯碼器與該轉(zhuǎn)換器耦合，用以將該比較器輸出的高值或低值譯碼成該第二組轉(zhuǎn)換位。
16.根據(jù)權(quán)利要求9所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該第一轉(zhuǎn)換器模塊和該第二轉(zhuǎn)換器模塊至少由一個(gè)頻率控制。
17.根據(jù)權(quán)利要求16所述的模擬數(shù)字轉(zhuǎn)換器，其特征在于該第一轉(zhuǎn)換器模塊的操作必須落后該第二轉(zhuǎn)換器模塊至少1/2個(gè)頻率周期。
全文摘要
一種模擬數(shù)字轉(zhuǎn)換器與轉(zhuǎn)換模擬信號至數(shù)字信號的方法，所述轉(zhuǎn)換模擬信號至數(shù)字信號的方法包括劃分一參考電壓范圍成多個(gè)參考電壓位準(zhǔn)；將該模擬信號和該等參考電壓位準(zhǔn)作比較以產(chǎn)生一第一組轉(zhuǎn)換位；選取一參考電壓次范圍，其范圍乃由一第一參考電壓位準(zhǔn)與一第二參考電壓位準(zhǔn)定義，其中該模擬信號的電壓位準(zhǔn)高于該第一參考電壓位準(zhǔn)且低于該第二參考電壓位準(zhǔn)。劃分該參考電壓次范圍成多個(gè)參考電壓次位準(zhǔn)；將該模擬信號和該等參考電壓次位準(zhǔn)作比較以產(chǎn)生出一第二組轉(zhuǎn)換位。根據(jù)該第一組轉(zhuǎn)換位和該第二組轉(zhuǎn)換位產(chǎn)生出一表示該模擬信號的數(shù)字信號。本發(fā)明能減少元件數(shù)量，改善輸入負(fù)載，增加輸入信號頻寬，縮減需要的晶片尺寸，減少功率耗損。
文檔編號H03M1/34GK1783725SQ200510080429
公開日2006年6月7日 申請日期2005年7月1日 優(yōu)先權(quán)日2004年11月29日
發(fā)明者薛福隆 申請人:臺灣積體電路制造股份有限公司