專利名稱：具噪聲整形功能的電路的制作方法
技術領域：
本發(fā)明關于一種噪聲整形(shaping noise)電路，特別是應用于模數(shù)轉換電路中的噪聲整形電路及其方法。
背景技術：
在模數(shù)轉換電路(analog-to-digital converting circuit)中，常會利用數(shù)模轉換器(analog-to-digital converter；DAC)來形成一反饋路徑。然而，多位數(shù)模轉換器會因為元件不匹配的關系，而引起一非線性效應，并且，該非理想的線性轉換特性若沒經(jīng)過修正(trim)或噪聲整形的處理時，將等同于在模數(shù)轉換電路的信號輸入端加上一噪聲源，進而降低整體電路的功效。相關技術與研究可參考美國專利第6,642,873、6,469,648、6,304,608、6,266,002、6,366,228及6,218,977號等美國專利；以及參考R.Schreier等學者所發(fā)表的文章(請參考「R.Schreier and B.Zhang，“Noise-ShapedMultibit D/A Convertor Employing Unit Elements，”Electronics letters，Vol.31，No.20，P1712-P1713，28thSep.1995」)、H.Lin等學者所發(fā)表的文章(請參考「H.Lin，J.Barreiro da Silva，B.Zhang and R.Schreier，“Multi-Bit DAC with Noise-Shaped Element Mismatch，”Connecting theWorld.，1996IEEE International Symposium，Vol.1，P235-P238，May1996」)、L.Richard Carley所發(fā)表的文章(請參考「L.Richard Carley，“ANoise-Shaping Coder Topology for 15+Bit Converters，”IEEE Journalof Solid-State Circuits，Vol.24，No.2，P267-P273，Apr.1989」)、和R.T.Baird等學者所發(fā)表的文章(請參考「R.T.Baird and T.S.Fiez，“Linearity Enahncement of Multibit Δ∑ A/D and D/A Converters UsingData Weighted Averaging，”IEEE Transactions on Circuits and Systems-IIAnalog and Digital Signal Processing，Vol.42，No.12，P753-P762，Dec.1995」)。

發(fā)明內容
有鑒于此，本發(fā)明的目的的一在于提供一種具噪聲整形功能的應用電路及方法，用以對電路中的數(shù)模轉換器所產生的非線性效應進行噪聲整形。
本發(fā)明目的的一在于提供一種噪聲整形電路，用于一模數(shù)轉換電路，以對電路中的數(shù)模轉換器所產生的非線性效應進行噪聲整形。
為達上述目的，本發(fā)明所公開的具噪聲整形功能的模數(shù)轉換電路包括一模數(shù)轉換器、一編碼器、一控制電路以及一模數(shù)轉換單元。在此，模數(shù)轉換器用以將模擬信號轉換成一n位量化數(shù)字信號，接著經(jīng)由編碼器作用以產生相對應的p位數(shù)字信號，其中n為大于1的整數(shù)，p為大于n的整數(shù)；該p位數(shù)字信號經(jīng)由控制電路的作用而產生相對應的多個控制信號，進而模數(shù)轉換單元依據(jù)這些控制信號而產生相對應的模擬信號。
為達上述目的，本發(fā)明公開一種噪聲整形電路，適用于一模數(shù)轉換(analog-to-digital converting)電路，以于該模數(shù)轉換電路依據(jù)第一和第二模擬信號產生一n位數(shù)字信號時進行噪聲整形，該噪聲整形電路包含一編碼器，用以依據(jù)n位數(shù)字信號產生一p位數(shù)字信號；一控制電路，用以依據(jù)p位數(shù)字信號產生至少一控制信號；以及一數(shù)模轉換單元，用以依據(jù)控制信號產生該第二模擬信號。其中，n為大于1的整數(shù)，p為大于n的整數(shù)。
有關本發(fā)明的特征與實施，配合附圖進行最佳實施例詳細說明如下。


圖1為說明根據(jù)本發(fā)明一實施例的模數(shù)轉換電路的系統(tǒng)結構圖；圖2為說明根據(jù)本發(fā)明一實施例的噪聲整形方法的流程圖；圖3為說明圖1中的控制電路的一實施例的系統(tǒng)結構圖；圖4為說明圖3中的濾波電路的一實施例的結構圖；圖5為說明圖3中的數(shù)字排序電路的一實施例的結構圖；圖6為說明圖3中的向量量化器的一實施例的結構圖；及圖7為說明圖1中的模數(shù)轉換單元的一實施例的結構圖。
主要元件符號說明108 加法元件110 模數(shù)轉換器112 回路濾波器
114n位量化器120編碼器130控制電路132向量量化器132a 與非門132b 解碼器132c 或門134濾波電路135延遲元件135a 乘法元件135b 乘法元件135c 加法元件135d 寄存元件136數(shù)字排序電路136a 比較器136b 加總器136c 加法元件136d 非門138加法元件139加法元件140模數(shù)轉換單元142-148開關GND模擬接地端H 轉移函數(shù)MIN最小值N n位量化數(shù)字信號Outx_0-Outx_14 解碼結果(x為0-14的整數(shù))P p位數(shù)字信號P<0>-P<14> p位數(shù)字信號的每一位S0-S14 加總器輸出的n位信號S0<3:0>-S14<3:0> 第一加總結果
SA模擬信號SD數(shù)字信號Sd<p-1:0> 第二輸出信號Sd<0>-Sd<14> 第二輸出信號Sv控制信號Sv<p-1:0> 控制信號Sv<0>-Sv<14> 控制信號Se<p-1:0> 第一輸出信號Su第三輸出信號SUMx 總和值SUM0-SUM14總和值Sy<p-1:0> 反饋信號Vref 參考電平步驟210 根據(jù)數(shù)字信號的邏輯迭加結果產生一預處理信號步驟220 量化預處理信號，以形成n位量化數(shù)字信號步驟230 編碼，以產生p位數(shù)字信號步驟240 根據(jù)該p位數(shù)字信號而產生數(shù)字控制信號步驟250 根據(jù)控制信號提供對應于n位量化數(shù)字信號的模擬信號步驟260 邏輯迭加輸入的模擬信號及對應于n位量化數(shù)字信號的模擬信號具體實施方式
請參照圖1，為根據(jù)本發(fā)明一實施例的模數(shù)轉換電路，其包括一模數(shù)轉換器110、一編碼器120、一控制電路130、一模數(shù)轉換單元140及一加法元件108，其中n為大于1的整數(shù)。
該模數(shù)轉換器110用以將模擬信號轉換成一n位量化數(shù)字信號N，即輸出的數(shù)字信號SD。于本實施例中，該模數(shù)轉換器110可為一n位積分三角調制器(∑-Δmodulator)，其包括一回路濾波器112以及一n位量化器(quantizer)114。于此，回路濾波器112根據(jù)加法元件108的輸出結果而產生一預處理信號，該預處理信號再經(jīng)n位量化器114量化而輸出n位量化數(shù)字信號N。
編碼器120耦接至模數(shù)轉換器110，用以依據(jù)n位量化數(shù)字信號N產生相對應的p位數(shù)字信號P，其中p為大于n的整數(shù)。于本實施例中，p可為2的n次方減1。
另外，控制電路130會依據(jù)p位數(shù)字信號P來產生至少一控制信號Sv，并將其輸出給模數(shù)轉換單元140。于本實施例中，該模數(shù)轉換單元140可為一內部n位數(shù)模轉換器，其中含有(2n-1)個具有元件誤差的單位元件，并且這些單位元件可根據(jù)控制電路130輸出的控制信號Sv而提供對應于n位量化數(shù)字信號N的模擬信號。
在本實施例中，控制電路130包括一向量量化器及一反饋電路。其中，該反饋電路主要由一濾波電路和一數(shù)字排序電路所組成。于此，向量量化器可將p位數(shù)字信號P向量化，濾波電路可加強或改善輸入的向量化的p位數(shù)字信號P的特性，而數(shù)字排序電路則可找出經(jīng)濾波電路作用后的向量信號的最小值。此外，該向量量化器會根據(jù)濾波電路和數(shù)字排序電路所反饋的信號的大小以及編碼器120輸入的p位數(shù)字信號P，而輸出控制信號Sv。于此，濾波電路可為一有限脈沖響應濾波器或為一無限脈沖響應濾波器。
在本實施例中，模數(shù)轉換單元140含有開關電路，其依據(jù)控制信號Sv而將(2n-1)個單位元件分別耦接至一參考電平或模擬接地端，藉以根據(jù)控制電路130輸出的控制信號Sv來提供對應于n位量化數(shù)字信號N的模擬信號。例如，對某一控制信號而言，當其對應“邏輯1”時，該對應“邏輯1”的控制信號所對應的單位元件即會耦接至參考電平，而當其對應“邏輯0”時，該對應“邏輯0”的控制信號所對應的單位元件即會耦接至模擬接地端。
由于數(shù)模轉換器噪聲的定義為具元件誤差的數(shù)模轉換器與理想數(shù)模轉換器間輸出的差值，而內部數(shù)模轉換器根據(jù)控制電路產生的控制信號而操作，因此，只要選擇具有適當轉移函數(shù)的濾波電路，即可將因數(shù)模轉換器的元件不匹配所造成的噪聲加以整形。
以下詳細說明本發(fā)明所公開的噪聲整形電路的操作原理。參照圖1、2，于模數(shù)轉換器110中的回路濾波器112接收加法元件108的輸出，并據(jù)以產生一預處理信號(步驟210)；接著n位量化器114量化該預處理信號，并產生一n位量化數(shù)字信號N(步驟220)；該n位量化數(shù)字信號N由編碼器120接收，并將其編碼成p位數(shù)字信號P(步驟230)，其中p可為2的n次方減1。并且，在本實施例中，該編碼器可為一溫度編碼器。在此，以n＝3、p＝8為例，說明一實施例的編碼器120的編碼方式，可如表一所示。
表一

經(jīng)編碼器120編碼后的p位的數(shù)字信號P輸入至控制電路130，而控制電路130則據(jù)以產生數(shù)字控制信號Sv(步驟240)。于本實施例中，該控制電路130可包含向量量化器132和一反饋電路；并且該反饋電路具有濾波電路134、數(shù)字排序電路136以及加法元件138、139，如圖3所示。請參照圖3，該向量量化器132用以將輸入的p位數(shù)字信號P向量化以形成向量信號，接著濾波電路134加強或改善輸入的向量信號的特性，再由數(shù)字排序電路136找出輸入的向量信號中的最小值MIN。換句話說，加法元件139依據(jù)向量量化器132產生的控制信號Sv<p-1:0>和反饋信號Sy<p-1:0>而產生一第一輸出信號Se<p-1:0>，接著，濾波電路134將接收到的第一輸出信號Se<p-1:0>進行濾波，以產生一第二輸出信號Sd<p-1:0>，再利用數(shù)字排序電路136取得第二輸出信號Sd<p-1:0>的最小值MIN，據(jù)以輸出一第三輸出信號Su，而后，再由加法元件138邏輯迭加第二輸出信號Sd<p-1:0>和第三輸出信號Su，因而得到反饋信號Sy<p-1:0>。
圖3中，粗線表示向量信號傳送路徑，而細線表為單一信號傳送路徑，另外，Sv<p-1:0>為向量量化器132的輸出(即，控制信號)、Se<p-1:0>為濾波電路134的輸入(即，第一輸出信號)、Sd<p-1:0>為濾波電路134的輸出(即，第二輸出信號)、Su為Sd<p-1:0>的最小值的負數(shù)(即，第三輸出信號)、而Sy<p-1:0>為Sd<P-1:0>加上Su后的值(即，反饋信號)；再者，H為濾波電路134的轉移函數(shù)。
于本實施例中，向量量化器132根據(jù)反饋信號Sy<p-1:0>的大小和p位數(shù)字信號P中“邏輯1”的個數(shù)而決定輸出值，當p位數(shù)字信號P中沒有“邏輯1”時，則輸出的控制信號Sv<p-1:0>皆為“邏輯0”。而，當p位數(shù)字信號P中有一個“邏輯1”時，若假設反饋信號Sy<p-1:0>中最大者為Sy<k>，且0≤k≤p-1，則控制信號Sv<p-1:0>中的Sv<k>為“邏輯1”，而Sv<i>為“邏輯0”，且i≠k。此外，當p位數(shù)字信號P中有兩個“邏輯1”時，若假設反饋信號Sy<p-1:0>中最大兩者為Sy<k>、Sy<1>，且0≤k、1≤p-1，則控制信號Sv<p-1:0>中的Sv<k>、Sv<1>皆為“邏輯1”，而Sv<i>為“邏輯0”，且i≠k、1，依此類推。再者，當有超過兩者以上的Sy相等時，則以括號<>內的值較大者優(yōu)先輸出為“邏輯1”。
其中，于一固定的模數(shù)轉換單元140(于此，可為一內部n位數(shù)模轉換器)的誤差量可因濾波電路134的轉移函數(shù)H而整形，因此適當選擇濾波電路134的轉移函數(shù)H即可使整個系統(tǒng)呈現(xiàn)收斂狀態(tài)，亦即可對模數(shù)轉換單元140的誤差量進行噪聲整形，如此一來，將可減少模數(shù)轉換單元140因元件不匹配所造成的誤差量。
于該實施例中，該濾波電路134可為一無限脈沖響應濾波器(InfiniteImpulse Response；IIR)，或著為一有限脈沖響應濾波器(Finite ImpulseResponse；FIR)，其中于高頻時，有限脈沖響應濾波器相較于無限脈沖響應濾波器來說，其會將噪聲放大，因此需要較多位(bit)數(shù)來容納較大的數(shù)據(jù)值范圍，藉以避免濾波電路134的反饋路徑產生數(shù)據(jù)溢流(overflow)的問題。
參照圖4，為濾波電路的一實施例的結構圖。如圖4所示，該無限脈沖響應濾波器包含m組延遲元件135，其中m為大于1的整數(shù)，且每一延遲元件135包含二個乘法元件135a、135b、一加法元件135c以及一寄存元件135d。由于無限脈沖響應濾波器的運作原理為本領域的技術人員所熟知，故于該不再贅述。
圖5和圖6為說明圖3中的數(shù)字排序電路136和向量量化器132的實施例的系統(tǒng)結構圖；于本實施例中，以n＝4、p＝15為例進行各元件的運作原理的說明。圖5為數(shù)字排序電路的一實施例的結構圖，其中數(shù)字排序電路136包含數(shù)個比較器136a、數(shù)個加總器136b、數(shù)個加法元件136c以及數(shù)個非門136d。于該實施例中，各個比較器136a分別比較Sd<x>、Sd<y>，且0≤x、y≤14；其中，當Sd<x>大于Sd<y>時，比較器136a輸出“邏輯1”；反之，比較器136a則輸出“邏輯0”。而，各個加法元件136c分別邏輯迭加一組比較器136a的輸出以輸出一總和值SUMx(0≤x≤14)。接著，各個加總器136b則接收所有的總和值SUMx，并分別判斷那一加法元件136c所輸出的值SUMx等于y，于此，加總器136b依據(jù)判斷結果而輸出n位信號S0-S14為其所對應的x，藉以得到第三輸出信號Su。
另外，圖6為向量量化器的一實施例的結構圖，其中向量量化器132由多個與非門132a、多個解碼器132b以及多個或門132c所組成。請參考圖2、圖5及圖6，，一加法元件138邏輯迭加加總器136b輸出的第三輸出信號Su與濾波電路134輸出的第二輸出信號Sd<p-1:0>，而輸入一第一加總結果S0<3:0>-S14<3:0>(即，反饋信號Sy<p-1:0>)至與非門132a，同時，編碼器輸出的p位數(shù)字信號P亦輸入至與非門132a。于是，每一與非門132a則分別邏輯加總第一加總結果中之一位S0<0>、S0<1>、S0<2>、S0<3>、、、S13<2>、S13<3>、S14<0>、S14<1>、S14<2>或S14<3>和p位數(shù)字信號中之一位P<0>、P<1>、、、P<13>或P<14>，并提供一第二加總結果給解碼器132b。各個解碼器132b分別接收四個與非門132a輸出的第二加總結果，并將其解碼后輸出解碼結果Outx_0-Outx_14，且0≤x≤14，其解碼方式如表二。
表二


因此，經(jīng)由多個或門132c分別將各解碼器132b輸出的一組解碼結果邏輯加總以輸出多個控制信號Sv<0>、Sv<1>...Sv<14>，分組方式為Out0_0、Out1_0...Out14_0為一組，而Out0_1、Out1_1...Out14_1為一組，依此類推。
其中，模數(shù)轉換單元140可為一內部n位數(shù)模轉換器，其通常以數(shù)個單位元件實現(xiàn)，例如電容、電阻或電流開關。參照圖7，為數(shù)模轉換單元的一實施例的結構圖，于該實施例中，具有(2n-1)個單位元件且以n＝3為例；圖中，開關142-148依據(jù)控制信號Sv而選擇性地連接參考電平Vref或模擬接地端GND，藉以根據(jù)控制信號Sv來提供對應于n位量化數(shù)字信號N的模擬信號(步驟250)。本實施例中，當控制信號為”邏輯1”時，開關連接至參考電平Vref；反之，控制信號為”邏輯0”時，開關連接至模擬接地端GND。于此，由于n位數(shù)模轉換器的結構與運作原理為本領域的技術人員所熟知，故于此不再贅述。
最后，產生的對應于n位量化數(shù)字信號N的模擬信號則反饋至加法元件108，而加法元件108則將其與模擬信號SA進行邏輯迭加(步驟260)，以得到模擬信號并輸出給回路濾波器112。
本發(fā)明雖以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍的情況下，可進行更動與修改，因此本發(fā)明的保護范圍以所提出的權利要求所限定的范圍為準。
權利要求
1.一種具有噪聲整形功能的模數(shù)轉換電路，用來依據(jù)一第一模擬信號產生一n位數(shù)字信號，包括一加法元件，用以依據(jù)該第一模擬信號及一第二模擬信號而輸出一第三模擬信號；一模數(shù)轉換器，用以將該第三模擬信號轉換成該n位數(shù)字信號；一編碼器，用以依據(jù)該n位數(shù)字信號產生一p位數(shù)字信號；一控制電路，用以依據(jù)該p位數(shù)字信號產生至少一控制信號；及一數(shù)模轉換單元，用以依據(jù)該控制信號產生該第二模擬信號；其中，該n為大于1的整數(shù)，且該p為大于n的整數(shù)。
2.如權利要求1所述的具有噪聲整形功能的模數(shù)轉換電路，其中該編碼器為一溫度編碼器。
3.如權利要求1所述的具有噪聲整形功能的模數(shù)轉換電路，其中該控制電路包含一向量量化器，用以產生該控制信號；及一反饋電路，用以依據(jù)該控制信號產生一反饋信號給該向量量化器；其中，該向量量化器依據(jù)該p位數(shù)字信號及該反饋信號而產生該控制信號。
4.如權利要求3所述的具有噪聲整形功能的模數(shù)轉換電路，其中該反饋電路包含一第一加法元件，用以依據(jù)該反饋信號和該控制信號而產生一第一輸出信號；一濾波電路，用以進行該第一輸出信號的濾波以產生一第二輸出信號，其中該濾波電路為一無限響應濾波器和一有限響應濾波器中之一；一數(shù)字排序電路，用以取得該第二輸出信號的最小值，以產生一第三輸出信號；及一第二加法元件，用以依據(jù)該第二和該第三輸出信號而產生該反饋信號。
5.如權利要求1所述的具有噪聲整形功能的模數(shù)轉換電路，其中該p等于2的n次方減1。
6.一種噪聲整形電路，適用于一模數(shù)轉換電路，用以于該模數(shù)轉換電路依據(jù)一第一模擬信號及一第二模擬信號產生一n位數(shù)字信號時進行噪聲整形，該噪聲整形電路包括一編碼器，用以依據(jù)該n位數(shù)字信號產生一p位數(shù)字信號，其中該n和該p為大于1的整數(shù)；一控制電路，用以依據(jù)該p位數(shù)字信號產生至少一控制信號；及一模數(shù)轉換單元，用以根據(jù)該控制信號產生該第二模擬信號。
7.如權利要求6所述的噪聲整形電路，其中該編碼器為一溫度編碼器。
8.如權利要求6所述的噪聲整形電路，其中該控制電路包括一向量量化器，用以產生該控制信號；及一反饋電路，用以依據(jù)該控制信號產生一反饋信號給該向量量化器；其中，該向量量化器依據(jù)該p位數(shù)字信號及該反饋信號而產生該控制信號。
9.如權利要求8所述的噪聲整形電路，其中該反饋電路包括一第一加法元件，用來依據(jù)該控制信號及該反饋信號產生一第一輸出信號；一濾波電路，用以進行該第一輸出信號的濾波以產生一第二輸出信號，其中該濾波電路為一無限響應濾波器和一有限響應濾波器中之一；以及一數(shù)字排序電路，用以取得該第二輸出信號的最小值，以產生一第三輸出信號；及一第二加法元件，用來依據(jù)該第二和該第三輸出信號產生該反饋信號。
10.如權利要求6所述的噪聲整形電路，其中該p等于2的n次方減1。
全文摘要
一種具噪聲整形功能的應用電路及方法，主要經(jīng)由一模數(shù)轉換器以將一第一模擬信號轉換成一n位數(shù)字信號；一編碼器以依據(jù)n位量化數(shù)字信號而產生p位數(shù)字信號；一控制電路以依據(jù)p位數(shù)字信號而產生多個控制信號；一內部n位數(shù)模轉換器，其具有(文檔編號H03M1/12GK1855727SQ20051006845
公開日2006年11月1日 申請日期2005年4月28日 優(yōu)先權日2005年4月28日
發(fā)明者陳界全, 張秉彝, 王文祺 申請人:瑞昱半導體股份有限公司