專利名稱：一種于維特比解碼器中判斷輸出信號(hào)的方法
技術(shù)領(lǐng)域：
本發(fā)明是指一種于一維特比解碼器中判斷輸出信號(hào)的方法，尤指一種由比較該維特比解碼器的路徑存儲(chǔ)器模組輸出的復(fù)數(shù)個(gè)數(shù)字信號(hào)之和與該維特比解碼器的狀態(tài)數(shù)的二分之一以判斷該維特比解碼器的輸出信號(hào)。
背景技術(shù)：
最大相似性序列估測的技術(shù)已被廣泛應(yīng)用于各種數(shù)字解碼中，其中維特比檢測器(Viterbi detector)即為實(shí)現(xiàn)以最大相似性序列估測一序列旋積編碼(convolution codes)的一種電路。如業(yè)界所已知，一般通訊通道中具有附加性白高斯雜訊(Additive white Gaussian noise，AWGN)或是其他干擾源，而為了降低偵測信號(hào)時(shí)發(fā)生錯(cuò)誤的機(jī)率，大多數(shù)的通訊系統(tǒng)都會(huì)對(duì)傳送的資料先進(jìn)行編碼，例如，利用特殊的演算法來旋積(convolute)欲傳送的資料，使得傳送資料的位元數(shù)增加。當(dāng)接收機(jī)進(jìn)行解碼前，就可以利用演算法的特性來偵測所接收到的資料是否正確，甚至可以還原發(fā)生錯(cuò)誤的位元。
請(qǐng)參考圖1，圖1為一已知維特比解碼器10的功能方塊示意圖。維特比解碼器10包含有一分支輸入器12、一加法比較選擇器14、一路徑存儲(chǔ)器模組18、一路徑衡量值存儲(chǔ)器模組16及一輸出選擇器20。分支輸入器12可接收一序列信號(hào)DTi并根據(jù)維特比解碼器10的預(yù)設(shè)狀態(tài)將序列信號(hào)DTi分為復(fù)數(shù)個(gè)分支路徑輸入至加法比較選擇器14中；加法比較選擇器14可藉維特比演算法以根據(jù)最大相似性序列估測(Maximum Likel ihood Sequence Estimation，MLSE)計(jì)算出由分支輸入器12輸出的序列信號(hào)DTi的路徑衡量值(Path Metric)并將計(jì)算所得的路徑衡量值輸出至路徑衡量值存儲(chǔ)器模組16；同時(shí)，加法比較選擇器14并計(jì)算復(fù)數(shù)個(gè)狀態(tài)值以輸入至路徑存儲(chǔ)器模組18。輸出選擇器20可根據(jù)路徑存儲(chǔ)器模組18輸出的信號(hào)判斷一序列輸出信號(hào)DTo。關(guān)于維特比解碼器10的運(yùn)作情形是為一業(yè)界所已知的技術(shù)，故不在本文中詳細(xì)敘述。至于已知維特比解碼器10中輸出選擇器20的配置，以下以部分通道響應(yīng)PR(1，2，2，2，1)為例，請(qǐng)參考圖2。圖2為已知狀態(tài)數(shù)為10的維特比解碼器的輸出選擇器30的配置圖。輸出選擇器30包含有一最小選擇器32及一輸出模組33；最小選擇器32包含有十個(gè)輸入端I0～I(xiàn)9及十個(gè)輸出端O0～O9，用以由輸入端I0～I(xiàn)9接收由路徑存儲(chǔ)器模組輸出的數(shù)字信號(hào)并由輸出端O0～O9將信號(hào)輸出至輸出模組33。請(qǐng)繼續(xù)參考表1，表1為圖2中最小選擇器32的輸出信號(hào)表。表1中，第二行代表最小選擇器32的各種情況，第一行代表對(duì)應(yīng)于第二行的各種狀態(tài)的輸出信號(hào)。除此的外，圖2中，輸出模組33包含有十個(gè)及門34及三個(gè)或門36。
因此，由輸出選擇器30，已知狀態(tài)數(shù)為10的維特比解碼器可輸出可靠的結(jié)果。然而，如圖2、表1所示，已知輸出選擇器30需要相當(dāng)復(fù)雜的硬件實(shí)現(xiàn)，勢必需耗費(fèi)相當(dāng)?shù)馁Y源以達(dá)到系統(tǒng)要求。尤其隨著輸入至維特比解碼器的序列信號(hào)長度的增加，輸出選擇器的電路會(huì)變得更復(fù)雜，以致造成系統(tǒng)資源及生產(chǎn)成本的增加。
表1

發(fā)明內(nèi)容因此，本發(fā)明的主要目的即在于提供一種判斷維特比解碼器的輸出的方法，該方法大大地降低了電路復(fù)雜度，進(jìn)而減少系統(tǒng)資源的浪費(fèi)。
本發(fā)明揭露一種判斷一維特比解碼器的輸出的方法，其特征在于，其包含以下步驟(a)接收由該維特比解碼器對(duì)一輸入信號(hào)進(jìn)行解碼并透過該維特比解碼器的路徑存儲(chǔ)器模組輸出的數(shù)字信號(hào)；(b)比較步驟(a)所接收的數(shù)字信號(hào)與一預(yù)設(shè)值；以及(c)根據(jù)步驟(b)的比較結(jié)果判斷一輸出結(jié)果。
其中步驟(b)是比較步驟(a)所接收的數(shù)字信號(hào)的總和與一預(yù)設(shè)值。
其中該預(yù)設(shè)值是為該維特比解碼器的狀態(tài)數(shù)的二分之一。
其中于步驟(c)中，當(dāng)步驟(b)的比較結(jié)果顯示步驟(a)所接收的數(shù)字信號(hào)的總和大于該預(yù)設(shè)值時(shí)，則該輸出結(jié)果等于數(shù)字1。
本發(fā)明一種維特比解碼器的輸出選擇器，其特征在于，其包含有一接收模組，用以接收由該維特比解碼器的路徑存儲(chǔ)器模組輸出的數(shù)字信號(hào)；一判斷模組，用以比較該接收模組所接收的數(shù)字信號(hào)與一預(yù)設(shè)值；以及一輸出模組，用以根據(jù)該判斷模組的比較結(jié)果輸出一輸出結(jié)果。
其中該判斷模組是比較該接收模組所接收的數(shù)字信號(hào)與一預(yù)設(shè)值。
其中該預(yù)設(shè)值是為該維特比解碼器的狀態(tài)數(shù)的二分之一。
其中當(dāng)該判斷模組的比較結(jié)果顯示該接收模組所接收的數(shù)字信號(hào)的總和大于該預(yù)設(shè)值時(shí)，則該輸出模組判斷該輸出結(jié)果等于數(shù)字1。


為進(jìn)一步說明本發(fā)明的技術(shù)內(nèi)容，以下結(jié)合實(shí)施例及附圖詳細(xì)說明如后，其中圖1為已知維特比解碼器的功能方塊示意圖。
圖2為已知十狀態(tài)維特比解碼器的輸出選擇器的配置示意圖。
圖3為本發(fā)明維特比解碼器的輸出選擇器的示意圖。
圖4為本發(fā)明維特比解碼器的輸出判斷流程示意圖。
具體實(shí)施例方式
請(qǐng)參考圖3，圖3為本發(fā)明維特比解碼器的輸出選擇器40的示意圖。輸出選擇器40包含有一接收模組42、一判斷模組44及一輸出模組46。接收模組42用以接收由該維特比解碼器的路徑存儲(chǔ)器模組41輸出的N個(gè)數(shù)字信號(hào)S1～SN，其中，N表示該維特比解碼器的狀態(tài)數(shù)；輸出模組46可根據(jù)判斷模組44輸出的結(jié)果產(chǎn)生二進(jìn)位輸出信號(hào)DTo。關(guān)于判斷模組44的操作情形，請(qǐng)參考圖4。圖4為本發(fā)明維特比解碼器的輸出信號(hào)判斷流程50的示意圖。流程50包含以下步驟步驟500開始；步驟502接收數(shù)字信號(hào)S1～SN；步驟504比較數(shù)字信號(hào)S1～SN之和與狀態(tài)數(shù)N的二分之一；若數(shù)字信號(hào)S1～SN之和大于狀態(tài)數(shù)N的二分之一，則流程50進(jìn)行到步驟506，反的，則進(jìn)行步驟508；步驟506輸出信號(hào)為數(shù)字1；步驟508輸出信號(hào)為數(shù)字0；步驟510結(jié)束。
簡言之，流程50即比較路徑存儲(chǔ)器模組輸出的N個(gè)數(shù)字信號(hào)S1～SN與狀態(tài)數(shù)N的二分之一(即N/2)以判斷輸出信號(hào)信號(hào)。舉例來說，對(duì)于一高密度多功能數(shù)字光碟機(jī)(HD-DVD Drive)的維特比解碼器而言，其包含十個(gè)狀態(tài)，因此只要比較其路徑存儲(chǔ)器模組輸出的十個(gè)數(shù)字信號(hào)S1～S10之和與5(即狀態(tài)數(shù)10的二分之一)即可判斷出當(dāng)數(shù)字信號(hào)S1～S10之和大于5時(shí)，輸出信號(hào)為數(shù)字1，反的則為數(shù)字0。
也就是說，當(dāng)S1～S10的數(shù)字信號(hào)中超過一半都系數(shù)字1，則其S1～S10之和必定會(huì)大于5(即N/2)；由于其大部分的數(shù)字信號(hào)皆為數(shù)字1，因此我們可以判斷輸出信號(hào)為數(shù)字1的可能性是最大的。反的，當(dāng)S1～S10的數(shù)字信號(hào)中超過一半都系數(shù)字0，則其S1～S10之和必定會(huì)小于5(即N/2)；由于其大部分的數(shù)字信號(hào)皆為數(shù)字0，因此我們可以判斷輸出信號(hào)為數(shù)字0的可能性是最大的。如此判斷的方式亦符合最大相似性序列估測的法則。其中，當(dāng)S1～S10之和等于5(即N/2)時(shí)；可根據(jù)系統(tǒng)設(shè)計(jì)判斷為數(shù)字1或系數(shù)字0。
如上所述，N/2乃是一最佳實(shí)施例；吾人亦可令其為N/2+1，當(dāng)S1～S10的數(shù)字信號(hào)之和大于6(即N/2+1)時(shí)，表示S1～S10的數(shù)字信號(hào)中至少有6個(gè)數(shù)字信號(hào)都系數(shù)字1；因此我們可以判斷輸出信號(hào)為數(shù)字1的可能性是最大的。反的，則判斷為數(shù)字0。
由流程50，判斷模組44可判斷輸出信號(hào)并由輸出模組46輸出至一系統(tǒng)中。由以上可知，依據(jù)本發(fā)明流程50設(shè)計(jì)的輸出選擇器40大大地降低了所需的系統(tǒng)資源，且由于流程50是比較路徑存儲(chǔ)器模組輸出數(shù)字信號(hào)之和與狀態(tài)數(shù)的二分之一，因此本發(fā)明的判斷模組44只需一個(gè)加法器及一個(gè)比較器即可判斷出信號(hào)DTo并由輸出模組46輸出至系統(tǒng)中。
相較于已知技術(shù)，本發(fā)明大大地降低了電路復(fù)雜度，進(jìn)而減少系統(tǒng)資源的浪費(fèi)。再者，如前所述，隨著輸入信號(hào)長度的增加，已知維特比解碼器的狀態(tài)會(huì)隨著增加，以致增加輸出選擇器的電路復(fù)雜度。而本發(fā)明中輸出選擇器的判斷模組不論輸入信號(hào)的長度為何只需利用一個(gè)加法器及一個(gè)比較器即可完成輸出信號(hào)的判斷，改善了已知技術(shù)的缺點(diǎn)。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種判斷一維特比解碼器的輸出的方法，其特征在于，其包含以下步驟(a)接收由該維特比解碼器對(duì)一輸入信號(hào)進(jìn)行解碼并透過該維特比解碼器的路徑存儲(chǔ)器模組輸出的數(shù)字信號(hào)；(b)比較步驟(a)所接收的數(shù)字信號(hào)與一預(yù)設(shè)值；以及(c)根據(jù)步驟(b)的比較結(jié)果判斷一輸出結(jié)果。
2.如權(quán)利要求1所述的判斷一維特比解碼器的輸出的方法，其特征在于，其中步驟(b)是比較步驟(a)所接收的數(shù)字信號(hào)的總和與一預(yù)設(shè)值。
3.如權(quán)利要求2所述的判斷一維特比解碼器的輸出的方法，其特征在于，其中該預(yù)設(shè)值是為該維特比解碼器的狀態(tài)數(shù)的二分之一。
4.如權(quán)利要求3所述的判斷一維特比解碼器的輸出的方法，其特征在于，其中于步驟(c)中，當(dāng)步驟(b)的比較結(jié)果顯示步驟(a)所接收的數(shù)字信號(hào)的總和大于該預(yù)設(shè)值時(shí)，則該輸出結(jié)果等于數(shù)字1。
5.一種維特比解碼器的輸出選擇器，其特征在于，其包含有一接收模組，用以接收由該維特比解碼器的路徑存儲(chǔ)器模組輸出的數(shù)字信號(hào)；一判斷模組，用以比較該接收模組所接收的數(shù)字信號(hào)與一預(yù)設(shè)值；以及一輸出模組，用以根據(jù)該判斷模組的比較結(jié)果輸出一輸出結(jié)果。
6.如權(quán)利要求5所述的維特比解碼器的輸出選擇器，其特征在于，其中該判斷模組是比較該接收模組所接收的數(shù)字信號(hào)與一預(yù)設(shè)值。
7.如權(quán)利要求6所述的維特比解碼器的輸出選擇器，其特征在于，其中該預(yù)設(shè)值是為該維特比解碼器的狀態(tài)數(shù)的二分之一。
8.如權(quán)利要求6所述的維特比解碼器的輸出選擇器，其特征在于，其中當(dāng)該判斷模組的比較結(jié)果顯示該接收模組所接收的數(shù)字信號(hào)的總和大于該預(yù)設(shè)值時(shí)，則該輸出模組判斷該輸出結(jié)果等于數(shù)字1。
全文摘要
本發(fā)明提供一種判斷一維特比(Viterbi)解碼器的輸出信號(hào)的方法，其包含以下步驟(a)接收由該維特比解碼器對(duì)一輸入信號(hào)進(jìn)行解碼并透過該維特比解碼器的路徑存儲(chǔ)器模組輸出的數(shù)字信號(hào)；(b)比較步驟(a)所接收的數(shù)字信號(hào)與一預(yù)設(shè)值；以及(c)根據(jù)步驟(b)的比較結(jié)果判斷一輸出結(jié)果。
文檔編號(hào)H03M13/41GK1725650SQ200410071368
公開日2006年1月25日 申請(qǐng)日期2004年7月23日 優(yōu)先權(quán)日2004年7月23日
發(fā)明者張佳彥 申請(qǐng)人:建興電子科技股份有限公司