專利名稱：跨導放大器的制作方法
技術領域：
本發(fā)明通常涉及跨導放大器，即響應于輸入電壓而產(chǎn)生輸出電流的放大器，并涉及采用這種放大器的模擬數(shù)字轉換器(ADC)。更具體而言，本發(fā)明涉及這樣的跨導放大器，在其中輸出電流取決于兩個輸入電壓之間的差，并涉及其應用。
背景技術：
在許多ADC設計中，將模擬輸入電壓和基準電壓比較(或多個基準電壓)以產(chǎn)生可被用于產(chǎn)生數(shù)字輸出代碼的電壓輸出。示例的電壓比較器被描述于US 6,150,851、US 6,356,148、US 6,249,181以及D.R.Beck和D.J.Allstot，“An 8-bit，1.8V，High Speed Analogue-to-digital Converter”(http//students.washington.edu/beckdo/papers/techcon2000.doc)以及P.Setty，J.Barner，J.Plany，H.Burger和J.Sonntag，“A 5.75b 350MSamples/S or 6.75b150MSamples/S reconfigurable/ADC for a PRML Read Channel”，Session 9IEEE International Solid-State Circuit Conference 5-7 Feb.1998(ISSCC98)。用于ADC的采樣保持(S/H)電路亦是公知的，如在US 6,169,427和US5,963,156以及N.Waltari和K.Halonen，“1.0-Volt，9-bit Pipeline CMOS ADC”，26th European Solid-State Circuit Conference Stockholm，Sweden 19-21September 2002中所述，它們都使用具有開關電容器反饋的常規(guī)(電壓輸出)運算放大器。亦公知的是相繼近似寄存器(SAR)模擬數(shù)字轉換器(例如見J.L.McCreary和P.Gray，IEEE JSSC SC-10，第371-9頁，Dec 1975)，其比較模擬輸入與數(shù)字模擬轉換器(DAC)的輸出，該DAC可采用二進制加權的電容器陣列以使用電容器之間的電荷再分配來產(chǎn)生模擬輸出電壓。
上述模擬數(shù)字轉換器使用電壓比較來產(chǎn)生數(shù)字輸出。將理解，當將輸入電壓比較于基準電壓時，僅增益而不是線性度重要，這是因為僅僅有必要知道輸入高于基準還是低于基準。然而，亦公知的是通過對通過在基準電壓之間插值而產(chǎn)生的電流求和來簡化ADC電路，并且對于該插值型求和，線性度是重要的要求。插值ADC常常被用于低分辨率高或中速應用。圖1示出了電流模式插值ADC的示例級的通用電路圖。具有電流模式插值的ADC的實例被描述于M.P.Flynn和D.J.Alstot，“CMOS Folding A/DConverters with Current-Mode Interpolation”，IEEE JSSC vol.31，September1996，第1248-1257頁；M.P.Flynn和B.Sheahan，“A 400MSample/S，6-bCMOS Folding and Interpolating ADC”IEEE JSSC，vol.33，December 1998，第1932-1938頁；B-S Song，P.L.Rakers和S.F.Gilling，“A 1V，6-b50MSamples/S Current Interpolating CMOS ADC”，IEEE J.Solid-StateCircuits，vol.35，April 2000，第647-651頁。
參考圖1a，一般原理是通過在來自一組放大器(在圖1中是兩個)的輸出之間插值從較小組的基準電壓(在圖1中是兩個，VrefA和VrefB)產(chǎn)生多個比較電平(在圖1中是五個)，每個所述輸出都表示輸入信號和基準之一之間的差。
在圖1a的插值級100中，線102上的輸入電壓被提供給第一104和第二106差動跨導放大器的一個輸入。到第一跨導放大器104的第二輸入由線108上的第一基準電壓VrefA提供，并且到跨導放大器106的第二輸入由線110上的第二基準電壓VrefB提供。每個差動跨導放大器都產(chǎn)生與其兩個輸入上的電壓之間的差成比例的輸出電流，輸出電流與輸入電壓差之比被稱為跨導。放大器104和106被畫出為電流汲入，但優(yōu)選地，它們的輸出電流根據(jù)Vin-VrefA和Vin-VrefB的極性分別可以是正的或負的極性。
圖1b說明了適合于用于跨導放大器104和106的跨導放大器130的一個可能實施。跨導放大器包括一對輸入晶體管132、134，其具有分別來自Vin 102以及VrefA 108和VrefB 110之一的輸入，以及被連接于恒定電流汲入136的公用源連接。晶體管132和134的漏連接被連接到由虛線138包圍的電流鏡的相應輸入和輸出連接，并且電流輸出連接140取自晶體管134的漏與電流鏡138的輸出的結。晶體管132、134的每個都通過由其跨導gm乘以晶體管的增量柵輸入電壓而給出的增量電流，從而使輸出電流由Iout＝Gm.(Vin-Vref)給出，其中放大器的跨導Gm等于gm。
來自跨導放大器104的輸出電流被輸入到或驅(qū)動第一電流鏡112，并且來自跨導放大器106的輸出電流驅(qū)動第二電流鏡114。電流鏡112包括多個恒定電流發(fā)生器112a-e。線116上的電壓以常規(guī)方式將通過元件112a的電流設置成與流到差動跨導放大器104中的輸出電流相同。該相同的驅(qū)動電壓亦被提供給元件112b-e以提供由跨導放大器104的輸出電流確定的線118a-d上的恒定電流輸出。
圖1c示出適合于在圖1a的插值ADC級100中使用的可控電流發(fā)生器150的實例。輸入晶體管151和恒定電流汲入152被串聯(lián)連接于電源線154、156之間，晶體管151和電流汲入152之間的連接提供電流輸出Iout 158。輸入晶體管151具有控制電壓Vc，該電壓被施加給其柵連接以提供受控的單極電流，該電流等于輸出電流Iout和通過恒定電流汲入152的電流之和。這樣，根據(jù)通過輸入晶體管151的受控單極電流的大小，所述輸出電流可以是任何一個極性。對于給定的輸入控制電壓Vc，輸出電流(或多個經(jīng)匹配的可控電流發(fā)生器的輸出電流)可通過縮放輸入(MOS)晶體管151的尺度來縮放。優(yōu)選地，電流汲入152以與維持恒定“零電流”點相同的比率被縮放。以這種方式，多個不同縮放的、經(jīng)匹配的可控電流發(fā)生器可被設置成具有用于基本上相同的輸入控制電壓的零輸出電流，并由此基本上同時提供零輸出電流。
在包括元件112a和112b的晶體管具有相同物理尺寸的情況下，線118a上的電流與通過元件112a的電流基本上相同。包括元件112c、d、e的晶體管的尺寸被減小到元件112b的尺寸0.75x、0.5x和0.25x，從而使來自跨導放大器104的0.75x、0.5x和0.25x輸出電流的電流被分別提供在線118b、118c和118d上。通常電流鏡112被制造在集成電路上以使包括電流鏡的晶體管被匹配。電流鏡114類似地包括元件114a-e，例如雙極或FET晶體管，并且以對應方式工作以分別在線120a-d上提供為跨導放大器106的1.0x、0.75x、0.5x和0.25x輸出電流的電流。
線118a上的電流I1被提供給比較器122a以產(chǎn)生數(shù)字輸出D1。來自比較器122b的數(shù)字輸出D2由線118b和120d上的電流之和來確定；來自比較器122c的輸出D3由線118c和120c上的電流之和來確定；來自比較器122d的輸出D4由線118d和120d上的電流之和來確定；并且來自比較器122e的數(shù)字輸出D5由線120a上的電流來確定。
將跨導放大器104的輸出電流表示為IA并將跨導放大器106的輸出電流表示為IB，IA與線102上的Vin和線108上的VrefA之間的差成比例，而IB與Vin和線110上的VrefB之間的差成比例。經(jīng)求和的中間電流與Vin和VrefA之間的差的分數(shù)加上Vin和VrefB之間的差的分數(shù)成比例。在數(shù)學上I1＝IA＝G(Vin-VrefA)I5＝IB＝G(Vin-VrefB)I2＝0.75G(Vin-VrefA)+0.25G(Vin-VrefB)因此 I2∝ Vin-(0.75VrefA+0.25VrefB)并且 I2∝ Vin-(3VrefA+VrefB)/4換句話說，這些經(jīng)縮放的電流產(chǎn)生與余式[Vin-Vth(i)]i＝1...5成比例的輸出電流，其中Vth(1)＝VrefA，Vth(2)＝(3.VrefA+VrefB)/4，Vth(3)＝(VrefA+VrefB)/2，Vth(4)＝(VrefA+3.VrefB)/4，Vth(5)＝VrefB.
可以看出，在Vin＝Vth的情況下，輸出電流是零，并且對于Vin＞Vth，輸出電流是正的，而對于Vin＜Vth，輸出電流是負的。這樣，輸出電流I1到I5將在輸入電壓等于閾值Vth(1)，...，N時零交叉，其中N＝(2+中間值的數(shù)目)，在此情況下是5(即2+3)。在圖1的插值級電路100中，輸出電流I1到I5被分別施加給高輸入阻抗比較器122a到122e，其在這些閾做出邏輯決策。這樣，VrefA和VrefB之間的輸入電壓Vin信號電平被轉換成線D1到D5上的數(shù)字格式輸出作為所謂的溫度計代碼。該代碼然后通過常規(guī)裝置(未在圖1中示出)轉換成二進制代碼。這可包括例如優(yōu)先權編碼器，或可替換地，硬件的功能性可以以硬件描述語言來指定，如Verilog(商標)或VHDL，從而允許硬件合成工具在代碼轉換功能性上與其它后端邏輯，如誤差校正邏輯混合。
盡管在圖1中僅兩個基準電壓VrefA和VrefB被說明，更多基準電壓可被用于多(二)位轉換?；鶞孰妷旱湫偷貜碾娮杵鞔玫剑⑶冶绢I域的技術人員將理解，與常規(guī)/模擬數(shù)字轉換器相比，較少的抽頭在這種電阻器串上是必要的，這是因為需要較少的基準電壓。此外，對殘余信號的放大亦減輕了對比較器的要求，并且具體而言是對其省略的輸入偏移電壓和過驅(qū)動的要求。典型地，這節(jié)省了對每個比較器之前的預放大級的需要，因此總電路是較為簡單的，盡管添加有電流鏡和線性跨導放大器。
插值ADC的一個應用是作為兩級模擬數(shù)字轉換器的第二級，該轉換器是諸如圖2中所示的模擬數(shù)字轉換器200。在該ADC中，線202上的輸入電壓Vin被提供給M位ADC 204，其輸出線206上的數(shù)字化信號的M最高有效位(MSB)。對輸入電壓Vin的這種粗略的近似通過M位數(shù)字到模擬轉換器(DAC)208轉換回到模擬電壓，并且由減法器210從原始輸入信號減去以剩下線212上的殘余信號。該殘余信號被提供給N位模擬數(shù)字轉換器214，該轉換器產(chǎn)生線216上的N最低有效位，其通過組合器218中的適當邏輯與MSB組合以提供具有所需總數(shù)的二進制位的數(shù)字輸出220。這種兩級ADC的實例被描述于“A 3.3-V，10-b，25-MSample/s Two-StepADC in 0.35-μm CMOS”，Hendrik van der Ploeg和Robert Remmers，IEEEJournal of Solid State Circuits，Vol 34，No 12，December 1999。粗略和精細級轉換范圍可被重疊以減輕對粗略級ADC的約束。
通過檢查圖2可看出，第一級ADC 204必須首先做出其決策，然后在與ADC 214關聯(lián)的第二級比較器做出其決策之前，DAC 208的輸出和差分放大器(difference amplifier)210的輸出必須建立。這樣，第一級必須在第二級決策時間之前很久采樣其輸入信號。為避免轉換錯誤，先前已有必要在這樣的兩級ADC之前設置采樣和保持電路以在兩個采樣時刻之間保持輸入恒定。這增加了ADC的復雜度，由此增加了其成本，并且亦增加了功耗。因此理想的是能免去這種采樣和保持電路，特別是在保持用于插值型求和和其它的線性信號處理所期望的線性度時。

發(fā)明內(nèi)容
依照本發(fā)明的第一方面，因此提供了一種差分放大器，其被配置成提供相關于第一輸入電壓和第二輸入電壓之間的差的輸出電流，該差分放大器包括輸入采樣電容器，其具有兩個導體；跨導放大器，其具有被耦合至所述輸入采樣電容器的第一導體的輸入和適合于產(chǎn)生所述輸出電流的電流輸出；以及輸入開關，用于選擇性地將所述輸入采樣電容器的第二導體耦合至所述差分放大器的第一輸入以便于接收所述第一輸入電壓以及耦合至所述差分放大器的第二輸入以便于接收所述第二輸入電壓；所述差分放大器被配置成在第一狀態(tài)下將所述第二導體耦合至所述第一和第二輸入之一并將電壓施加給所述第一導體，并且在第二狀態(tài)下將所述第二導體耦合至所述第一和第二輸入的另一個以根據(jù)所述第一和第二輸入電壓之間的所述差來提供電壓變化給所述跨導放大器輸入。
優(yōu)選地，所述輸出電流基本上線性地取決于第一和第二輸入電壓之間的差。該輸出電流可從跨導放大器直接提供，或者由跨導放大器產(chǎn)生的電流可被鏡像映射或者以某種其它方式使用以提供用于所述差分放大器的輸出電流。
輸入采樣電容器允許一個輸入電壓，比方說第一輸入電壓，在差分放大器的第一狀態(tài)下被采樣以設置輸入采樣電容器上的電荷。然后，當輸入采樣電容器的第二導體被連接到另一個輸入電壓，比方說第二輸入電壓時，輸入之間的電壓差被傳遞給跨導放大器的輸入，該放大器提供電流輸出，用于直接或間接產(chǎn)生來自差分放大器的輸出電流?？刂破骺杀挥糜诳刂圃摬蓸舆^程。假定跨導放大器本身是線性的，則差分放大器也基本上是線性的。
在工作中，第一電壓在第一狀態(tài)的結尾被采樣到輸入電容器上，但其值被保持并且在第二狀態(tài)期間被從第二電壓減去。從差電壓產(chǎn)生的輸出電流可在第二狀態(tài)的結尾被采樣(通過隨后的比較器)，從而給予第二電壓附加的時間來建立。該采樣保持動作對于兩級ADC是特別有用的，在其中第一電壓可以是原始輸入信號，并且第二電壓是由也采樣輸入信號的“粗略”ADC選擇的基準電壓。由于第二、基準電壓是不需要的，直到第二狀態(tài)的開始，“粗略”ADC有時間來建立，由此可避免對分離的采樣保持電路的需要。
在對差分放大器的改進中，一個或多個附加輸入采樣電容器可被提供。這樣的附加輸入采樣電容器可被開關于兩個基準電壓之間，并且在多個差分放大器被采用的情況下，例如在兩級ADC中，這些基準電壓之一可公用于所有差分放大器，并且被施加給每個差分放大器的另一個基準電壓可被系連于(tie to)基準電壓階梯中的相應點。以這種方式，差分放大器的有效操作點可被例如基本上等距離地間隔開以提供兩個或多個輸出電流，其可被求和以便于由插值ADC使用。每個差分放大器都可被設置成產(chǎn)生多個經(jīng)縮放的輸出電流以便于例如在電流模式插值中使用。
將認識到，輸入采樣電容器的第一導體不需要在差分放大器的第一狀態(tài)下被連接到跨導放大器輸入，并且例如它可通過開關耦合到跨導放大器的輸入。然而在優(yōu)選實施例中，在差分放大器的第一狀態(tài)下被施加給第一導體的電壓是虛擬的接地電壓，即對于差動跨導放大器，輸入之一上的電壓由閉合反饋通路維持得與另一個差動輸入上的(優(yōu)選地被固定的)電壓相同。這可借助于開關DC反饋通路從跨導放大器的輸出或如在輸出驅(qū)動器件之后的差分放大器的稍后級來提供，所述器件例如是提供鏡像(mirrored)或分離的輸出電流的器件。在優(yōu)選實施例中，跨導放大器的正差動輸入被連接到固定的基準電壓，如地，而跨導放大器的負差動輸入被連接到輸入采樣電容器。優(yōu)選地，然后低電阻開關，如FET開關，被提供以將負差動輸入耦合到差分放大器的電流輸出。這種虛擬接地連接使跨導放大器的輸入偏移電壓被取消。
被提供給跨導放大器輸入的電壓變化在從差分放大器的第一到第二狀態(tài)變化的過程中可基本上等于第一和第二輸入電壓之間的差，例如在僅有單個輸入采樣電容器或電壓變化可被縮放的情況下，例如在兩個或多個輸入采樣電容器之間有某種電荷共享的情況下。
差動差分放大器可使用一對上述差分放大器但使用共享的差動跨導放大器沿類似的線來構建，從而使實際上一個輸入開關和一組第一和第二輸入電壓與差動跨導放大器的每個差動輸入(正的和負的)關聯(lián)。以這種方式，差動差分放大器響應于包括兩組所述第一和第二輸入電壓之間的兩組電壓差的差動信號。一般而言，一組第一輸入電壓將包括正和負第一輸入電壓并且一組第二輸入電壓將包括正和負第二輸入電壓。如以上所述，可通過以下來類似地擴展電路提供一個或多個附加組的(差動)輸入采樣電容器和/或添加另外的(差動)跨導放大器和/或鏡像映射(mirroring)或提供多個單端或差動輸出。
這樣，在所涉及的方面中，本發(fā)明亦提供了一種差動差分放大器，用于提供取決于差動輸入處的差動信號的輸出電流，所述差動輸入包括兩對信號輸入，所述差動信號包括兩個電壓差，第一個取決于信號輸入的所述對的第一對上的第一和第二輸入電壓之間的差，第二個取決于信號輸入的所述對的第二對上的第三和第四輸入電壓之間的差，所述差動差分放大器包括第一和第二輸入采樣電容器，每個都具有兩個導體，分別用于所述第一和第二對信號輸入；差動跨導放大器，其具有被耦合至所述第一和第二輸入采樣電容器的差動輸入以及用于產(chǎn)生所述輸出電流的輸出；一對輸入開關，信號輸入的所述對的每個都有一個，用于選擇性地將所述第一和第二輸入采樣電容器分別耦合至所述第一和第二輸入電壓之一和所述第三和第四輸入電壓之一；一對初始化開關，用于將被耦合至所述差動跨導放大器的所述第一和第二輸入采樣電容器的板帶到初始電壓；以及控制器，用于控制所述輸入開關和所述初始化開關以將所述差動信號施加給所述差動跨導放大器。
采樣電容器的板可被帶到相同的初始電壓或不同的初始電壓，輸出電流可包括單端或差動輸出電流，并且同樣可通過以下來擴展電路提供附加對的采樣電容器用于附加的差動輸入，每個附加對的采樣電容器都具有關聯(lián)對的輸入開關，用于確定一對輸入電壓差。
依照本發(fā)明的另一個方面，提供了一種模擬數(shù)字轉換器，包括至少一個跨導放大器，其被配置成提供多個輸出處的多個輸出電流；以及多個比較器，其被耦合至所述多個跨導放大器輸出以便于提供數(shù)字輸出；至少一個開關輸入采樣電容器，其被耦合至所述跨導放大器的輸入；以及至少一個開關，其被配置成將所述輸入采樣電容器交替地耦合至第一基準電壓和用于轉換的模擬電壓。
模擬數(shù)字轉換器可包括例如電流模式插值或折疊轉換器，其優(yōu)選地包括多個級。如先前所述，通過提供輸入采樣電容器和開關以將電容器交替耦合至用于轉換的模擬電壓和基準電壓，采樣差分放大器被提供，其在實施例中使能免去現(xiàn)有采樣保持。在實施例中，一對輸入采樣電容器可被提供用于多個跨導放大器的每個以允許在規(guī)則間隔輸入電壓閾處具有零交叉(zero crossing)的輸出電流的組合，由此生成零交叉閾電壓階梯以便于在產(chǎn)生數(shù)字輸出的過程中使用。在實施例中，數(shù)字輸出包括溫度計代碼，其被轉換成二進制表示。
模擬數(shù)字轉換器可被用作兩級模擬數(shù)字轉換器的第二級，其中第一模擬數(shù)字轉換器提供數(shù)字輸出給第一數(shù)目的(最高有效)位精度以提供對模擬輸入信號的粗略近似。該粗略近似然后可被用作用于輸入采樣電容器的基準電壓以便于產(chǎn)生兩級模擬數(shù)字轉換器的一個或多個最低有效輸出位。
依照本發(fā)明的所涉及的方面，提供了一種使用一電路來產(chǎn)生基本上與第一和第二電壓之間的電壓差線性相關的電流的方法，所述電路包括開關、開關輸入電容器和基本上線性的跨導放大器，輸入電容器的第一板被耦合至跨導放大器的輸入，輸入電容器的第二板被可切換地耦合至第一和第二電壓，所述方法包括將輸入電容器的第二板耦合至第一電壓同時將第一板維持在基準電壓以對輸入電容器充電；然后將輸入電容器的第二板耦合至第二電壓并允許第一板的電勢改變一個取決于所述電壓差的量以使所述跨導放大器產(chǎn)生基本上與所述電壓差線性相關的輸出電流。
當輸入電容器被連接到第一電壓和基準電壓時，它被充電，即它被流到電容器上或流動離開電容器的電荷帶到所限定的電荷狀態(tài)。然后通過將輸入電容器的第二板連接到第二電壓，第一和第二電壓之間的電壓差基本上被傳遞到跨導放大器的輸入。
在另一個方面中，本發(fā)明提供了一種產(chǎn)生基本上線性相關于兩個電壓差的電流的方法，所述兩個電壓差是第一和第二電壓之間的第一電壓差和第三和第四電壓之間的第二電壓差，所述方法采用了這樣的電路，其包括第一和第二開關、第一和第二開關輸入電容器以及基本上線性的跨導放大器，第一輸入電容器的第一板和第二輸入電容器的第一板被耦合在一起并被耦合至跨導放大器的輸入，第一輸入電容器的第二板被耦合至第一開關以便于可切換地耦合至第一和第二電壓，而第二輸入電容器的第二板被耦合至第二開關以便于可切換地耦合至第三和第四電壓，所述方法包括將第一和第二輸入電容器的第二板分別耦合至第一和第三電壓同時將電容器的第一板維持在基準電壓以對輸入電容器充電；然后將第一和第二輸入電容器的第二板分別耦合至第二和第四電壓并允許電容器的第一板上的電荷被共享以使第一板的電勢改變一個相關于所述第一和第二電壓差兩者的量以使所述跨導放大器產(chǎn)生基本上線性相關于兩個所述電壓差的輸出電流。
輸入電容器可以有不同的尺寸或值，由此提供對相應輸入電壓的成比例縮放。
亦提供了一種差分放大器，其被配置成依照這些方法來工作。
在進一步的方面中，本發(fā)明提供了一種操作兩級模擬數(shù)字轉換器的方法，該兩級模擬數(shù)字轉換器包括第一模擬數(shù)字轉換器，用于提供對模擬輸入信號的粗略近似，和第二模擬數(shù)字轉換器，其包括至少一個差分放大器，被配置成提供相關于第一輸入電壓和第二輸入電壓之間的差的輸出電流，所述差分放大器包括跨導放大器，用于提供所述輸出電流給比較器以便于提供數(shù)字輸出；至少一個開關輸入采樣電容器，其被耦合至所述跨導放大器的輸入；以及至少一個開關，其被配置成將所述輸入采樣電容器交替耦合至所述第一和第二輸入電壓，所述方法包括控制所述開關以將所述輸入采樣電容器首先耦合至用于轉換的模擬電壓然后耦合至所述粗略輸入信號近似以提供基準電壓。
優(yōu)選地，差分放大器輸出電流基本上線性相關于第一和第二輸入電壓之間的差。更優(yōu)選地，所述方法包括使用多個差分放大器來比較粗略輸入信號近似與多個基準電平，優(yōu)選地通過使用用于每個放大器的第二開關輸入采樣電容器來偏移差分放大器的基準電平而進行。
本發(fā)明亦提供了一種模擬數(shù)字轉換器，其被配置成依照該方法來工作。


僅僅為了舉例，現(xiàn)在將參照附圖來進一步描述本發(fā)明的這些和其它方面，在附圖中圖1a到1c分別示出電流模式插值模擬數(shù)字轉換器的示例級的通用電路圖、差動跨導放大器的實例和可控電流發(fā)生器的實例；圖2示出典型的兩級模擬數(shù)字轉換器；
圖3a到3d分別示出依照本發(fā)明第一實施例的差分放大器、用于圖3a的電路的波形、圖3a的放大器的差動版本和用于圖3c的電路的時序波形；圖4示出依照本發(fā)明第二實施例具有多個輸入電容器的差分放大器；圖5示出依照本發(fā)明第三實施例包括多個跨導放大器的差分放大器；圖6示出依照本發(fā)明第四實施例具有鏡像輸出的差分放大器；圖7示出依照本發(fā)明第五實施例具有被分離的電流輸出的差分放大器；圖8示出依照本發(fā)明一個方面的實施例包括多個采樣差分放大器的電流模式插值ADC；圖9a和9b分別示出圖8的插值ADC的差動版本的一部分和差動輸入電流比較器；以及圖10示出依照本發(fā)明一個方面的差動差分放大器的實施例。
具體實施例方式
首先參考圖3a，其示出差分放大器300的示意電路圖。輸入電壓Vin被提供于線302上并且基準電壓Vref被提供于線304上。輸入采樣電容器C1 306具有被耦合至一對開關S1 308、S2 310的一個板，所述一對開關分別將線302、304連接到電容器306。開關308和310可被控制以允許線302或線304被連接到輸入采樣電容器306，并且可包括MOSFET或FET開關。技術人員將理解，圖3a中對開關308和310的圖示是示意性的，并且其它在功能上等效的開關配置可被采用。
輸入采樣電容器306的另一個板被耦合至差動跨導放大器312的反相輸入，該放大器提供線314上的電流輸出Iout。第三開關316被連接于輸出線314與輸入采樣電容器306和跨導放大器312的反相輸入之間的節(jié)點X 318之間。同樣，開關S3 316是可控制的，并且可包括MOSFET或FET?？鐚Х糯笃?12的非反相差動輸入被連接到固定電勢，如所示為地電勢Vgnd?？鐚Х糯笃鱃1 312具有Gm的跨導。三個開關308、310和316由時鐘發(fā)生器322控制，如在以下參照圖3b更詳細描述的。
在許多應用中，差分放大器300被構建在集成電路上，該集成電路典型地包括模擬數(shù)字轉換器的部分。技術人員將理解，標準構建塊可被用于各種元件，并且跨導放大器可例如使用長尾雙極或MOS對來實施。
現(xiàn)在參考圖3b，所述電路具有兩個時鐘相位Phi1和Phi2。圖3b示出在這兩個時鐘相位期間開關S1 308、S2 310和S3 316的相應狀態(tài)350，352，354以及節(jié)點Y 317和節(jié)點X 318處的相應電壓356、358。在時鐘相位Phi1期間，開關S3 316被閉合以將跨導放大器312的輸出和(反相)輸入連接在一起，從而使節(jié)點X 318處的電壓建立成與跨導放大器312的反相輸入320上相同的電壓，即Vgnd。這是因為節(jié)點X 318是虛擬接地，盡管技術人員將理解在此情況下，節(jié)點X處的電壓基本上與非反相輸入320上的電壓相同，但在一些實施例中，該電壓可能不是零伏。
還有在時鐘相位Phi1期間，開關S1 308被閉合以將輸入采樣電容器C1 306的左側(節(jié)點Y)連接到Vin 302，并且開關S2 310是斷開的。這樣，節(jié)點Y的電壓等于Vin。在第二時鐘相位Phi2中，開關S3 316被斷開，開關S1 308被斷開而開關S2 310被閉合，從而使節(jié)點Y 317處的電壓提升ΔV＝Vref-Vin。這又使節(jié)點X 318處的電壓從Vgnd提升相同的量，從而導致Gm×(Vin-Vref)的輸出電流，發(fā)生反相是因為節(jié)點X被耦合至跨導放大器312的反相輸入。在實際實施中，有與節(jié)點X關聯(lián)的附加電容，如跨導放大器312的輸入電容，因此電壓階躍和作為結果的輸出電流被衰減。然而，這僅僅等效于Gm的減小，從而使輸出電流仍然與Vin和Vref之間的差成比例。
如圖3b中所示，優(yōu)選的是開關S3 316略微在開關S1 308之前被截止以改進電荷注入性能。優(yōu)選地，在被閉合的S1和S2之間亦有略微的欠重疊以避免Vin和Vref之間的瞬間導通通路，這可在產(chǎn)生Vin和Vref的先前電路上給出可避免的負載瞬變。
圖3c示出圖3a的差動跨導放大器300的差動實施370的一個實例，并且圖3d示出用于圖3c的電路的時序波形。
概括地說，圖3c的差動電路對應于圖3a中所示類型的兩個匹配的電路，盡管單個時鐘/時序發(fā)生器372可被用于控制差動實施370的兩半。除此以外，圖3a中所示類型的兩個電路被使用，分別從正和負差動輸入Vin302a，b和Vref 304a，b，一個用來提供正Iout 314a，一個用來提供負Iout 314b。在圖3c中，與圖3a的元件相同的元件由相同的參考數(shù)字來指示，“a”和“b”分別表示電路的正和負信號處理部分。
在數(shù)學上，取放大器312a的跨導為Gm+并取放大器312b的跨導為Gm-，Iout+＝Gm+(Vin+-Vref+)Iout-＝Gm-(Vin--Vref-)dIout＝Iout+-Iout-＝Gm+(Vin+-Vref+)-Gm-(Vin--Vref-)且假定在Gm+＝Gm-＝Gm的情況下(意味著差動跨導放大器G1 312a和G2312b基本上是匹配的)dIout＝Gm(dVin-dVref)其中 dVin＝Vin+-Vin-且 dVref＝Vref+-Vref-以這種方式，假定差動差分放大器實施370的正和負信號處理電路部分基本上是對稱且匹配的，Vin+、Vin-和/或Vref+、Vref-的共模變化基本上被拒絕。
用于圖3c的電路的圖3d中所示的時序圖很類似于用于圖3a的電路的圖3b中所示的圖，波形380、382、384、386和388分別對應于波形350、352、354、356和358。然而應注意波形380、382和384，其分別指開關1和4、開關2和5以及開關3和6而不是如在圖3b中簡單地指開關1、2和3。除了考慮提供電路的差動實施的圖3a電路的兩個匹配版本的該差異以外，對圖3d的說明對應于已針對圖3b而給出的，并且為簡便起見將不被重復。
技術人員將理解，關于參照圖3c和3d所述的電路的變體是可能的。例如跨導放大器312a和312b可被實施為單個完全差動跨導放大器。
圖4示出第二差分放大器400，其使圖3a中所示的開關輸入采樣電容器概念一般化。與圖3a的元件相同的元件由相同的參考數(shù)字來指示。
在圖4中，附加的輸入采樣電容器406被提供，其亦被耦合至節(jié)點318。電容器406的另一個板經(jīng)由第一開關S1a 408耦合到Vin2 402并經(jīng)由S2a410耦合到Vref2 404。開關S1a 408和S2a 410分別與開關S1 308和S2 310同步工作；為簡單起見，時鐘發(fā)生器未在圖4中示出。圖4確實示出了明確作為集總電容器Cp 414的跨導放大器的反相輸入上的總寄生電容(包括跨導放大器312的輸入電容)。被連接到節(jié)點X 318的虛線412表明圖4的電路可通過進一步添加輸入采樣電容器和關聯(lián)開關來擴展。
暫時忽略寄生電容Cp，總電容是C1+C2。C1的左手板提升了電壓Vref-Vin，而C2的左手板提升了電壓Vref2-Vin2。在兩個電容器上存儲的總電荷是(Vref-Vin)C1+(Vref2-Vin2)C2其當被共享于總電容C1+C2上時產(chǎn)生由以下給出的電壓變化ΔV(C1+C2)ΔV＝(Vref-Vin)C1+(Vref2-Vin2)C2或者ΔV＝[(Vref-Vin)C1+(Vref2-Vin2)C2]/(C1+C2)在寄生電容Cp非零時，電荷被共享于Cp上以使總有效電容是C1+C2+Cp。在此情況下，Phi2中的電壓變化dVin由以下給出-dVin＝-(Vx-Vgnd)＝[(Vin-Vref)C1+(Vin2-Vref2)C2]/(C1+C2+Cp)和Iout＝-G.dVinIout＝G[(Vin-Verf)C1+(Vin2-Vref2)C2]/(C1+C2+Cp) (方程1)
Cp常常是電壓相關的，然而在實際設計中，已證明該相關性足夠小以至于不是對線性度的明顯約束。
現(xiàn)在參考圖5，該圖示出在圖4的設置上一般化的第三差分放大器500。與圖4的元件相同的元件由相同的參考數(shù)字來指示。
在圖5中，多個跨導放大器被提供，其由第二差動跨導放大器G2 502和第N差動跨導放大器GN 508來說明?？鐚Х糯笃?02和508使其反相輸入被連接到節(jié)點X 318，并且在所說明的實施例中，其非反相輸入被連接到Vgnd 320。每個附加的跨導放大器都具有相應的電流輸出506、512，并且任選地，具有閉環(huán)反饋開關S32 504、S3N 510，從而將節(jié)點X 318建立為虛擬接地。然而將理解，開關S31 316、S32 504和S3N 510的僅一個是需要的。
差動跨導放大器G1，G2，...，GN的每個都可具有不同的跨導以實際上提供具有彼此處于固定縮放比例或比率的多個跨導和多個輸出電流的差分放大器。
在圖6的設置中，跨導放大器312的輸出314由電流鏡602鏡像映射以提供多個輸出。該電流鏡包括多個電流汲入602a-d(可替換地，可采用電流源)以提供多達N個電流輸出，其中三個604a-c在圖6中示出。每個電流輸出都處于與跨導放大器輸出314上的電流Iout的固定比率或倍數(shù)，并且以這種方式，差分放大器600可被提供有具有不同(總)跨導的多個輸出。多輸出電流鏡602可使用不同尺寸的FET或雙極晶體管或者使用多個晶體管以任何常規(guī)方式來構建以提供不是1∶1的電流比。如圖6中所示，開關S3 316可被直接耦合至跨導放大器312的電流輸出314或耦合至電流輸出604a-c之一以從第一級輸出或從一個(或者多個或所有)鏡輸出來提供反饋。然而，這取決于第一級跨導的極性，這是因為應當有總體反相來允許S3 316的閉合產(chǎn)生節(jié)點X 318處的虛擬接地。
圖7示出再次在圖4的設置上一般化的第五差分放大器700，并且同樣在其中與圖4的元件相同的元件由相同的參考數(shù)字來指示。
在圖7的設置中，跨導放大器312的輸出314上的輸出電流Iout由多個晶體管702a-c分離成多個輸出電流Iout 1，Iout 2，...，Iout N 704a-c。晶體管702a-c被并聯(lián)連接并具有公用控制連接706；在所說明的實施例中，所述晶體管包括場效應晶體管，優(yōu)選為NMOS器件，其具有到電流輸出314的公用源連接和到線706上的偏置電壓的公用柵連接。所述晶體管的漏連接提供電流輸出704a-c。
為允許雙向輸出電流Iout1，Iout2，...，IoutN，恒定電流汲入708可被連接到偏置晶體管702a-c的公用源連接，并且伴隨的恒定電流源(未在圖7中示出)被連接到電流輸出以在輸出Iout1，Iout2，...，IoutN之前減掉所添加的恒定電流。
與圖6的設置一樣，晶體管702a-c的尺寸(或其它參數(shù))可處于固定比率以產(chǎn)生彼此處于固定比率的輸出電流。為此，優(yōu)選地，晶體管702a-c例如通過制造在公用基片上來匹配。以這種方式，多個不同的總跨導可再次被提供給差分放大器700。由恒定電流汲入708引入的電流亦將以相同的比率來縮放，因此上述伴隨的電流源亦應以相同的比率來按比例縮放。
等效于每個上述差分放大器的差動輸出可通過將每個放大器中的所有信號通路替換成差動等效形式來實施，所述差分放大器具體而言是圖4到7的差分放大器電路和以下圖8的插值ADC級的差分放大器。這已參照圖3被描述并且將本專業(yè)技術人員容易地理解。
圖8示出電流模式插值ADC 800，其結合了多個上述的差分放大器。這些差分放大器的每個中的開關輸入采樣電容器都提供對常規(guī)采用的采樣和保持電路的相對便宜且簡單的替換。
圖8的ADC提供了6位轉換精度并且可例如被用作6位后端以跟隨10位管線，從而產(chǎn)生16位模擬數(shù)字轉換器。
參考圖8，線802上的模擬輸入電壓Vin被提供給快閃式ADC(flashADC)804和多個跨導差分放大器816a-d的每個的一個輸出，所述放大器在所說明的實例中是四個?？扉W式ADC 804具有八個粗略(MSB)比較器，其閾值在基準范圍的-7/8、-5/8、-3/8、-1/8、+1/8、+3/8、+5/8和+7/8處。這些閾確定輸入電壓處于以-8/8、-6/8、-4/8、-2/8、0、+2/8、+4/8、+6/8、+8/8為中心的九個區(qū)之一?？扉W式ADC 804提供線806上的數(shù)字輸出，其被提供給組合器808和數(shù)字到模擬轉換器812。該數(shù)字輸出包括符號位加上三個附加位以限定范圍[-4，+4]內(nèi)的2的補數(shù)(不是由4個位限定的所有16個代碼都被使用)。組合器808將來自快閃式ADC的MSB信息以適當?shù)难舆t加給總線836上的LSB信息以在總線810上提供6位輸出。
DAC 812所接收的最高有效位被轉換回到線814上的模擬電壓VrefM，其被提供給跨導差分放大器816a-d的每個的第二輸入。DAC 812可包括例如由被配置成選擇電阻器串上的抽頭的多個傳輸門構建的復用器。
線814上的可能VrefM電壓是基準范圍的-8/8、-6/8、-4/8、-2/8、0、+2/8、+4/8、+6/8和+8/8，或者等效為-4/4、-3/4、-2/4、-1/4、0、+1/4、+2/4、+3/4和+4/4。將理解，DAC 812所輸出的VrefM的值將位于基準范圍的區(qū)的中部，快閃式ADC 804確定線802上的輸入電壓位于其中。電壓VrefM被饋送給四個差分放大器816a-d的基準輸入，即對應于圖4的輸入304的輸入，并且輸入電壓Vin被饋送給差分放大器816a-d的關聯(lián)輸入，即對應于圖4中所示差分放大器的輸入302的輸入。
四個差分放大器816a-d的每個的成對輸入818a-d由此對應于圖4的差分放大器的輸入302和304。差分放大器816a-d的每個亦具有第二對輸入820a-d，其對應于圖4的差分放大器的輸入402和404。輸入對818被連接到輸入采樣電容器826(圖4中的C1)并且輸入對820被連接到第二輸入采樣電容器828(圖4中的C2)。這兩個電容器的跨導放大器側被連接到一起并且被連接到跨導放大器830的反相輸入(如圖4中所示)?？鐚Х糯笃?30的輸出如圖6或7中所示被鏡像映射或分離，或者多個跨導放大器可如圖5中所示被采用以提供多個電流輸出832給差分放大器816a-d的每個。例如，差分放大器816a提供比率為1.0∶0.8∶0.6∶0.4∶0.2的電流輸出。來自差分放大器816a-d的電流輸出如圖8中所示以例如參照圖1所述的用于插值ADC的常規(guī)方式被求和。處于例如0.2的給定縮放因子的多個電流輸出可在處于該縮放因子的電流輸出被使用多于一次的情況下被提供。這可通過具有如圖6中所示的沿線的輸出832的每個的一個輸出晶體管的常規(guī)電流鏡來實施?？商鎿Q的是，可采用諸如圖5和/或7中所示的設置。為簡單起見，控制差分放大器816a-d的時鐘發(fā)生器未在圖8中示出。
每對輸入820a-d都具有被連接到如所示處于0伏的公用基準電壓線822的第一輸入和被連接到相應第二基準電壓線824 d-a的第二輸入。線824a-d上的第二基準電壓形成基準電壓階梯，在所說明的實例中間隔開基準范圍的5/16。因此，被施加給差分放大器816a-d的每個的基準電壓是基準范圍的-8/16、-3/16、+2/16和+7/16并線性變化。每個差分放大器的電容器826(圖4中的C1)都具有兩倍于電容器828(圖4中的C2)的值。選取大于C2的C1減小了從Vin到跨導放大器輸入的信號通路中的衰減。這個1/2的電容器比將LSB轉換范圍設置成從基準范圍的-8/32到+7/32，并且由于雙減法(即由于差分放大器輸出亦相關于Vin-VrefM)，該LSB轉換范圍以對輸入電壓VrefM的近似為中心。輸入范圍極值是+31/32和-32/32以給出64個代碼，從而使LSB步長大小是1/32＝1/25，盡管所示的轉換器是6位轉換器。
差分放大器816a-d的輸出832之間的電流插值產(chǎn)生一個范圍的電流，其具有等效于一個分離的LSB的零交叉閾。為此，在相鄰差分放大器之間有五個加權電流鏡，從而給出包括端點的16個輸出抽頭。單獨由差分放大器816a的電流輸出確定的閾是基準范圍的+7/32；單獨由差分放大器816b確定的閾是基準范圍的+2/32；由差分放大器816c確定的閾是-3/32；并且由差分放大器816d確定的閾是基準范圍的-8/32。在這些的每個之間有四個中間閾，其是通過以與在圖1的設置中通過對輸出電流的四分之一求和來限定三個中間閾類似的方式對輸出電流的五分之一求和而形成的。這16個抽頭上的零交叉比較器834確定將位于17個區(qū)之一內(nèi)的差(VrefM-Vin)，并且提供總線836上的溫度計代碼輸出。該溫度計代碼被轉換成常規(guī)二進制代碼以便于通過組合器808與總線806上的MSB組合。電流插值而不是電阻插值的使用通過去除由于電阻插值串的頂部和底部處的失配阻抗而導致的端效應而改進了ADC的線性度。
上述討論可通過一個實例來闡明。差分放大器816a具有在+7/16和0伏之間切換的電容器C2 828。對方程1的檢查表明，當電容器C2是C1(電容器826)的值的一半時，輸入820a上的電壓差有效地給出差分放大器816a的輸入818a上的電壓差的權重的一半。因此用于差分放大器816a的零交叉閾被移位+7/32。由于輸入對820a上的電壓差實際上具有與輸入對818a上的電壓差相反的符號，線802上的電壓Vin必須比線814上的VrefM高出基準范圍的+7/32，用于零輸出電流。因此可以看出，差分放大器816a的輸出的“1.0倍”限定處于基準范圍的+7/32的閾。以類似方式，差分放大器816b的輸出的“1.0倍”限定處于基準范圍的+2/32的閾。+6/32閾是根據(jù)方程0.8×(7/32)+0.2×(2/32)＝6/32，通過對差分放大器816a的電流輸出的0.8和差分放大器816b的電流輸出的0.2求和來限定的。其它的閾類似地被限定在+7/32和+2/32之間的差的2/5、3/5和4/5。從+1/32到-8/32的閾以對應方式被限定。
嚴格來說，僅需要8個比較器來覆蓋每個VrefM之間的全范圍，附加的比較器實際上提供了額外的MSB。然而，提供附加比較器的優(yōu)選的，這是因為它們提供了用于快閃式ADC 804的比較器閾的誤差的裕度。16個閾限定17個區(qū)(比較以上對快閃式ADC 804的描述)并且來自比較器834的16個輸出優(yōu)選地被編碼為范圍[-8，+8]內(nèi)的二進制補碼LSB值，盡管在其它實施例中可采用其它方案和范圍。完整的數(shù)字輸出值然后可簡單地通過以下來計算根據(jù)以下方程，將來自快閃式ADC 804的二進制補碼MSB加給來自第二、插值ADC級的二進制補碼LSB，從而適當?shù)貙SB左移輸出＝8×MSB+LSB。
以這種方式相加來自兩個級的數(shù)字輸出信號自動提供了對例如由于快閃式ADC比較器中的偏移電壓由快閃式ADC 804產(chǎn)生的轉換誤差的校正。即使來自快閃式ADC 804的數(shù)字輸出是“不正確的”，來自DAC的輸出將仍與該數(shù)字輸出一致，這將使所報告的第二級區(qū)更改一個量，由此一旦相應的數(shù)字輸出被組合則自動校正VrefM的誤差。該LSB過范圍可適應(閃)基準范圍的近似1/16的快閃式ADC比較器中的偏移。
提供超過LSB精度的所需數(shù)目所需的數(shù)目的附加比較器的進一步好處是提供兩級ADC 800，作為整體考慮其具有過范圍能力。這是因為總數(shù)字輸出遍布于范圍[-40，+40]內(nèi)，總共81個代碼，因為實際上在該范圍的任何一端有第二級，基于差分放大器的ADC提供的8個附加代碼。這是因為來自flash的極值代碼對應于以+/-8/8 Vref為中心的區(qū)，從而額定地給出用于額定全尺度輸入的LSB級處的0/64，由此給出任何一端處的8個額外代碼。在這些代碼中，64可被認為是“在范圍內(nèi)”，這對應于位于基準范圍內(nèi)的輸入，并且其余可被認為是“過范圍”代碼。如以上所提及的，在ADC被用于提供后端給管線或其它轉換器的情況下，該過范圍能力可被用于校正先前轉換器或多個轉換器中的比較器偏移電壓或其它誤差。
圖8的設置示出了單端而不是差動模擬數(shù)字轉換器，但技術人員將容易認識到，該體系結構可被修改成如圖9a中所示以例行方式提供差動實施，圖9a示出了圖8的插值ADC的差動版本900的一部分，其中與圖8的元件相同的元件由相同的參考數(shù)字來指示。單端實施已被描述以便于理解本發(fā)明，但在許多實例中，差動實施是優(yōu)選的，這是因為由于內(nèi)部信號擺動可針對固定供應空間(headroom)而加倍并且外來干擾信號被拒絕，它使能信噪比的改進。
參考圖9a，其說明了圖8的單端電路的差動版本900的一個實施例的一部分。插值ADC900具有差動電壓輸入Vin+802，Vin-802’，其被提供給輸入快閃式ADC 804’和多對跨導差分放大器，其中一對816a，816a’被示出。快閃式ADC 804’驅(qū)動差動輸出DAC 812’，其又驅(qū)動成對的差分放大器。正電壓輸入Vin+802去往所述對的第一816a跨導差分放大器并且負電壓輸入Vin-802’去往所述對的第二816a’跨導差分放大器。所述對的跨導差分放大器816a，816a’基本上相同，一個輸出正電流Iout+，另一個816a’輸出負輸出電流Iout-。該對輸出電流和來自其余對的跨導差分放大器(未在圖9a中示出)的每個其它對的輸出電流是經(jīng)以與參照圖8所述的類似方式縮放而提供給一組差動輸入電流比較器834’的差動輸入的。
差分放大器基準電壓的正和負版本被提供，每對差分放大器的每個被提供一個。這樣，例如基準范圍的+7/16處的基準824a被提供給差分放大器816a并且基準范圍的-7/16處的基準824’被提供給差分放大器816a’。每個其它基準電壓的差動版本被提供給差分放大器的其它對的對應差分放大器。公用基準電壓822被提供給正816a和負816a’電壓處理差分放大器兩者，并且在實施例中，可被使得維持漂移，這是因為其電壓是對差分放大器的所述對的每個的“共?！薄Ｔ谠撛O置中，圖8的ADC的單端版本的基準電壓Vref被替換成基準電壓的差動對Vref+，Vref-，每個都具有與先前單端Vref相同的振幅。這具有加倍“全尺度”輸入范圍的效應(即忽略過范圍能力)，因為全尺度被延伸到Vin+＝+2.0和Vin-＝-2.0而不是Vin＝1.0，-1.0。然而，可通過使基準電壓減半來獲得相同的全尺度范圍。
圖9b示出適合于在差動插值ADC 900的比較器排834’中使用的差動輸入電流比較器910的一個實施。電流比較器910具有一對差動電流輸入Iin+912，Iin-912’，每個被連接到相應的電阻器914，914’，這些電阻器的另一端被一起連接到共模電壓源VR 916。輸入912，912’亦被連接到常規(guī)差動輸入電壓比較器918的相應非反相和反相輸入，該比較器又提供輸出920。技術人員將認識到，圖9b的設置可被修改以適合特定的應用和/或符合對跨導放大器級的偏置約束。例如，一個或多個公用門級可被與每個輸入串聯(lián)而添加，或者MOS電阻器可被用于電阻器914，914’，或者這些電阻器可被替換成交叉耦合的MOS晶體管以增加比較器的電壓增益。
圖10示出差動差分放大器的一個實例，該放大器適合于用于以上參照圖9a所述的正816a和負816a’差分放大器的所述對。盡管圖10的差動差分放大器可被認為是一對差動放大器，但被視為組合的差動差分放大器1000可能較好。
概括地說，圖10的差動差分放大器1000是圖4中所示類型的兩個單端差動放大器與類似于圖1b中所示的差動跨導放大器的組合。這樣在圖4中，線A’-A’左邊的電路對應于圖4差分放大器實施例的輸入電路，線B’-B’右邊的電路也是這樣，這兩組輸入電路提供差動輸入A和B給差動跨導放大器。用于電路部分的參考數(shù)字對應于圖4的那些數(shù)字，并且為方便起見，用于當在圖9a的模擬數(shù)字轉換器中使用時差動差分放大器所附著的線的參考數(shù)字以括號來指示。概括地說，圖10的元件1002、1004、1006以及1014和1016的組合分別對應于圖1b的元件136、132、134和138。
差動差分放大器包括電流汲入1002，其被耦合至輸入晶體管1004、1006的差動對的源連接，所述晶體管的每個都具有被連接到相應(有源負載FET)晶體管1014、1016的漏極。以與圖6的NMOS器件602大體類似的方式，通過FET 1014和1016的電流由相應組的縮放PMOS晶體管1018、1020鏡像映射以提供經(jīng)縮放的差動(電流)輸出組。相應的開關1008、1010被提供給晶體管1004、1006，每個都對應于圖4的開關S3 316，并且被連接到電壓預置線1012(以預置電容器C1和C2的跨導放大器側板上的電壓)，在所說明的實施例中被連接到地。在圖10中，開關S1、S2、S1a、S2a、1008和1010由控制器或時鐘發(fā)生器(為簡便起見未在圖10中示出)以與參照圖3b和3d在以上所述的類似方式來控制。
在第一狀態(tài)或時鐘相位中，開關S1和S1a被閉合以將線302和402上的第一電壓輸入耦合到輸入采樣電容器C1和C2的一側，并且開關1008和1010被閉合以允許這些電容器的另一側通過共享電荷或通過使其板被連接到偏置或虛擬接地電壓而變成初始電壓。然后在隨后狀態(tài)或時鐘相位中，這些開關都被斷開并且開關S2和S2a被閉合以將第二輸入電壓施加給電容器C1和C2以將相關于每組的第一和第二輸入電壓之間的差的差動輸入電壓變化提供給跨導放大器的差動輸入。
在工作中，差動差分放大器1000的輸入級與圖54的差分放大器的輸入級相類似地工作。這樣，到差動跨導放大器的輸入A接收相關于Vin+和VrefM+之間的差的電壓的變化加上相關于線824a上的電壓和線822上的電壓之間的差的偏移(由電容器C2縮放)。類似地，輸入B接收相關于Vin-和VrefM-之間的差的電壓的變化加上相關于線824a’和822之間的電壓差的偏移(由電容器C2縮放)?？鐚Х糯笃魈峁┤Q于差動輸入節(jié)點A和B處的電壓之間的差的輸出電流并提供負載FET 1014和1016上的差動輸出(在其它實施例中其可以是單端輸出)，這些輸出電流分別由FET 1018和1020的組來鏡像映射。換句話說，節(jié)點A和B之一可被認為是正差動輸入而另一個被認為是負差動輸入，并且差動跨導放大器提供這樣的差動輸出，其包括具有基本上相同的振幅但相反的符號的輸出電流。
技術人員將認識到，關于圖10的電路的許多變化是可能的。例如，由晶體管1014、1018、1016、1020組成的電流鏡可被替換成與包括FET 702的圖7中所示類似的輸出級。
另外，或可替換地，元件1002、1004和1006可沿圖5中所示的線被復制，并且PMOS電流鏡可被減小數(shù)目或去除。被示出為連接到諸如地電壓的偏置電壓的開關1008和1010可被替換地連接到虛擬接地，例如晶體管1014和1016的相應柵(開關1008和1010然后被分離而不是被連接在一起)。技術人員將進一步認識到，公用基準電壓線822可以是任何方便的偏置電壓，并且在實施例中，該線可被允許漂移(即不連接到任何特定的偏置電壓)，在此情況下當開關S2a 410被閉合(即接通)時電容器C2 406將共享電荷。
對在插值ADC，如圖8的ADC 800中使用的跨導放大器的要求是相對適度的。轉換器的精度取決于具有最小輸入信號的兩個差分放大器的精度。對于圖8的實例，僅參與任何決策的放大器將最多具有大約+/-4/64輸入電壓，并且結果輸出僅需要被校正到比方說0.5LSB＝1/64。為此，在許多這樣的應用中，差分放大器不需要任何反饋，也不是它們必須是特別高增益或低偏移或者精確建立差分放大器。在該放大器的輸出僅必須建立成小電壓時，對于最關鍵的差分放大器的輸出，不可能發(fā)生建立時間問題，這是因為精度僅在閾點附近關鍵，在該閾點處，放大器僅看到小差動電壓。因此，差分放大器可以很小且簡單，并且跨導放大器僅需要包括單個長尾雙極或MOS對，如例如在圖1b中所示。盡管如此，差分放大器仍是設計的最敏感部分。
從ADC信號輸入線802到至比較器834的輸入的增益典型的具有Gm/Gout的量級，其中Gout是縮放電流輸出處的輸出阻抗(其由差動放大器輸入電容網(wǎng)絡處的電容性衰減而被減小)。這等效于常常被包括在常規(guī)ADC中的比較器之前的前置放大器，因此提供了足夠大的比較器過驅(qū)動以允許使用簡單的比較器體系結構，如簡單的差動鎖存器，而無需分離的前置放大級。
用于線824a-d的基準電壓可由電阻器串產(chǎn)生，并且優(yōu)選地這被設置成具有足夠低的阻抗從而能提供開關輸入采樣電容器(如圖8中的電容器828)所需的電流，而無需經(jīng)歷顯著的加載效應。進一步優(yōu)選的是第二級LSB過范圍準備足以克服MSB(快閃式ADC)比較器中的偏移誤差。
無疑技術人員將想到上述電路的許多有效變體。例如，圖3a的電路中的開關S3 316可被連接到基準電壓以設置電容器C1 306上的電荷而不是連接到跨導放大器312的輸出314，并且任選地，附加的開關可被插入在節(jié)點X 318和跨導放大器312的反相輸入之間(盡管這將有效地去除電路的自動調(diào)零(auto-zero)功能)。類似地，一般有可能將電流源換成汲入，并且反之亦然。將理解，本發(fā)明不局限于所述的實施例，并且包含對本領域技術人員顯而易見的修改在所附權利要求所限定的精神和范圍內(nèi)。
權利要求
1.一種差分放大器，其被配置成提供取決于第一輸入電壓和第二輸入電壓之間的差的輸出電流，該差分放大器包括輸入采樣電容器，其具有兩個導體；跨導放大器，其具有被耦合至所述輸入采樣電容器的第一導體的輸入和適合于產(chǎn)生所述輸出電流的電流輸出；以及輸入開關，用于選擇性地將所述輸入采樣電容器的第二導體耦合至所述差分放大器的第一輸入以便于接收所述第一輸入電壓，以及耦合至所述差分放大器的第二輸入以便于接收所述第二輸入電壓；所述差分放大器被配置成在第一狀態(tài)下將所述第二導體耦合至所述第一和第二輸入之一并將電壓施加給所述第一導體，并且在第二狀態(tài)下將所述第二導體耦合至所述第一和第二輸入的另一個以基于所述第一和第二輸入電壓之間的所述差來提供電壓變化給所述跨導放大器輸入。
2.如權利要求1所述的差分放大器，其中所述跨導放大器包括基本上線性的跨導放大器，從而使所述差分放大器輸出電流基本上線性地相關于第一和第二輸入電壓之間的差。
3.如權利要求1或2所述的差分放大器，其中所述跨導放大器包括差動跨導放大器并且在所述第一狀態(tài)下被施加給所述第一導體的所述電壓是虛擬接地電壓。
4.如權利要求1或2所述的差分放大器，其中所述跨導放大器包括具有兩個差動輸入的差動跨導放大器，并且其中所述差動輸入的第一個被耦合到所述第一導體而所述差動輸入的第二個被耦合到采樣電容器基準電壓，所述差動跨導放大器在所述差分放大器的所述第一狀態(tài)下被配置成使所述第一差動輸入具有與所述第二差動輸入基本上相同的電壓。
5.如權利要求4所述的差分放大器，進一步包括第二開關，用于在所述第一狀態(tài)下提供閉環(huán)電阻反饋通路給所述差動跨導放大器。
6.如權利要求4所述的差分放大器，進一步包括第二開關，其被配置成將所述第一導體可切換地耦合至所述跨導放大器輸出所驅(qū)動的點。
7.如權利要求3或4所述的差分放大器，包括多個差動跨導放大器，用于提供多個輸出電流，每個所述差動跨導放大器都具有被耦合到所述第一導體的一個差動輸入。
8.如任一前述權利要求所述的差分放大器，進一步包括第三和第四輸入，用于接收第三和第四輸入電壓；第二輸入采樣電容器，其具有兩個第二電容器導體；以及第二輸入開關；所述第二電容器導體的第一個被耦合至所述第一導體而所述第二電容器導體的第二個被耦合至所述第二輸入開關，所述第二輸入開關被配置成選擇性地將所述第二電容器的所述第二導體耦合至所述第三輸入和第四輸入，從而使所述輸出電流進一步取決于所述第三和第四輸入電壓之間的差。
9.如權利要求8所述的差分放大器，其中所述第一和第二電壓輸入之一包括第一基準電壓輸入并且所述第三和第四電壓輸入之一包括第二基準電壓輸入。
10.如權利要求1到9中任何一個所述的差分放大器，進一步包括電流鏡，其被耦合到所述跨導放大器的輸出以鏡像映射來自所述跨導放大器的輸出電流。
11.如權利要求10所述的差分放大器，其中所述電流鏡被配置成以基本上固定的相互比率提供所述差分放大器輸出電流的多個鏡像版本。
12.如權利要求1到9的任何一個所述的差分放大器，進一步包括多個輸出晶體管，用于分離來自所述跨導放大器的輸出電流以提供所述差分放大器輸出電流的多個版本。
13.如權利要求12所述的差分放大器，其中所述輸出晶體管具有公共偏置電壓。
14.如權利要求12或13所述的差分放大器，其中所述輸出晶體管被配置成使所述輸出電流的所述版本具有基本上固定的相互比率。
15.一種差動差分放大器，其包括其中每個都如權利要求1到14中的任何一個所述的一對差分放大器，用于處理所述第一和第二輸入電壓差動對并用于提供差動輸出。
16.如權利要求15所述的差動差分放大器，其中所述差分放大器對的每個差分放大器的跨導放大器是共享差動跨導放大器，從而所述差動差分放大器的差分放大器具有單個、公共的差動跨導放大器。
17.一種差動差分放大器，用于提供取決于差動輸入處的差動信號的輸出電流，所述差動輸入包括兩對信號輸入，所述差動信號包括兩個電壓差，第一個取決于所述信號輸入對的第一對上的第一和第二輸入電壓之間的差，第二個取決于所述信號輸入對的第二對上的第三和第四輸入電壓之間的差，所述差動差分放大器包括第一和第二輸入采樣電容器，每個都具有兩個導體，分別用于所述第一和第二對信號輸入；差動跨導放大器，其具有被耦合至所述第一和第二輸入采樣電容器的差動輸入以及用于產(chǎn)生所述輸出電流的輸出；一對輸入開關，每個用于一個所述信號輸入對，用于選擇性地將所述第一和第二輸入采樣電容器分別耦合至所述第一和第二輸入電壓之一和所述第三和第四輸入電壓之一；一對初始化開關，用于使被耦合至所述差動跨導放大器的所述第一和第二輸入采樣電容器的板處于初始電壓；以及控制器，用于控制所述輸入開關和所述初始化開關以將所述差動信號施加給所述差動跨導放大器。
18.如權利要求17所述的差動差分放大器，進一步包括第三和第四輸入采樣電容器，以及第二對輸入開關，用于選擇性地將所述第三和第四輸入采樣電容器耦合到包括第三和第四電壓差分輸入的第二差動輸入。
19.一種插值模擬數(shù)字轉換器，其結合了依照任何前述權利要求的差分放大器。
20.一種模擬數(shù)字轉換器，其包括至少一個跨導放大器，其被配置成在多個輸出處提供多個輸出電流；以及多個比較器，其被耦合至所述多個跨導放大器輸出用于提供數(shù)字輸出；至少一個開關輸入采樣電容器，其被耦合至所述跨導放大器的輸入；以及至少一個開關，其被配置成將所述輸入采樣電容器交替地耦合至第一基準電壓和用于轉換的模擬電壓。
21.如權利要求20所述的模擬數(shù)字轉換器，其包括第一和第二輸入采樣電容器，其每個都耦合至所述跨導放大器的輸入；以及第一和第二開關，所述第一開關被配置成將所述第一輸入采樣電容器交替地連接至所述第一基準電壓和所述用于轉換的模擬電壓，所述第二開關被配置成將所述第二輸入采樣電容器交替地連接至第二和第三基準電壓。
22.如權利要求21所述的模擬數(shù)字轉換器，其包括多個所述跨導放大器，其每個都具有相應的第一和第二輸入采樣電容器以及第一和第二開關。
23.如權利要求22所述的模擬數(shù)字轉換器，其中所述第二和第三基準電壓之一對所述多個跨導放大器是公共的，并且其中每個所述跨導放大器的其他所述第二和第三基準電壓被設置為階梯。
24.如權利要求23所述的模擬數(shù)字轉換器，其中所述跨導放大器的電流輸出被組合以提供多個電流信號用于所述多個比較器，所述電流信號在所述模擬電壓的基本上相等的增量處具有零交叉。
25.如權利要求20到24的任何一個所述的模擬數(shù)字轉換器，其中所述用于轉換的模擬電壓是差動電壓，并且其中所述模擬數(shù)字轉換器包括具有差動輸入對的所述跨導放大器的差動版本，每個輸入都具有所述輸入采樣電容器和所述開關，其用于將所述差動模擬電壓轉換成數(shù)字格式。
26.一種兩級模擬數(shù)字轉換器，其包括第一模擬數(shù)字轉換器，用于提供對模擬輸入信號的粗略近似，以及如權利要求20到25的任何一個所述的第二模擬數(shù)字轉換器，用于提供一個或多個最低有效數(shù)字輸出位用于所述兩級模擬數(shù)字轉換器，其中所述第一基準電壓包括所述粗略輸入信號近似。
27.一種使用一電路來產(chǎn)生基本上與第一和第二電壓之間的電壓差線性相關的電流的方法，所述電路包括開關、開關輸入電容器和基本上線性的跨導放大器，輸入電容器的第一板被耦合至跨導放大器的輸入，輸入電容器的第二板被可切換地耦合至第一和第二電壓，所述方法包括將輸入電容器的第二板耦合至第一電壓同時將第一板維持在基準電壓以對輸入電容器充電；然后將輸入電容器的第二板耦合至第二電壓并允許第一板的電勢改變一個相關于所述電壓差的量以使所述跨導放大器產(chǎn)生基本上與所述電壓差線性相關的輸出電流。
28.一種產(chǎn)生基本上與兩個電壓差線性相關的電流的方法，所述兩個電壓差是第一和第二電壓之間的第一電壓差和第三和第四電壓之間的第二電壓差，所述方法采用一電路，其包括第一和第二開關、第一和第二開關輸入電容器以及基本上線性的跨導放大器，第一輸入電容器的第一板和第二輸入電容器的第一板被耦合在一起并被耦合至跨導放大器的輸入，第一輸入電容器的第二板被耦合至第一開關用于可切換地耦合至第一和第二電壓，而第二輸入電容器的第二板被耦合至第二開關用于可切換地耦合至第三和第四電壓，所述方法包括將第一和第二輸入電容器的第二板分別耦合至第一和第三電壓同時將電容器的第一板維持在基準電壓，以對輸入電容器充電；然后將第一和第二輸入電容器的第二板分別耦合至第二和第四電壓并允許電容器的第一板上的電荷被共享以使第一板的電勢改變一個取決于所述第一和第二電壓差兩者的量以使所述跨導放大器產(chǎn)生基本上線性相關于兩個所述電壓差的輸出電流。
29.如權利要求28所述的方法，進一步包括通過對應地縮放所述第一和第二輸入電容器的電容來縮放第一和第二輸入電壓差。
30.一種操作兩級模擬數(shù)字轉換器的方法，該兩級模擬數(shù)字轉換器包括第一模擬數(shù)字轉換器，用于提供對模擬輸入信號的粗略近似，和第二模擬數(shù)字轉換器，其包括至少一個差分放大器，被配置成提供取決于第一輸入電壓和第二輸入電壓之間的差的輸出電流，所述差分放大器包括跨導放大器，用于提供所述輸出電流給比較器以便于提供數(shù)字輸出；至少一個開關輸入采樣電容器，其被耦合至所述跨導放大器的輸入；以及至少一個開關，其被配置成將所述輸入采樣電容器交替地耦合至所述第一和第二輸入電壓，所述方法包括控制所述開關以將所述輸入采樣電容器首先耦合至用于轉換的模擬電壓然后耦合至所述粗略輸入信號近似以提供基準電壓。
31.如權利要求30所述的方法，其中差分放大器輸出電流基本上線性相關于第一和第二輸入電壓之間的所述差。
32.如權利要求30或31所述的方法，其中所述第二模擬數(shù)字轉換器包括多個所述差分放大器，所述方法進一步包括確定用于與所述粗略輸入信號近似比較的多個基準電平以便于由所述第二模擬數(shù)字轉換器使用。
33.一種差分放大器，其被配置成依照權利要求27、28或29來工作。
34.一種模擬數(shù)字轉換器，其被配置成依照權利要求30到32中的任何一個來工作。
全文摘要
本發(fā)明涉及跨導放大器，其中輸出電流相關于兩個輸入電壓之間的差，并涉及這種跨導放大器在模擬數(shù)字轉換器中的應用。差分放大器(300)被配置成提供相關于第一輸入電壓(302)和第二輸入電壓(304)之間的差的輸出電流。所述差分放大器包括輸入采樣電容器(318)，其被耦合至所述輸入采樣電容器的第一導體；用于產(chǎn)生所述輸出電流的電流輸出(314)；以及輸入開關(308、310)，用于選擇性地將所述輸入采樣電容器的第二導體耦合至所述差分放大器的第一輸入以便于接收所述第一輸入電壓以及耦合至所述差分放大器的第二輸入以便于接收所述第二輸入電壓。所述差分放大器被配置成在第一狀態(tài)下將所述第二導體耦合至所述第一和第二輸入之一并將一電壓施加給所述第一導體，并且在第二狀態(tài)下將所述第二導體耦合至所述第一和第二輸入的另一個以根據(jù)所述第一和第二輸入電壓之間的所述差將一電壓變化提供給所述跨導放大器輸入。
文檔編號H03M1/16GK1682437SQ03821345
公開日2005年10月12日 申請日期2003年9月10日 優(yōu)先權日2002年9月10日
發(fā)明者愛德華·梅杰·格蘭維爾 申請人:沃福森微電子股份有限公司