專(zhuān)利名稱(chēng)：集成電路中的高頻放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及作為硅集成電路制成的放大器，通過(guò)利用至少20到30dB的增益和足夠的效率(如，大于30％)來(lái)放大輸入信號(hào)，該放大器能夠在大約1GHZ或更高頻率上提供幾百毫瓦量級(jí)的功率電平。
背景技術(shù)：
該放大器主要用于低功率射頻傳輸，低功率射頻傳輸使用盡可能便宜的超小型電路。為了使該放大器的尺寸最小，使用與很小數(shù)目的外部元件相連的單集成電路來(lái)制造放大器比較可取。實(shí)際上，外部元件的存在是一個(gè)成本因素，不僅因?yàn)橥獠吭旧淼某杀炯捌浒惭b成本，而且主要是因?yàn)榧呻娐飞媳仨毺峁└郊右€，以單獨(dú)將外部元件與放大器內(nèi)的端點(diǎn)相連。
工作于射頻的放大器一般需要多個(gè)放大級(jí)，以及通常各級(jí)之間的阻抗匹配電感和電容。在所考慮的射頻(從大概1GHZ到幾GHZ)上，這些電感和電容太大，而不能合并到硅集成電路芯片中。因此，通常有必要提供帶有專(zhuān)用引線的集成電路，該專(zhuān)用引線連接用于各級(jí)間阻抗匹配的外部的電容和電感。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是提出一種射頻放大電路，該射頻放大電路不需要各放大級(jí)間的阻抗匹配電容或電感。
為此，提出了一種集成電路，其包括一個(gè)放大器，該放大器的末級(jí)包括兩個(gè)以差分模式接收待放大信號(hào)的信號(hào)放大輸入端E和E′，；和四個(gè)相同傳導(dǎo)類(lèi)型的主晶體管，其中每個(gè)都具有一個(gè)基極、一個(gè)發(fā)射極和一個(gè)集電極，該四個(gè)主晶體管包括以共發(fā)射極配置的方式安裝的第一個(gè)晶體管或輸出晶體管，其集電極與該集成電路的一個(gè)輸出端口相連；以電壓跟隨配置的方式安裝在端點(diǎn)E和輸出晶體管間的第二晶體管；以共發(fā)射極配置的方式安裝的第三晶體管，其集電極與輸出晶體管的基極相連；以電壓跟隨配置的方式安裝的第四晶體管，其基極與端點(diǎn)E′相連，且其發(fā)射極與第三晶體管的基極相連，該集成電路還包括一個(gè)與第一晶體管的基極相連的第一電流源和與第三晶體管的基極相連的第二電流源。
在輸出晶體管的上行線路不采用阻抗匹配電感和電容，而使用一個(gè)具有兩個(gè)相同極性的晶體管(第二和第三晶體管)的以推挽級(jí)方式工作的電路。
如果上述晶體管是雙極晶體管，則本發(fā)明的應(yīng)用更具有優(yōu)勢(shì)。但是，也可以考慮采用MOS場(chǎng)效應(yīng)晶體管的實(shí)現(xiàn)，并且在這種情況下，為了通過(guò)使用雙極晶體管的簡(jiǎn)單詞匯給出本發(fā)明的一個(gè)通用定義，可以認(rèn)為術(shù)語(yǔ)基極、發(fā)射極和集電極分別對(duì)應(yīng)于MOS晶體管的柵極、源極和漏極。
優(yōu)選地，第一晶體管的尺寸是第三晶體管尺寸的N倍，第二晶體管尺寸同樣是第四晶體管尺寸的N倍，第一電流源和第二電流源提供相同比率N的電流。
優(yōu)選地，提供一個(gè)第五晶體管，其基極由一個(gè)固定電壓來(lái)偏置，其發(fā)射極經(jīng)由一個(gè)電阻與地相連，其集電極與第三晶體管的基極和第四個(gè)晶體管的發(fā)射級(jí)相連。第五晶體管的尺寸優(yōu)選為第三個(gè)晶體管尺寸的N分之一。比率N要選擇為比較高，比如8或16，以按照相同的比率減少第二、第三、第四和第五晶體管的尺寸以及它們的靜電流，第一晶體管的尺寸由所需的輸出電流決定，進(jìn)而由所需的輸出功率來(lái)決定。
更優(yōu)選地，根據(jù)本發(fā)明的放大器包括兩個(gè)相同的半級(jí)放大器，該半級(jí)放大器由相同但反相的差分輸入電壓控制。該集成電路具有兩個(gè)輸出端，每個(gè)輸出端以反相方式提供所需輸出功率的一半?？梢栽诩呻娐吠獠坑靡粋€(gè)耦合電路來(lái)合并這些輸出，該耦合電路將這兩個(gè)輸出端提供的電流轉(zhuǎn)換成同相(in phase)，并且必要時(shí)匹配其阻抗，然后將它們進(jìn)行合并。
根據(jù)本發(fā)明的集成電路可以包括除輸出放大器之外的其它元件。在具體應(yīng)用中，該集成電路是一個(gè)頻率合成器，該頻率合成器包括一個(gè)頻率受控的振蕩器和放大器。該頻率合成器產(chǎn)生一個(gè)所需的射頻頻率，將其放大，然后以幾百毫瓦的功率電平將其提供給輸出端。
附圖簡(jiǎn)述在讀完下面結(jié)合附圖作出的詳細(xì)描述后，本發(fā)明的其它特征和優(yōu)點(diǎn)將變得明顯，其中

圖1是根據(jù)本發(fā)明的放大器的示意圖；圖2示出了通過(guò)連接兩個(gè)反相工作的放大級(jí)而產(chǎn)生的放大器，該兩個(gè)放大級(jí)的輸出端通過(guò)一個(gè)混合耦合器耦合。
最佳實(shí)施方式圖1示出了按照本發(fā)明的放大器的末級(jí)。放大器的各前級(jí)，如果有，由于不會(huì)產(chǎn)生特別的問(wèn)題，因此不進(jìn)行描述。它們?cè)谀┘?jí)的兩個(gè)輸入端E和E′之間為末級(jí)提供待放大的差分信號(hào)。
輸入端E和E′的電壓在共模電壓Vmc附近反相變化，該共模電壓由末級(jí)之前的那級(jí)的輸出偏置來(lái)定義。
放大器的末級(jí)主要包括四個(gè)晶體管Q1到Q4，其連接和功能已經(jīng)進(jìn)行了描述。優(yōu)選地，放大器的末級(jí)還包括一個(gè)第五輔助晶體管Q5。
這里描述的優(yōu)選實(shí)施例中，所使用的集成電路技術(shù)是混合雙極CMOS技術(shù)(BiCMOS技術(shù))。在這種情況下，五個(gè)晶體管Q1到Q5是雙極晶體管。只有在其中所使用的技術(shù)是純MOS或CMOS的情況下，這五個(gè)晶體管才有必要是場(chǎng)效應(yīng)晶體管。
第一晶體管Q1是放大器的輸出晶體管。其集電極與集成電路的輸出引線S相連。該晶體管以共發(fā)射極配置的方式(通過(guò)基極控制，發(fā)射級(jí)經(jīng)由電阻R1與電路的地M相連，在集電極上輸出)安裝。
由第二晶體管Q2的發(fā)射極和第三晶體管Q3的集電極同時(shí)控制晶體管Q1的基極。當(dāng)E的輸入電壓增加而E′的電壓下降時(shí)，第二晶體管Q2將一個(gè)增加的輸入電流提供給輸出晶體管Q1的基極。否則，換言之，當(dāng)E的輸入電壓下降而E′點(diǎn)的電壓增加時(shí)，第三晶體管Q3從輸出晶體管Q1的基極獲取一個(gè)增加的電流。
第二晶體管Q2的基極直接與輸入端E相連。晶體管Q2以跟隨配置的方式(從基極輸入，從發(fā)射極輸出，集電極優(yōu)選直接與一個(gè)正電源Vcc相連)安裝。其發(fā)射極直接與輸出晶體管Q1的基極相連。
第三晶體管Q3以共發(fā)射極配置的方式(通過(guò)基極控制，發(fā)射極通過(guò)電阻R3與地M相連，集電極的輸出與輸出晶體管Q1的基極相連)安裝。該第三晶體管的基極與第四晶體管Q4的發(fā)射極相連，并由后者控制。
第四晶體管Q4以跟隨配置的方式(從基極輸入，從發(fā)射極輸出，集電極與電源Vcc相連)安裝。其基極與輸入端E′相連。其發(fā)射極與第三晶體管Q3的基極相連。
為了使晶體管Q2和Q4正確地工作，在電壓跟隨配置方式，晶體管Q2和Q4的發(fā)射極將優(yōu)選分別通過(guò)各自恒定的電流源與地M相連。每個(gè)電流源優(yōu)選分別包括一個(gè)MOS晶體管。對(duì)于晶體管Q2，其電流源是一個(gè)MOS晶體管M2，該MOS管M2連接在晶體管Q2的發(fā)射極和地M之間，并提供電流I2；該晶體管M2的基極由一個(gè)恒定的電壓Vgn控制；對(duì)于晶體管Q4，其電流源是一個(gè)MOS晶體管M4，該MOS管M4連接在晶體管Q4的發(fā)射極和地M之間，并提供電流I4；晶體管M4的基極也是由與晶體管M2相同的電壓Vgn控制。晶體管M2與M4同位相似(homothetic)，這樣，電流I2與I4的比率就和晶體管M2與M4的尺寸的比率相同。晶體管M2和M4也可以是雙極晶體管。
該集成電路根據(jù)下面闡述的方式工作。
對(duì)于待放大的差分信號(hào)的正半周期(采用如下的正信號(hào)參考相對(duì)于共模電位Vmc，輸入端E為高電壓，輸入端E′為低電壓)，輸出晶體管Q1趨于經(jīng)由跟隨晶體管Q2導(dǎo)電。同時(shí)，晶體管Q4趨于截止，晶體管Q3中的電流下降，因此不阻止輸出晶體管導(dǎo)電性的增加。
在待放大信號(hào)的負(fù)半周期，情況有所不同。當(dāng)E的電壓下降，E′的電壓上升時(shí)，輸出晶體管Q1的基極電流趨于降低且晶體管Q1的集電極電流也降低。晶體管Q1的輸入電容比較高，并趨于阻止Q1基極電流的下降。但是，晶體管Q3正因?yàn)榫w管Q4對(duì)它的控制而有更好的導(dǎo)電性，Q3的出現(xiàn)有助于減少晶體管Q1的基極電流。
端點(diǎn)E和E′電壓隨其變化的共模電壓Vmc(相對(duì)于地M計(jì)算)大約是晶體管的基極一集電極壓差的兩倍(比如1.3伏)。
輸出晶體管Q1的尺寸足夠讓所有需要的輸出電流通過(guò)，例如，幾百毫安的電流。因?yàn)樗鼈儽仨殏鲗?dǎo)的電流是近似于控制Q1基極所需的電流，所以晶體管Q2和Q3更小。晶體管Q1和晶體管Q3的尺寸的比率優(yōu)選為小于晶體管Q1的電流增益的平方根。
按照晶體管Q2控制晶體管Q1的相同方式，晶體管Q4控制晶體管Q3按照晶體管Q1以共發(fā)射極配置的方式安裝，并由以跟隨配置的方式安裝的晶體管Q2控制的相同方式，晶體管Q3以共發(fā)射極配置的方式安裝，并由以跟隨配置的方式安裝的晶體管Q4控制，。晶體管Q2的尺寸與晶體管Q4的尺寸的比率在理論上等于晶體管Q1的尺寸和晶體管Q3的尺寸的比率N，以產(chǎn)生同位相似電流。電流I2和I4的比率同樣是N，且晶體管M2的尺寸和晶體管M4的尺寸的比率也是一樣的，這些晶體管由同一個(gè)電壓Vgn控制它們的柵極。
從端點(diǎn)E來(lái)看的輸入阻抗(從Q2的基極輸入)沒(méi)有事先就與從端點(diǎn)E′來(lái)看的輸入阻抗(從Q4的基極輸入)相同，因?yàn)榫w管Q4事先僅由晶體管Q3和電流源I4充電，而在相同時(shí)刻，晶體管Q2由晶體管Q1、電流源I2和晶體管Q3充電。這就是為什么需要優(yōu)選添加一個(gè)輔助晶體管Q5，其按照晶體管Q3相對(duì)于Q2放置的相同方式來(lái)相對(duì)于晶體管Q4進(jìn)行放置。晶體管Q5的發(fā)射極經(jīng)由一個(gè)發(fā)射極電阻R5充電，其集電極與晶體管Q4的發(fā)射極相連，晶體管Q5的基極由一個(gè)與晶體管Q1基極上的平均電壓值相等的恒定電壓V′mc控制。
晶體管Q5的尺寸為晶體管Q3的尺寸的N分之一，晶體管Q3本身的尺寸為晶體管Q1的尺寸的N分之一。發(fā)射極電阻R5是電阻R3的N倍，而電阻R3本身是電阻R1的N倍。
結(jié)果是，晶體管Q5為晶體管Q1的N×N分之一。給定晶體管Q1尺寸后，選擇比率N使得晶體管Q5不小于技術(shù)所允許的尺寸。例如，對(duì)于一個(gè)其輸出晶體管要提供300毫安電流的放大器，比率N＝8或N＝16是理想的。正如前所述，假設(shè)輸出晶體管Q1的電流增益至少等于N2，換言之，至少等于64或256，這才不會(huì)引發(fā)任何特別的問(wèn)題。
賦予晶體管Q5合適的大小，電流密度在結(jié)構(gòu)上是均勻的，因此相對(duì)于技術(shù)參數(shù)的變化，可以保證操作的極佳獨(dú)立性。
實(shí)際上，晶體管尺寸和輔助晶體管的選擇確保晶體管的偏置點(diǎn)相同，且確保在兩個(gè)同位相似的晶體管上的相同基極一發(fā)射極電壓變化將以晶體管尺寸的比率產(chǎn)生同位相似的電流變化。但是，晶體管電容也開(kāi)始在高頻起作用?，F(xiàn)在端點(diǎn)E和E′的輸入電流不同且從輸入端點(diǎn)來(lái)看的電容也不相同。大晶體管的電容比小晶體管的電容大，使得從輸入端E來(lái)看的電容遠(yuǎn)大于從輸入端E′來(lái)看的電容(比率為N)。
現(xiàn)在放大級(jí)的正確操作是在理論上預(yù)先假設(shè)端點(diǎn)E和E′的信號(hào)是真正反相的，否則，放大器的效率會(huì)大大下降(僅幾度的相移會(huì)導(dǎo)致幾個(gè)效率百分點(diǎn)損失)；但是，假如位于輸入端E和E′的上行線路的放大級(jí)的輸出電容不是非常小，則不同輸入電容的存在趨于阻止精確的反相。
因此，需要努力解決這個(gè)問(wèn)題，而不要求輸入端E和E′上行線路的輸出阻抗非常低。為此，放大級(jí)分為第一半級(jí)A1和第二半級(jí)A2，它們接收相同的但相互交叉(crossed over)的輸入，以產(chǎn)生嚴(yán)格反相效果。因此，輸入信號(hào)中的一個(gè)將被同時(shí)加到第一半級(jí)A1的晶體管Q2上和第二半級(jí)A2的晶體管Q4上，同時(shí)將另一輸入信號(hào)，以與第一個(gè)信號(hào)反相的方式，加到第一半級(jí)A1的晶體管Q4上和第二半級(jí)A2的晶體管Q2上。由于輸入交叉而反相，，該兩個(gè)放大器的輸出在合并(以電流方式)之前要重新調(diào)整相位，以形成一個(gè)單放大器輸出。采用這種包括兩個(gè)對(duì)稱(chēng)的半級(jí)的結(jié)構(gòu)，就解決了輸入電容不平衡的問(wèn)題，因?yàn)楝F(xiàn)在輸入端E或E′都能并行地看到一個(gè)半級(jí)的大晶體管(Q2)和另一個(gè)半級(jí)的小晶體管(Q4)。
對(duì)于預(yù)定的最終輸出電流，并且因此對(duì)于預(yù)定的放大器功率，半級(jí)A1和A2采用的晶體管比只有一個(gè)放大級(jí)時(shí)采用的小一半。
圖2是適當(dāng)?shù)夭鸱值姆糯笃鞯慕Y(jié)構(gòu)。在所示實(shí)施例中，假設(shè)存在有一個(gè)公共前置放大級(jí)PA，用于接收待放大的差分輸入信號(hào)。在兩個(gè)輸入端In和In′之間施加該輸入信號(hào)。該前置放大器利用共模電壓Vmc為兩個(gè)端點(diǎn)E和E′提供差分輸出，該共模電壓可以由前置放大器的輸出晶體管的偏置來(lái)調(diào)整。主放大級(jí)包括兩個(gè)相同的半級(jí)放大器A1和A2，每一個(gè)的構(gòu)成如圖1所示。假設(shè)這兩個(gè)放大級(jí)中的每個(gè)都有一個(gè)用正號(hào)+表示的第一非倒置輸入端和一個(gè)用負(fù)號(hào)一表示的第二輸入端。例如，+輸入端對(duì)應(yīng)于晶體管Q2的基極，而一輸入端對(duì)應(yīng)于晶體管Q4的基極。
兩個(gè)半級(jí)放大器的輸入端交叉，換言之，端點(diǎn)E連接放大級(jí)A1的+輸入端和放大級(jí)A2的一輸入端，相反，端點(diǎn)E′連接放大級(jí)A1的一輸入端和放大級(jí)A2的+輸入端。
放大級(jí)A1有一個(gè)輸出端S1，其是集成電路的外部引線。放大級(jí)A2有一個(gè)相似的輸出端S2，其是集成電路的另一外部引線。該集成電路包括兩個(gè)放大級(jí)A1和A2、前置放大器PA和其它沒(méi)有示出的相關(guān)元件。輸出端S1和S2提供反相電流。重新調(diào)整相位之后，在集成電路的外部合成這些電流。
可以利用不同的裝置來(lái)實(shí)現(xiàn)相位重新調(diào)整和合成帶有適當(dāng)?shù)亩ㄏ蚓€圈(在低頻段)的變壓器，或者混合耦合器(在高頻段)，或者甚至電磁耦合線(在超高頻段)。在放大級(jí)A1或A2的輸出晶體管正好工作在其輸出阻抗不等于負(fù)載的阻抗的情況下，這些元件同時(shí)提供了匹配阻抗，使得本放大器的輸出阻抗和所驅(qū)動(dòng)的負(fù)載阻抗匹配。
圖2示出了具有電感和電容的混合耦合器CH，它的兩個(gè)輸入端與輸出引線S1和S2相連，它的輸出端由OUT引線和地形成。相位重新調(diào)整后，OUT提供放大器A1和A2的的輸出電流之和。
在低功率射頻傳輸應(yīng)用中，輸出端OUT可以直接與射頻天線相連。負(fù)載可以是50歐姆，頻率可以等于或大于917MHZ，如果集成電路采用硅BiCMOS技術(shù)制造，電源可以是2.4到3伏。
應(yīng)該注意的是，利用具有兩個(gè)反相輸出電流的結(jié)構(gòu)，該放大器能夠比單輸出結(jié)構(gòu)放大器發(fā)射出一個(gè)更低水平的輻射干擾。實(shí)際上，這些反相的半電流趨于抵消它們自己的輻射。
另外，根據(jù)本發(fā)明的放大器電路可以提供與電源電壓Vcc變化相對(duì)獨(dú)立的功率電平，這對(duì)于電池供電的應(yīng)用很有利，因?yàn)楫?dāng)放大器工作在最大功率時(shí)，電源電壓會(huì)下降(由于電池的內(nèi)部電阻)。
集成電路中沒(méi)有調(diào)諧元件，使得放大器能夠在一個(gè)寬頻段內(nèi)工作。只有外部元件(例如，混合耦合器)要根據(jù)所需工作頻率來(lái)確定。
為了在一個(gè)與溫度和技術(shù)變化無(wú)關(guān)的共模電壓Vmc上對(duì)半級(jí)放大器A1和A2的輸入進(jìn)行偏置，可以采用一個(gè)輔助電路，該輔助電路作用于前置放大器PA的輸出偏置。為此，同樣的集成電路能并入一個(gè)輔助放大器，該輔助放大器等同于放大級(jí)A1和A2，但具有更小的尺寸(所有晶體管同位相似于A1和A2的晶體管)。該輔助放大器的輸入端有一個(gè)共模電壓Vmc(輔助放大器的輸入端沒(méi)有差分信號(hào))，其用來(lái)偏置前置放大器的輸出。盡管溫度、電源電壓和技術(shù)變化，可以通過(guò)使輔助放大器中的靜電流達(dá)到初步穩(wěn)定的方式來(lái)控制共模電壓Vmc。通過(guò)作用于電壓Vmc而為輔助放大器獲得的靜電流穩(wěn)定性，將在放大器A1和A2的靜電流中產(chǎn)生相似的穩(wěn)定性，該放大器A1和A2通過(guò)相同的共模電壓Vmc偏置。
假若在電源Vcc和地之間有少量以串連方式連接的接合點(diǎn)，則集成電路甚至能使用低至2.2伏的電源電壓進(jìn)行工作。
按照本發(fā)明的包含放大器的集成電路可以有，或者也可以沒(méi)有用于待放大信號(hào)的外部輸入端。如果集成電路有信號(hào)放大功能，則有外部輸入端；如果集成電路沒(méi)有信號(hào)放大功能，則沒(méi)有外部輸入端。比如，具有在同樣的集成電路芯片上形成的振蕩器所提供的輸入端的頻率合成器。
權(quán)利要求
1.一種集成電路，包括一個(gè)放大器，該放大器的末級(jí)包括兩個(gè)以差分模式接收待放大信號(hào)的信號(hào)放大輸入端E和E′；和四個(gè)相同傳導(dǎo)類(lèi)型的主晶體管，每個(gè)主晶體管有一個(gè)基極、一個(gè)發(fā)射極和一個(gè)集電極，其中該四個(gè)主晶體管包括一個(gè)以共發(fā)射極配置的方式安裝的第一晶體管或輸出晶體管(Q1)，其集電極與該集成電路的一個(gè)輸出端(S)相連，一個(gè)以電壓跟隨配置的方式安裝在端點(diǎn)E和輸出晶體管(Q1)的基極之間的第二晶體管(Q2)，一個(gè)以共發(fā)射極配置的方式安裝的第三晶體管(Q3)，其集電極與輸出晶體管(Q1)的基極相連，一個(gè)以電壓跟隨配置的方式安裝的第四晶體管(Q4)，其基極與端點(diǎn)E′相連，其發(fā)射極與第三晶體管(Q3)的基極相連，該集成電路還包括與第一晶體管(Q1)的基極相連的第一電流源(M2)以及與第三晶體管(Q3)的基極相連的第二電流源(M4)。
2.如權(quán)利要求1所述的集成電路，特征在于，所述四個(gè)晶體管都是雙極晶體管。
3.如權(quán)利要求1或2所述的集成電路，特征在于，所述輸出晶體管(Q1)的尺寸是所述第三晶體管(Q3)的尺寸的N倍。
4.如權(quán)利要求3所述的集成電路，特征在于，所述第二晶體管(Q2)的尺寸與所述第四晶體管(Q4)的尺寸的比率同樣是N。
5.如權(quán)利要求4所述的集成電路，特征在于，所述第一電流源和所述第二電流源提供相同比率N的電流。
6.如權(quán)利要求3到5中任一個(gè)權(quán)利要求所述的集成電路，特征在于，在所述輸出晶體管(Q1)的發(fā)射極和地(M)之間安裝一個(gè)發(fā)射極電阻(R1)，以及在所述第三晶體管的發(fā)射極和所述地(M)之間安裝一個(gè)發(fā)射極電阻(R3)，所述輸出晶體管的發(fā)射極電阻(R1)是所述第三晶體管的發(fā)射極電阻(R3)的N分之一。
7.如權(quán)利要求1到5中任一個(gè)權(quán)利要求所述的集成電路，特征在于，包括一個(gè)第五晶體管(Q5)，其基極由一個(gè)固定電壓(Vmc)偏置，其發(fā)射極經(jīng)由一個(gè)發(fā)射極電阻(R5)與地相連，且其集電極與所述第三晶體管(Q3)的基極相連。
8.如權(quán)利要求7中所述的集成電路，特征在于，所述第五晶體管(Q5)的尺寸比所述第三晶體管(Q3)的尺寸小，它們之間的比率與所述第一和所述第三晶體管的尺寸的比率相同。
9.一種集成電路，特征在于，包括兩個(gè)如權(quán)利要求1到8中任一個(gè)權(quán)利要求所述的半級(jí)放大器(A1，A2)，該半級(jí)放大器接收相同但反相的輸入信號(hào)，且具有兩個(gè)由一個(gè)耦合電路(CH)連接的輸出端，該耦合電路設(shè)計(jì)用于合并該半級(jí)放大器的經(jīng)過(guò)相位重新調(diào)整的輸出電流。
10.如權(quán)利要求9中所述的集成電路，特征在于，所述半級(jí)放大器的輸出是所述集成電路的輸出，且所述耦合電路(CH)位于所述集成電路的外部。
全文摘要
本發(fā)明涉及一個(gè)集成電路放大器，該放大器被設(shè)計(jì)為在1到幾GHz頻段內(nèi)提供幾百毫瓦功率的放大信號(hào)。該放大器的末級(jí)包括兩個(gè)以差分模式接收待放大信號(hào)的信號(hào)放大輸入端(E和E′)和四個(gè)具有相同傳導(dǎo)類(lèi)型的主晶體管，每個(gè)主晶體管有一個(gè)基極、一個(gè)發(fā)射極和一個(gè)集電極，該四個(gè)主晶體管包括一個(gè)以共發(fā)射極配置的方式安裝的第一晶體管或輸出晶體管(Q1)，其集電極與集成電路的輸出端S相連，以電壓跟隨配置的方式安裝在端點(diǎn)E和輸出晶體管(Q1)基極之間的第二個(gè)晶體管(Q2)，以共發(fā)射極配置的方式安裝的第三晶體管(Q3)，其集電極與輸出晶體管(Q1)的基極相連，以電壓跟隨配置的方式安裝的晶體管(Q4)，其基極與端點(diǎn)E′相連，其發(fā)射極與第三晶體管(Q3)的基極相連，該集成電路還包括與第一晶體管(Q1)的基極相連的第一電流源(M2)和與第三晶體管(Q3)的基極相連的第二電流源(M4)。
文檔編號(hào)H03F3/30GK1864323SQ03811971
公開(kāi)日2006年11月15日 申請(qǐng)日期2003年5月16日 優(yōu)先權(quán)日2002年5月31日
發(fā)明者讓-弗朗索瓦·德布魯 申請(qǐng)人:Atmel格勒諾布爾公司