專利名稱：一種對振蕩頻率源進行溫度補償和頻率校正的電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種對頻率振蕩源進行溫度補償和頻率校正的電路結(jié)構(gòu)。
背景技術(shù)：
使用微控制器對振蕩頻率源進行溫度補償和頻率校正一般都是根據(jù)振蕩頻率源的溫度變化，由微控制器以各種各樣的方式輸出一個相應(yīng)的模擬電壓來控制壓控振蕩器的輸出頻率，從而達到頻率補償?shù)男Ч５窃谑褂媚M控制時，部件的模擬參數(shù)對輸出頻率的頻率特性會產(chǎn)生影響，從而影響器件品質(zhì)，使產(chǎn)品的成品率下降。
實用新型內(nèi)容本實用新型所要解決的問題是提供一種對振蕩頻率源進行溫度補償和頻率校正的電路結(jié)構(gòu)，該電路結(jié)構(gòu)，對頻率輸出采取了純數(shù)字的控制，可避免在使用模擬控制時部件的模擬參數(shù)對輸出頻率的頻率特性的影響，減少影響器件品質(zhì)的因素，從而提高產(chǎn)品的成品率。
本實用新型還提供的技術(shù)方案是一種對振蕩頻率源進行溫度補償和頻率校正的電路結(jié)構(gòu)，包括時鐘發(fā)生電路、中央處理單元(CPU)、程序存儲器、數(shù)據(jù)存儲器(RAM)、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器、多字節(jié)的頻率寄存器、相位累加器、正弦波形存儲器和數(shù)模轉(zhuǎn)換器。被校正的振蕩頻率源與時鐘發(fā)生電路的時鐘輸入端相連；時鐘發(fā)生電路的輸出端與中央處理單元(CPU)、程序存儲器、數(shù)據(jù)存儲器(RAM)、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器和多字節(jié)的頻率寄存器的時鐘輸入端相連，向它們提供操作時鐘；被補償?shù)恼袷庮l率源直接與相位累加器和正弦波形存儲器的時鐘輸入端相連，向它們提供操作時鐘；中央處理單元(CPU)通過地址、數(shù)據(jù)和控制總線與時鐘發(fā)生電路、程序存儲器、數(shù)據(jù)存儲器(RAM)、補償數(shù)據(jù)存儲器及多字節(jié)的頻率緩存器相連，中央處理單元(CPU)可直接或間接地對它們進行尋址和讀寫操作；多字節(jié)的頻率緩存器具有多字節(jié)的數(shù)據(jù)輸出端和指示中央處理單元對多字節(jié)的頻率緩存器的所有字節(jié)的寫入操作已完成的標(biāo)志位輸出端；多字節(jié)的頻率緩存器的數(shù)據(jù)輸出端連接到多字節(jié)的頻率寄存器的數(shù)據(jù)輸入端；多字節(jié)的頻率緩存器的標(biāo)志位連接到多字節(jié)的頻率寄存器的寫入控制端；多字節(jié)的頻率寄存器的數(shù)據(jù)輸出端連接到相位累加器的一個數(shù)據(jù)輸入端；相位累加器的數(shù)據(jù)輸出端連接到相位累加器的另一個數(shù)據(jù)輸入端；相位累加器的數(shù)據(jù)輸出的高端數(shù)據(jù)線連接到正弦波形存儲器的地址線；正弦波形存儲器中存儲了正弦波形的采樣值，正弦波形存儲器的數(shù)據(jù)輸出端連接到數(shù)模轉(zhuǎn)換器的數(shù)據(jù)輸入端；數(shù)模轉(zhuǎn)換器輸出相應(yīng)的模擬電壓量；地址、數(shù)據(jù)和控制總線連接到電路結(jié)構(gòu)外部。
上述的電路結(jié)構(gòu)還可使用硬件加法器，設(shè)有多字節(jié)的偏移頻率緩存器、多字節(jié)的偏移頻率寄存器和加法器。中央處理單元(CPU)通過地址、數(shù)據(jù)和控制總線與多字節(jié)的偏移頻率緩存器相連；多字節(jié)的偏移頻率緩存器具有多字節(jié)的數(shù)據(jù)輸出端和指示中央處理單元對多字節(jié)的偏移頻率緩存器的所有字節(jié)的寫入操作已完成的標(biāo)志位輸出端；多字節(jié)的偏移頻率緩存器的數(shù)據(jù)輸出端連接到多字節(jié)的偏移頻率寄存器的數(shù)據(jù)輸入端；多字節(jié)的偏移頻率緩存器的標(biāo)志位連接到多字節(jié)的偏移頻率寄存器的寫入控制端；多字節(jié)的偏移頻率寄存器的輸出端連接到加法器的一個數(shù)據(jù)輸入端；多字節(jié)的頻率寄存器的輸出端連接到加法器的另一個數(shù)據(jù)輸入端；加法器的數(shù)據(jù)輸出端連接到相位累加器的一個數(shù)據(jù)輸入端。
本實用新型具有補償精度高，頻率校正速度快的優(yōu)點，而且頻率改變時相位連續(xù)，頻率特性只與數(shù)字參數(shù)有關(guān)。本實用新型對頻率輸出采取了純數(shù)字的控制，避免了在使用模擬控制時部件參數(shù)對輸出頻率的影響，減少了影響器件品質(zhì)的因素，從而提高了產(chǎn)品的成品率。同時，可以在不改變內(nèi)部硬件的情況下，可由軟件高精度地設(shè)置不同的輸出頻率，這使得在生產(chǎn)不同型號的產(chǎn)品時不須改變硬件，大大地簡化了生產(chǎn)流程，增加了產(chǎn)品的靈活性。而且，本實用新型所涉及的器件可完成自我校正，適于大批量生產(chǎn)。


圖1為本實用新型的電路結(jié)構(gòu)框圖；圖2為本實用新型使用硬件加法器的電路結(jié)構(gòu)框圖；圖3為本實用新型使用分立元件來實現(xiàn)的電路結(jié)構(gòu)框圖。
具體實施方式
參見圖1，實現(xiàn)本實用新型的電路結(jié)構(gòu)包括時鐘發(fā)生電路、中央處理單元(CPU)、程序存儲器、數(shù)據(jù)存儲器(RAM)、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器、多字節(jié)的頻率寄存器、相位累加器、正弦波形存儲器和數(shù)模轉(zhuǎn)換器。被校正的振蕩頻率源與時鐘發(fā)生電路的時鐘輸入端相連；時鐘發(fā)生電路的輸出端與中央處理單元(CPU)、程序存儲器、數(shù)據(jù)存儲器(RAM)、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器和多字節(jié)的頻率寄存器的時鐘輸入端相連，向它們提供操作時鐘；被補償?shù)恼袷庮l率源直接與相位累加器和正弦波形存儲器的時鐘輸入端相連，向它們提供操作時鐘；中央處理單元(CPU)通過地址、數(shù)據(jù)和控制總線與時鐘發(fā)生電路、程序存儲器、數(shù)據(jù)存儲器(RAM)、補償數(shù)據(jù)存儲器及多字節(jié)的頻率緩存器相連，中央處理單元(CPU)可直接或間接地對它們進行尋址和讀寫操作；多字節(jié)的頻率緩存器輸出多字節(jié)的數(shù)據(jù)和一個標(biāo)志位，該標(biāo)志位指示中央處理單元(CPU)對多字節(jié)的頻率緩存器的所有字節(jié)的寫入操作已完成；多字節(jié)的頻率緩存器的數(shù)據(jù)輸出端連接到多字節(jié)的頻率寄存器的數(shù)據(jù)輸入端；多字節(jié)的頻率緩存器的標(biāo)志位連接到多字節(jié)的頻率寄存器的寫入控制端；多字節(jié)的頻率寄存器的數(shù)據(jù)輸出端連接到相位累加器的一個數(shù)據(jù)輸入端；相位累加器的數(shù)據(jù)輸出端連接到相位累加器的另一個數(shù)據(jù)輸入端；相位累加器的數(shù)據(jù)輸出的高端數(shù)據(jù)線連接到正弦波形存儲器的的地址線；正弦波形存儲器中存儲了正弦波形的采樣值，正弦波形存儲器的數(shù)據(jù)輸出端連接到數(shù)模轉(zhuǎn)換器的數(shù)據(jù)輸入端；數(shù)模轉(zhuǎn)換器輸出相應(yīng)的模擬電壓量；地址、數(shù)據(jù)和控制總線連接到電路結(jié)構(gòu)外部。
在本實用新型的較佳實例中，中央處理單元(CPU)可以通過連接到電路結(jié)構(gòu)外部的地址、數(shù)據(jù)和控制總線讀取外部提供的數(shù)字量。
在本實用新型的較佳實例中，中央處理單元(CPU)通過地址、數(shù)據(jù)和控制總線和多字節(jié)的頻率緩存器相連，中央處理單元(CPU)可以對多字節(jié)的頻率緩存器進行寫入操作。
在本實用新型的較佳實例中，頻率緩存器為多字節(jié)的頻率緩存器；該多字節(jié)的頻率緩存器具有一個標(biāo)志位，以指示中央處理單元(CPU)對頻率緩存器的所有字節(jié)的寫入操作已完成；該標(biāo)志位連接到多字節(jié)的頻率寄存器的寫入控制端。
在本實用新型的較佳實例中，還可使用硬件加法器(參見圖2)，設(shè)有多字節(jié)的偏移頻率緩存器、多字節(jié)的偏移頻率寄存器和加法器。中央處理單元(CPU)通過地址、數(shù)據(jù)和控制總線與多字節(jié)的偏移頻率緩存器相連；多字節(jié)的偏移頻率緩存器輸出多字節(jié)的數(shù)據(jù)和一個標(biāo)志位，該標(biāo)志位指示中央處理單元(CPU)對它的所有字節(jié)的寫入操作已完成；多字節(jié)的偏移頻率緩存器的數(shù)據(jù)輸出端連接到多字節(jié)的偏移頻率寄存器的數(shù)據(jù)輸入端；多字節(jié)的偏移頻率緩存器的標(biāo)志位連接到多字節(jié)的偏移頻率寄存器的寫入控制端；多字節(jié)的偏移頻率寄存器的輸出端連接到加法器的一個數(shù)據(jù)輸入端；多字節(jié)的頻率寄存器的輸出端連接到加法器的另一個數(shù)據(jù)輸入端；加法器的數(shù)據(jù)輸出端連接到相位累加器的一個數(shù)據(jù)輸入端。
在本實用新型的較佳實例中，中央處理單元(CPU)通過地址、數(shù)據(jù)和控制總線和多字節(jié)偏移頻率緩存器相連，中央處理單元(CPU)可以對多字節(jié)偏移頻率緩存器進行寫入操作。
在本實用新型的較佳實例中，偏移頻率緩存器為多字節(jié)的偏移頻率緩存器；該多字節(jié)的偏移頻率緩存器具有一個標(biāo)志位，以指示對偏移頻率緩存器的所有字節(jié)的寫入操作已完成；該標(biāo)志位連接到多字節(jié)的偏移頻率寄存器的寫入控制端。
為實現(xiàn)和驗證本實用新型，可用市場上現(xiàn)成的分立元件組成本實用新型的電路結(jié)構(gòu)，參見圖3，包括一個溫度補償晶體振蕩器(TCXO)，一個電阻和一個熱敏電阻組成的溫度傳感器，一個8位的單片機，其內(nèi)帶有模數(shù)轉(zhuǎn)換器、定時器、計數(shù)器、串行接口及程序內(nèi)存(FLASH)和變量內(nèi)存(RAM)，一個數(shù)字直接頻率合成器(DDS)。這里采用的溫度補償晶體振蕩器(TCXO)的長期穩(wěn)定度為0.2PPM，8位單片機為ATMEL的89C5115，其包括10位模數(shù)轉(zhuǎn)換器、16K字節(jié)程序內(nèi)存(FLASH)、256字節(jié)變量內(nèi)存(RAM)、2K字節(jié)EEPROM、UART串行接口、一個定時器和一個計數(shù)器。89C5115的計數(shù)器輸入端和UART串行接口引出到該電路結(jié)構(gòu)的外部，89C5115與一個普通石英晶體相連以產(chǎn)生單片機的主頻時鐘。DDS采用ANALOG的AD9832，其包括32位的相位頻率寄存器和累加器，12位的正弦波形存儲器和10位的數(shù)模轉(zhuǎn)換器。
將上述組成的裝置置于環(huán)境溫度模擬室中，環(huán)境溫度模擬室的溫度以一定的變化率在標(biāo)稱的溫度范圍內(nèi)變化；外部測試設(shè)備提供一個高精度的參考頻率；8位單片機通過數(shù)據(jù)和時鐘線設(shè)置數(shù)字直接頻率合成器(DDS)的頻率寄存器，由數(shù)字直接頻率合成器輸出相應(yīng)的頻率(根據(jù)萊奎斯特理論，這一頻率不能超過溫度補償晶體振蕩器(TCXO)的振蕩頻率的50％，在實際應(yīng)用中最好不要超過40％)；將上述組成的裝置的輸出頻率倍頻后再和參考頻率混頻，經(jīng)低通濾波器后得到一個差值頻率；將上述差頻送到該裝置的8位單片機的計數(shù)器的輸入端，8位單片機通過定時器和計數(shù)器得到一個表達上述差頻的數(shù)字量，并根據(jù)這一數(shù)字量設(shè)置數(shù)字直接頻率合成器(DDS)的頻率寄存器的值，從而改變器件的輸出頻率，以將這一差頻逐步減小到精度范圍以內(nèi)；8位單片機將相應(yīng)的偏移值和溫度模數(shù)轉(zhuǎn)換值寫到FLASH或EEPROM中。
在完成上述補償數(shù)據(jù)采集后，當(dāng)應(yīng)用該裝置的環(huán)境溫度變化時，8位單片機可根據(jù)溫度傳感器和模數(shù)轉(zhuǎn)換器所提供的隨溫度變化的數(shù)字量，在補償數(shù)據(jù)存儲器中找到相應(yīng)的頻率補償數(shù)據(jù)，并將這一補償數(shù)據(jù)作為偏移頻率和基準(zhǔn)頻率作加法運算，然后通過數(shù)據(jù)和時鐘線將這一運算結(jié)果寫入到數(shù)字直接頻率合成器(DDS)的頻率寄存器中，DDS的數(shù)模轉(zhuǎn)換器輸出一個相應(yīng)的正弦波形采樣模擬電壓，經(jīng)一個帶通濾波器即可得到一個具有溫度補償和頻率校正的穩(wěn)定頻率。本裝置的主要技術(shù)性能指標(biāo)如下被補償?shù)腡CXO頻率20MHz被補償?shù)腡CXO精度0.2ppm補償溫度范圍-40C-+80C最小頻率調(diào)整步長0.0047Hz補償數(shù)據(jù)存儲器尺寸800字節(jié)補償后輸出頻率0.0047Hz-8MHz補償后輸出頻率精度小於2ppb @ 8Mhz
權(quán)利要求1.一種對振蕩頻率源進行溫度補償和頻率校正的電路結(jié)構(gòu)，其特征在于包括時鐘發(fā)生電路、中央處理單元、程序存儲器、數(shù)據(jù)存儲器、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器、多字節(jié)的頻率寄存器、相位累加器、正弦波形存儲器和數(shù)模轉(zhuǎn)換器；被校正的振蕩頻率源與時鐘發(fā)生電路的時鐘輸入端相連；時鐘發(fā)生電路的輸出端與中央處理單元、程序存儲器、數(shù)據(jù)存儲器、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器和多字節(jié)的頻率寄存器的時鐘輸入端相連；被補償?shù)恼袷庮l率源與相位累加器和正弦波形存儲器的時鐘輸入端相連；中央處理單元通過地址、數(shù)據(jù)和控制總線與時鐘發(fā)生電路、程序存儲器、數(shù)據(jù)存儲器、補償數(shù)據(jù)存儲器及多字節(jié)的頻率緩存器相連；多字節(jié)的頻率緩存器具有多字節(jié)的數(shù)據(jù)輸出端和指示中央處理單元對多字節(jié)的頻率緩存器的所有字節(jié)的寫入操作已完成的標(biāo)志位輸出端；多字節(jié)的頻率緩存器的數(shù)據(jù)輸出端連接到多字節(jié)的頻率寄存器的數(shù)據(jù)輸入端；多字節(jié)的頻率緩存器的標(biāo)志位輸出端連接到多字節(jié)的頻率寄存器的寫入控制端；多字節(jié)的頻率寄存器的數(shù)據(jù)輸出端連接到相位累加器的一個數(shù)據(jù)輸入端；相位累加器的數(shù)據(jù)輸出端連接到相位累加器的另一個數(shù)據(jù)輸入端；相位累加器的數(shù)據(jù)輸出的高端數(shù)據(jù)線連接到正弦波形存儲器的地址線；正弦波形存儲器的數(shù)據(jù)輸出端連接到數(shù)模轉(zhuǎn)換器的數(shù)據(jù)輸入端；數(shù)模轉(zhuǎn)換器輸出相應(yīng)的模擬電壓量；地址、數(shù)據(jù)和控制總線連接到電路結(jié)構(gòu)外部。
2.根據(jù)權(quán)利要求1所述的電路結(jié)構(gòu)，其特征在于設(shè)有多字節(jié)的偏移頻率緩存器、多字節(jié)的偏移頻率寄存器和加法器；中央處理單元通過地址、數(shù)據(jù)和控制總線與多字節(jié)的偏移頻率緩存器相連；多字節(jié)的偏移頻率緩存器具有多字節(jié)的數(shù)據(jù)輸出端和指示中央處理單元對多字節(jié)的偏移頻率緩存器的所有字節(jié)的寫入操作已完成的標(biāo)志位輸出端；多字節(jié)的偏移頻率緩存器的數(shù)據(jù)輸出端連接到多字節(jié)的偏移頻率寄存器的數(shù)據(jù)輸入端；多字節(jié)的偏移頻率緩存器的標(biāo)志位輸出端連接到多字節(jié)的偏移頻率寄存器的寫入控制端；多字節(jié)的偏移頻率寄存器的輸出端連接到加法器的一個數(shù)據(jù)輸入端；多字節(jié)的頻率寄存器的輸出端連接到加法器的另一個數(shù)據(jù)輸入端；加法器的數(shù)據(jù)輸出端連接到相位累加器的一個數(shù)據(jù)輸入端。
專利摘要本實用新型涉及一種對頻率振蕩源進行溫度補償和頻率校正的電路結(jié)構(gòu)，包括時鐘發(fā)生電路、中央處理單元、程序存儲器、數(shù)據(jù)存儲器、補償數(shù)據(jù)存儲器、多字節(jié)的頻率緩存器、多字節(jié)的頻率寄存器、相位累加器、正弦波形存儲器和數(shù)模轉(zhuǎn)換器。本實用新型補償精度高，頻率校正速度快，而且頻率改變時相位連續(xù)，頻率特性只與數(shù)字參數(shù)有關(guān)。本實用新型對頻率輸出采取了純數(shù)字的控制，避免了在使用模擬控制時部件參數(shù)對輸出頻率的影響，減少了影響器件品質(zhì)的因素，從而提高了產(chǎn)品的成品率。同時，可以在不改變內(nèi)部硬件的情況下，可由軟件高精度地設(shè)置不同的輸出頻率，這使得在生產(chǎn)不同型號的產(chǎn)品時不須改變硬件，大大地簡化了生產(chǎn)流程，增加了產(chǎn)品的靈活性。
文檔編號H03L1/02GK2664290SQ0325458
公開日2004年12月15日 申請日期2003年6月24日 優(yōu)先權(quán)日2003年6月24日
發(fā)明者黃斌 申請人:深圳市東方漢華軟件技術(shù)有限公司