專利名稱：電壓變換電路和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓變換電路和利用該電壓變換電路的半導(dǎo)體器件。更具體地講，本發(fā)明涉及一種用于變換具有不同電源電壓的電路之間的信號電壓電平的電壓變換電路，和利用該電壓變換電路的半導(dǎo)體器件。
例如，下面說明一個電壓變換電路電路配置和操作，這個電路具有多個包括MOS晶體管并由不同的電源電壓驅(qū)動的電路部分，并且起到一個接口電路的作用。
圖7是顯示起到上述接口電路作用的電壓變換電路100的電路圖。電壓變換電路100包括一個反相電路70和一個電壓輸出電路80。
電壓輸出電路80的電源電壓和參考電壓(低電平)分別是VDD1和VSS1。反相電路70的電源電壓和參考電壓(低電平)分別是VDD2和VSS2。在此，電壓條件是VDD1＞VDD2和VSS1＝VSS2＝GND電平。將這些條件稱為電壓條件A。
在電壓輸出電路80中，P-型MOS晶體管80c和80d并聯(lián)連接。P-型MOS晶體管80c和80d的源極端都連接到電源電壓VDD1。P-型MOS晶體管80c和80d的漏極端分別連接到N-型MOS晶體管80a和80b的漏極端。P-型MOS晶體管80c和80d的柵極端分別連接到N-型MOS晶體管80b和80a的漏極端。P-型MOS晶體管80d和N-型MOS晶體管80b的漏極端是電壓變換電路100的輸出端(輸出節(jié)點B)。N-型MOS晶體管80a和80b的源極端都連接到VSS1＝GND(接地)。N-型MOS晶體管80a的柵極端連接到反相電路70的輸入端。N-型MOS晶體管80b的柵極端連接到反相電路70的輸出端。
反相電路70包括一個P-型MOS晶體管70b和一個N-型MOS晶體管70a。P-型MOS晶體管70b的漏極和柵極端分別連接到N-型MOS晶體管70a的漏極和柵極端。P-型MOS晶體管70b和N-型MOS晶體管70a的漏極端都是反相電路70的輸出端，而P-型MOS晶體管70b和N-型MOS晶體管70a的柵極端都是反相電路70的輸入端。反相電路70的輸入端是電壓變換電路100的輸入端(輸入節(jié)點A)。P-型MOS晶體管70b和N-型MOS晶體管70a的源極端分別連接到電源電壓VDD2和VSS2＝GND(接地)。
在圖7的電壓變換電路100中，當(dāng)把信號電壓A(高電平VDD2，低電平VSS2)輸入到輸入節(jié)點A時，通過輸出節(jié)點B輸出一個信號電壓B(高電平VDD1，低電平VSS1)，從而將信號電壓A的高電平(VDD2)變換成信號電壓B的高電平(VDD1)(電壓變換)。以下將更詳細(xì)說明這種操作。應(yīng)當(dāng)注意，高電平和低電平分別稱為H狀態(tài)和L狀態(tài)。
現(xiàn)在假設(shè)輸入節(jié)點A在H(VDD2)狀態(tài)。在這種情況下，反相電路70的輸入端和電壓輸出電路80的N-型MOS晶體管80a的柵極端是H狀態(tài)，并且N-型MOS晶體管80a在ON狀態(tài)。在這種情況下，反相電路70的輸出端是L狀態(tài)，而N-型MOS晶體管80a的漏極端是L狀態(tài)。當(dāng)反相電路70的輸出端處在L狀態(tài)時，N-型MOS晶體管80b的柵極端處在L狀態(tài)，從而N-型MOS晶體管80b處在OFF狀態(tài)，并且N-型MOS晶體管80b的漏極端處在H狀態(tài)。
當(dāng)N-型MOS晶體管80b的漏極端處在H狀態(tài)時，P-型MOS晶體管80c的柵極端也處在H狀態(tài)，并且P-型MOS晶體管80c處在OFF狀態(tài)。在這種情況下，電壓輸出電路80的電源電壓VDD1不施加到N-型MOS晶體管80a的漏極端，從而使N-型MOS晶體管80a的漏極端能夠保持在L狀態(tài)。
當(dāng)N-型MOS晶體管80a的漏極在L狀態(tài)時，P-型MOS晶體管80d的柵極端也在L狀態(tài)，從而使P-型MOS晶體管80d在ON狀態(tài)。在這種情況下，電壓輸出電路80的電源電壓VDD1施加到N-型MOS晶體管80b的漏極端。在這種情況下，N-型MOS晶體管80b在OFF狀態(tài)，而使N-型MOS晶體管80b的漏極的H狀態(tài)(VDD1)通過輸出端(輸出節(jié)點B)輸出。
輸入節(jié)點A在L(VSS2)狀態(tài)的情況下，電路的操作相同。在這種情況下，輸出節(jié)點B處在L(VSS1)狀態(tài)，其中VSS1＝VSS2＝GND。
接下來，考慮僅在具有不同電源電壓的電路之間提供一個反相電路來取代電壓變換電路100的情況。下面參考圖8說明電路110配置的操作。
圖8的反相電路110包括一個P-型MOS晶體管90b和一個N-型MOS晶體管90a。P-型MOS晶體管90b的漏極和柵極端分別連接到N-型MOS晶體管90a的漏極和柵極端。P-型MOS晶體管90b和N-型MOS晶體管90a的漏極端是反相電路110的輸出端(輸出節(jié)點B)。P-型MOS晶體管90b和N-型MOS晶體管90a的柵極端是反相電路110的輸入端(輸入節(jié)點A)。P-型MOS晶體管90b和N-型MOS晶體管90a的源極端分別連接到電源電壓VDD1和VSS1＝GND(接地)。
現(xiàn)在假設(shè)將滿足上述電壓條件A(VDD1＞VDD2和VSS1＝VSS2＝GND電平)的信號電壓A(HVDD2，LVSS2)施加到反相電路110的輸入節(jié)點A。以下說明在這種情況下的反相電路的操作。
當(dāng)VDD1和VDD2之間的電位差(＝VDD1-VDD2)小于圖8的P-型MOS晶體管90b的閾值電壓時，如果將一個H狀態(tài)(VDD2)信號電壓A輸入到輸入節(jié)點A，那么P-型MOS晶體管90b處在OFF狀態(tài)。在這種情況下，N-型MOS晶體管90a處在ON狀態(tài)，并且輸出節(jié)點B處在L狀態(tài)(VSS1)。而當(dāng)把一個L狀態(tài)(VSS2)信號電壓A輸入到輸入節(jié)點A時，P-型MOS晶體管90b處在ON狀態(tài)，并且N-型MOS晶體管90a處在OFF狀態(tài)，從而使輸出節(jié)點B處在H狀態(tài)(VDD1)。在這種情況下，反相電路正常地操作，以執(zhí)行輸入節(jié)點A與輸出節(jié)點B之間的電壓變換(VDD2 VDD1)。
但是，當(dāng)VDD1與VDD2之間的電位差大于或等于圖8中的反相電路110中的P-型MOS晶體管90b的閾值電壓時，如果將H狀態(tài)(VDD2)信號電壓A輸入到輸入節(jié)點A，那么圖8的反相電路110中的P-型MOS晶體管90b和N-型MOS晶體管90a都處在ON狀態(tài)。在這種情況下，電流在電源電壓VDD1和VSS1(接地)之間流動。因此，在包括P-型MOS晶體管90b和N-型MOS晶體管90a的CMOS晶體管反相電路110中，當(dāng)信號電壓A處在H狀態(tài)時，電流持續(xù)地在電源電壓VDD1和VSS1(接地)之間流動，因而不能獲得低功率消耗驅(qū)動。
因此，在圖7和8中的電路中，需要圖7的電壓輸出電路80來獲得當(dāng)滿足電壓條件A的信號電壓A(HVDD2，LVSS2)輸入到輸入節(jié)點A時，通過輸出節(jié)點B正常輸出信號電壓B(HVDD1，LVSS1)的操作。
近年來，經(jīng)常傾向于使用一種能夠在諸如上述電壓條件A的信號輸入條件下操作的電路，以便在包括具有不同電源電壓的IC芯片的組合的系統(tǒng)裝置，和包括在一個芯片上的具有不同操作電壓或不同功能等的電壓變換電路的系統(tǒng)裝置中使用。
圖7中的電壓變換電路100是一個僅具有執(zhí)行輸入電壓與輸出電壓之間的電壓變換功能的電路。此外，接口電路可以具有備用功能，并且可以在一個芯片上的具有不同功能等的電壓變換電路塊之間提供這種接口電路。圖9是顯示一個示例的具有備用功能的接口電路(電壓變換電路120)的電路圖。
圖9的電壓變換電路120具有一個緩沖電路50，一個NOR電路60，一個反相電路70，和一個電壓輸出電路80。
NOR電路60的AD端是電壓變換電路120的輸入端。緩沖電路50的CEB端是電壓變換電路120的控制端。電壓輸出電路80的ADOUTB端是電壓變換電路120的輸出端。
電壓變換電路120根據(jù)輸入到緩沖電路50的CEB端的CEB信號，控制輸入到NOR電路60的AD端(即，電壓變換電路120的輸入端)并且滿足上述電壓條件A的AD(地址)信號(H狀態(tài)VDD2，L狀態(tài)VSS2)。電壓變換電路120通過電壓輸出電路80的ADOUTB端(即，電壓變換電路120的輸出端)，輸出AD信號經(jīng)過電壓變換獲得的ADOUTB信號(H狀態(tài)VDD1，L狀態(tài)VSS1)。CEB信號是用于在備用狀態(tài)與操作狀態(tài)之間切換電壓變換電路120的狀態(tài)的控制信號。應(yīng)當(dāng)指出，反相電路70和電壓輸出電路80具有與圖7相同的電路配置。
在緩沖電路50中，包括CMOS晶體管的兩個反相電路串聯(lián)連接。第一級的反相電路包括一個P-型MOS晶體管50b，和一個N-型MOS晶體管50a。P-型MOS晶體管50b的漏極和柵極端連接到N-型MOS晶體管50a的漏極和柵極端。P-型MOS晶體管50b和N-型MOS晶體管50a的漏極端都是第一級反相電路的輸出端，并且連接到第二級反相電路的輸入端。P-型MOS晶體管50b和N-型MOS晶體管50a的柵極端都連接到緩沖電路50的輸入端，并且起到CEB端的功能，通過這個CEB端輸入用于在備用狀態(tài)與操作狀態(tài)之間切換的轉(zhuǎn)換信號(CEB信號)。P-型MOS晶體管50b和N-型MOS晶體管50a的源極端分別連接到電源電壓VDD2和VSS2＝GND(接地)。
第二級反相電路也包括一個P-型MOS晶體管50d和一個N-型MOS晶體管50c，并且具有與第一級反相電路中類似的連接。P-型MOS晶體管50d和N-型MOS晶體管50c的柵極端都是第二級反相電路的輸入端，并且連接到第一級反相電路的輸出端。P-型MOS晶體管50d和N-型MOS晶體管50c的漏極端都是緩沖電路50的輸出端，并且都連接到節(jié)點A。P-型MOS晶體管50d和N-型MOS晶體管50c的源極端分別連接到電源電壓VDD2和VSS2＝GND(接地)。
NOR電路60具有相互串聯(lián)連接的P-型MOS晶體管60c和60d，和相互并聯(lián)連接的N-型MOS晶體管60a和60b。P-型MOS晶體管60d的源極和漏極端分別連接到電源電壓VDD2和P-型MOS晶體管60c的源極端。P-型MOS晶體管60c的漏極端連接到N-型MOS晶體管60a和60b的漏極端。P-型MOS晶體管60c的漏極端和N-型MOS晶體管60a和60b的漏極端是NOR電路60的輸出端，并且連接到節(jié)點B。N-型MOS晶體管60a和60b的源極端都連接到VSS2＝GND(接地)。N-型MOS晶體管60a的柵極端經(jīng)過節(jié)點A連接到緩沖電路50的輸出端，并且連接到P-型MOS晶體管60c的柵極端。N-型MOS晶體管60b的柵極端連接到P-型MOS晶體管60d的柵極端，并且是NOR電路60的輸入端，這個輸入端是一個AD端，通過這個AD端將AD信號(地址信號)作為輸入信號輸入。
NOR電路60的輸出端經(jīng)過節(jié)點B連接到反相電路70的輸入端，和電壓輸出電路80中N-型MOS晶體管80a的柵極端。
反相電路70和電壓輸出電路80具有類似于圖7中所示電路的電路配置。反相電路70的輸出端經(jīng)過節(jié)點C連接到電壓輸出電路80中的N-型MOS晶體管80b的柵極端。
接下來，說明圖9的電壓變換電路120的操作。當(dāng)通過CEB端(控制端)輸入的CEB信號處在L狀態(tài)時，電壓變換電路120處在操作狀態(tài)；并且當(dāng)CEB信號處在H狀態(tài)時，處于備用狀態(tài)。
當(dāng)CEB信號處在H狀態(tài)(VDD2)時，將H狀態(tài)CEB信號輸入到緩沖電路50的輸入端，并且將H狀態(tài)輸出信號通過緩沖電路50的輸出端輸出。H狀態(tài)輸出信號經(jīng)過節(jié)點A輸入到NOR電路60中的P-型MOS晶體管60c和N-型MOS晶體管60a的柵極端。在這種情況下，P-型MOS晶體管60轉(zhuǎn)到OFF狀態(tài)，N-型MOS晶體管60a轉(zhuǎn)到ON狀態(tài)，并且N-型MOS晶體管60a的漏極端轉(zhuǎn)到L狀態(tài)。
在這種情況下，無論輸入到NOR電路60的AD端的AD信號是H狀態(tài)或是L狀態(tài)，連接到N-型MOS晶體管60a的漏極端的NOR電路60的輸出端都處在L狀態(tài)。因此，經(jīng)過節(jié)點B，將L狀態(tài)輸出信號輸出到反相電路70和電壓輸出電路80。當(dāng)反相電路70和電壓輸出電路80接收到L狀態(tài)信號時，如同圖7的電壓變換電路100的操作的說明一樣，電壓輸出電路80的輸出端處于L狀態(tài)。
因此，在電壓變換電路120中，如果輸入到CEB端(控制端)的CEB信號處在H狀態(tài)，那么無論輸入到AD端(輸入端)的AD信號是在H狀態(tài)還是在L狀態(tài)，通過ADOUTB端(輸出端)輸出的ADOUTB信號始終是L狀態(tài)，從而保持了電壓變換電路120的備用狀態(tài)。
接下來，當(dāng)CEB信號在L狀態(tài)(VSS2)時，L狀態(tài)CEB信號輸入到緩沖電路50的輸入端，并且通過緩沖電路50的輸出端輸出L狀態(tài)輸出信號。這個L狀態(tài)的輸出信號經(jīng)過節(jié)點A輸入到NOR電路60中的P-型MOS晶體管60c和N-型MOS晶體管60a的柵極端。在這種情況下，P-型MOS晶體管60c轉(zhuǎn)到ON狀態(tài)，并且N-型MOS晶體管60a轉(zhuǎn)到OFF狀態(tài)。
在這種情況下，如果輸入到NOR電路60的AD端的AD信號是H狀態(tài)，那么AD信號輸入到P-型MOS晶體管60d和N-型MOS晶體管60b的柵極端。在這種情況下，P-型MOS晶體管60d轉(zhuǎn)到OFF狀態(tài)，并且N-型MOS晶體管60b的漏極端轉(zhuǎn)到L狀態(tài)。當(dāng)N-型MOS晶體管60b的漏極端處于L狀態(tài)時，連接到N-型MOS晶體管60b的漏極端的NOR電路60的輸出端在L狀態(tài)。在這種情況下，一個L狀態(tài)輸出信號經(jīng)過節(jié)點B輸入到反相電路70和電壓輸出電路80。當(dāng)反相電路70和電壓輸出電路80接收到L狀態(tài)信號時，電壓輸出電路80的ADOUTB端(輸出端)轉(zhuǎn)到L狀態(tài)。
當(dāng)輸入到NOR電路60的AD端的AD信號是L狀態(tài)時，P-型MOS晶體管60d處于ON狀態(tài)，并且N-型MOS晶體管60b處于OFF狀態(tài)。在這種情況下，N-型MOS晶體管60a和N-型MOS晶體管60b的漏極端在H狀態(tài)，并且P-型MOS晶體管60c和P-型MOS晶體管60d處于ON狀態(tài)。因此，給連接到P-型MOS晶體管60c和N-型MOS晶體管60b的漏極端的NOR電路60的輸出端提供了處于H狀態(tài)(VDD2)的電源電壓VDD2，并且經(jīng)過節(jié)點B將H狀態(tài)輸出信號輸出到反相電路70和電壓輸出電路80。當(dāng)把H狀態(tài)信號輸入到反相電路70和電壓輸出電路80時，如同對圖7的電壓變換電路100的操作的說明一樣，電壓輸出電路80的ADOUTB端(輸出端)轉(zhuǎn)到H狀態(tài)。
因此，如果輸入到電壓變換電路120的CEB端(控制端)的CEB信號是L狀態(tài)，那么根據(jù)通過AD端(輸入端)輸入的AD信號是H狀態(tài)還是L狀態(tài)，通過ADOUTB端(輸出端)輸出的ADOUTB信號是L狀態(tài)或H狀態(tài)，并且保持了電壓變換電路120的操作狀態(tài)。


圖10是顯示當(dāng)圖9的電壓變換電路120從備用狀態(tài)釋放時(即，電路120轉(zhuǎn)到操作狀態(tài)時)，CEB信號，AD信號，ADOUTB信號，和節(jié)點A，B，C和D上的信號的時序圖。在此，CEB、AD、ADOUTB、和節(jié)點A、B、C和D分別指示CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號(也分別稱為節(jié)點A信號、節(jié)點B信號、節(jié)點C信號、和節(jié)點D信號)的信號波形。
當(dāng)圖9的電壓變換電路120從備用狀態(tài)釋放時，輸入到緩沖電路50的CEB信號從H狀態(tài)(VDD2)轉(zhuǎn)到L狀態(tài)(VSS2＝GND)。在這種情況下，連接到緩沖電路50的輸出端的節(jié)點A上的緩沖電路50的輸出信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，其中由于緩沖電路50使轉(zhuǎn)變延遲了一個延遲時間(2T)，導(dǎo)致由圖10中節(jié)點A指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
在這種情況下，假設(shè)輸入到NOR電路60的AD信號被固定到如圖10中AD指示的L狀態(tài)(VSS2＝GND)。在這種情況下，連接到圖9的NOR電路60的輸出端的節(jié)點B上的NOR電路60的輸出信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，其中由于NOR電路60，使轉(zhuǎn)變延遲了一個延遲時間(1T)，導(dǎo)致圖10中節(jié)點B指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
連接到反相電路70的輸出端的節(jié)點C上的反相電路70的輸出信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，其中由于反相電路70使轉(zhuǎn)變延遲了一個延遲時間(1T)，導(dǎo)致了圖10中節(jié)點C指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
連接到N-型MOS晶體管80a的漏極的節(jié)點D上的信號根據(jù)輸入到N-型MOS晶體管80a的柵極端的節(jié)點B上的信號狀態(tài)而改變，導(dǎo)致了圖10中節(jié)點D指示的從H狀態(tài)改變到L狀態(tài)的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
根據(jù)圖10中節(jié)點B和節(jié)點C指示的信號波形的定時，通過電壓變換電路120的ADOUTB端(輸出端)輸出的ADOUTB信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，導(dǎo)致了圖10中ADOUTB指示的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
如圖10中所示，節(jié)點C上的信號相對于節(jié)點B上的信號延遲了1T。因此，在電壓輸出電路80的操作中(圖9)，根據(jù)NOR電路60的輸出信號，節(jié)點B上的信號(圖9)從L狀態(tài)轉(zhuǎn)到H狀態(tài)，從而使N-型MOS晶體管80a從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。當(dāng)N-型MOS晶體管80a轉(zhuǎn)到ON狀態(tài)時，N-型MOS晶體管80a的漏極端轉(zhuǎn)到L狀態(tài)，從而使電壓輸出電路80的節(jié)點D上的信號從H狀態(tài)(VDD1)轉(zhuǎn)到L狀態(tài)(GND)。此后，當(dāng)節(jié)點C上的信號(圖9)根據(jù)反相電路70的輸出信號，從H狀態(tài)轉(zhuǎn)到L狀態(tài)時，N-型MOS晶體管80b從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)。當(dāng)N-型MOS晶體管80b從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)時，結(jié)合上述節(jié)點D上的信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變，P-型MOS晶體管80d從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。在這種情況下，電源電壓VDD1施加到N-型MOS晶體管80b的漏極端，從連接到漏極端的ADOUTB端輸出的ADOUTB信號從L狀態(tài)(GND)轉(zhuǎn)到H狀態(tài)(VDD1)。在這種情況下，P-型MOS晶體管80d從OFF狀態(tài)到ON狀態(tài)的轉(zhuǎn)變的定時實際上與N-型MOS晶體管80b從ON狀態(tài)到OFF狀態(tài)的轉(zhuǎn)變的定時相同。
電壓輸出電路80中的ADOUTB信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變是從圖10中節(jié)點B上的信號波形從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變開始點開始的。因此，從開始點流逝的時間就是延遲時間(AT)。
因此，當(dāng)電壓變換電路120從備用狀態(tài)釋放時，如圖10中信號波形(ADOUTB)指示的，釋放與ADOUTB信號通過ADOUTB端(輸出端)輸出之間的延遲時間是2T+AT。這個延遲時間在CEB信號從H狀態(tài)到達(VDD2)/2的電壓值時開始，并且在ADOUTB信號從L狀態(tài)到達(VDD1)/2的電壓值的時間結(jié)束。
當(dāng)輸入到NOR電路60的AD信號固定到H狀態(tài)(VDD2)時，ADOUTB信號始終處在L狀態(tài)。在這種情況下，電壓變換電路120從備用狀態(tài)釋放與ADOUTB信號通過ADOUTB端(輸出端)的輸出之間不存在延遲時間。
因此，電壓變換電路120從備用狀態(tài)的釋放與ADOUTB信號通過ADOUTB端(輸出端)的輸出之間的延遲時間最多是2T+AT(最壞的情況)。
接下來，假設(shè)在圖9的電壓變換電路120中，在電壓變換電路120從備用狀態(tài)釋放之后，輸入到緩沖電路50的CEB信號保持在L狀態(tài)，并且輸入到NOR電路60的AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)。
圖11是顯示在電壓變換電路120從備用狀態(tài)釋放之后，當(dāng)AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)時，CEB信號，AD信號，ADOUTB信號，和節(jié)點A，B，C和D上的信號的時序圖。在此，CEB、AD、ADOUTB和節(jié)點A、B、C和D分別指示CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號的信號波形。
如圖11中CEB所示，由于電壓變換電路120已經(jīng)從備用狀態(tài)釋放，因而CEB信號固定到L狀態(tài)(GND)。
由于L狀態(tài)(GND)CEB信號，節(jié)點A上的信號在L狀態(tài)，并且因此沒有延遲時間，導(dǎo)致了圖11中節(jié)點A指示的信號波形(L狀態(tài)GND)。
AD信號具有如圖11中AD指示的從L狀態(tài)轉(zhuǎn)變到H狀態(tài)的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點B上的信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，其中轉(zhuǎn)變由于接收AD信號的NOR電路60被延遲了延遲時間(1T)，導(dǎo)致了圖11中節(jié)點B指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點C上的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，其中轉(zhuǎn)變由于反相電路70延遲了一個延遲時間(1T)，導(dǎo)致了圖11中節(jié)點C指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點D上的信號根據(jù)N-型MOS晶體管80a的切換轉(zhuǎn)變，導(dǎo)致了圖11中節(jié)點D指示的從L狀態(tài)轉(zhuǎn)變到H狀態(tài)的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
ADOUTB信號根據(jù)圖11中節(jié)點B和節(jié)點D指示的信號波形的定時轉(zhuǎn)變，導(dǎo)致了圖11中ADOUTB指示的從H狀態(tài)轉(zhuǎn)變到L狀態(tài)的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
如圖11中所示，節(jié)點C上的信號相對于節(jié)點B上的信號延遲了1T。因此，在圖9的電壓輸出電路80的操作中，節(jié)點B(圖9)上的信號首先根據(jù)NOR電路60的輸出信號從H狀態(tài)轉(zhuǎn)變到L狀態(tài)，從而使N-型MOS晶體管80a從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)。在這種情況下，通過電壓輸出電路80的ADOUTB端輸出的ADOUTB信號在H狀態(tài)，因此，N-型MOS晶體管80a和P-型MOS晶體管80c處在OFF狀態(tài)。結(jié)果，電壓輸出電路80中節(jié)點D上的信號處于浮動狀態(tài)。應(yīng)當(dāng)指出，由于沒有從任何地方向節(jié)點D提供電流，因而節(jié)點D上的信號保持在L狀態(tài)。
此后，當(dāng)節(jié)點C(圖9)上的信號根據(jù)反相電路70的輸出信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)時，N-型MOS晶體管80b從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。在此，第一次，ADOUTB信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)。當(dāng)ADOUTB信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時，P-型MOS晶體管80c從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)，并且已經(jīng)處于浮動狀態(tài)的節(jié)點D上的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)。當(dāng)節(jié)點D上的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)時，P-型MOS晶體管80d從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)，導(dǎo)致了ADOUTB信號加速從H狀態(tài)轉(zhuǎn)變到L狀態(tài)。
電壓輸出電路80中的ADOUTB信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變是從圖11中節(jié)點C指示的信號波形從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變開始點開始的。因此，從這個開始點流逝的時間是延遲時間(BT)。
因此，當(dāng)電壓變換電路120已經(jīng)從備用狀態(tài)釋放之后僅有通過AD端(輸入端)輸入的AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)時，如圖11中信號波形(ADOUTB)指示的，釋放與ADOUTB信號通過ADOUTB端(輸出端)的輸出之間的延遲時間是1T+BT。這個延遲時間在節(jié)點B上的信號開始從H狀態(tài)向L狀態(tài)轉(zhuǎn)變的時間開始，并且在ADOUTB信號從H狀態(tài)到達(VDD1)/2的電壓值的時間結(jié)束。
接下來，假設(shè)在電壓變換電路120(圖9)中，在電壓變換電路120從備用狀態(tài)釋放之后，輸入到緩沖電路50的CEB信號保持在L狀態(tài)，并且輸入到NOR電路60的AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)。
圖12是顯示在電壓變換電路120已經(jīng)從備用狀態(tài)釋放之后，當(dāng)AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時的CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號的時序圖。在此，CEB、AD、ADOUTB和節(jié)點A、B、C和D分別指示CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號的信號波形。
如圖12中CEB所示，由于電壓變換電路120從備用狀態(tài)釋放，使CEB信號固定到L狀態(tài)(GND)。
由于CEB保持在處在L狀態(tài)的信號中，節(jié)點A上的信號處于L狀態(tài)，因此不存在延遲時間，導(dǎo)致了圖12中節(jié)點A指示的信號波形(L狀態(tài)GND)。
AD信號具有一種如圖12中AD指示的從H狀態(tài)轉(zhuǎn)變到L狀態(tài)的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點B上的信號具有一種如圖12中節(jié)點B指示的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)的信號波形，其中由于接收AD信號的NOR電路60造成該轉(zhuǎn)變延遲了一個延遲時間(1T)(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點C上的信號具有一種如圖12中節(jié)點C指示的信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)的信號波形，其中轉(zhuǎn)變由于反相電路70延遲了一個延遲時間(1T)(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點D上的信號根據(jù)N-型MOS晶體管80a的切換而改變，導(dǎo)致了一種如圖12中節(jié)點D指示的從H狀態(tài)到L狀態(tài)轉(zhuǎn)變的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
ADOUTB信號根據(jù)圖12中節(jié)點B和節(jié)點C指示的信號波形的定時改變，導(dǎo)致了一種圖12中ADOUTB指示的從L狀態(tài)轉(zhuǎn)變到H狀態(tài)的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
如圖12中所示，節(jié)點C上的信號相對于節(jié)點B上的信號延遲了1T。因此，在電壓輸出電路80(圖9)的操作中，當(dāng)根據(jù)NOR電路60的輸出信號，節(jié)點B上的信號首先從L狀態(tài)轉(zhuǎn)變到H狀態(tài)時，N-型MOS晶體管80a從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。當(dāng)N-型MOS晶體管80a轉(zhuǎn)到ON狀態(tài)時，N-型MOS晶體管80a的漏極端轉(zhuǎn)到L狀態(tài)，從而使電壓輸出電80中的節(jié)點D上的信號從H狀態(tài)(VDD1)轉(zhuǎn)到L狀態(tài)(GND)。此后，當(dāng)根據(jù)反相電路70的輸出信號，節(jié)點C(圖9)上的信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時，N-型MOS晶體管80b從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)。當(dāng)N-型MOS晶體管80b從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)時，P-型MOS晶體管80d，結(jié)合節(jié)點D上的信號的從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變，從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。在這種情況下，將電源電壓VDD1施加到N-型MOS晶體管80b的漏極端，并且通過連接到漏極端的ADOUTB端輸出的ADOUTB信號從L狀態(tài)(GND)轉(zhuǎn)到H狀態(tài)(VDD1)。如電壓變換電路120從備用狀態(tài)釋放的情況(圖10)一樣，P-型MOS晶體管80d從OFF狀態(tài)到ON狀態(tài)的轉(zhuǎn)變的定時實際上與N-型MOS晶體管80b從ON狀態(tài)到OFF狀態(tài)的轉(zhuǎn)變定時相同。
如圖12中所示，節(jié)點B的信號波形與節(jié)點C的信號波形之間的關(guān)系是這樣的，當(dāng)節(jié)點B的信號波形從L狀態(tài)轉(zhuǎn)到H狀態(tài)時，節(jié)點C的信號波形根據(jù)節(jié)點B的信號波形的轉(zhuǎn)變，從H狀態(tài)轉(zhuǎn)到L狀態(tài)。因此，對電壓輸出電路80(圖9)的信號輸入狀態(tài)與電壓變換電路120從備用狀態(tài)釋放時一樣(圖10)，因此，ADOUTB信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變的延遲時間是AT。
因此，如圖12的信號波形(ADOUTB)所示，在電壓變換電路120已經(jīng)從備用狀態(tài)釋放之后，當(dāng)僅有通過AD端(輸入端)輸入的AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時，釋放與ADOUTB信號通過ADOUTB端(輸出端)的輸出之間的延遲時間是1T+AT。這個延遲時間是在節(jié)點B上的信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變開始點開始的，并且在ADOUTB信號從L狀態(tài)到達(VDD1)/2的電壓時結(jié)束。
在圖10、11和12中，ADOUTB和節(jié)點D各自指示的ADOUTB信號和節(jié)點D信號具有相反的電壓極性。如果假設(shè)電壓輸出電路80中的節(jié)點D上的信號是電壓變換電路120的輸出信號，那么如圖11和12中所示，節(jié)點D信號的延遲時間大于ADOUTB信號的延遲時間。這是由于ADOUTB信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)的延遲時間(1T+BT)實際上與ADOUTB信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)的延遲時間(1T+AT)相同(圖12)，因此，節(jié)點D信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)的延遲時間最長。同時參考圖11和12，節(jié)點D信號的延遲時間比ADOUTB信號的延遲時間長。因此，并不優(yōu)選使用節(jié)點D信號作為電壓變換電路120的輸出信號。由于當(dāng)考慮到電壓變換電路120從備用狀態(tài)的釋放中發(fā)生的延遲時間、電壓變換電路120從備用狀態(tài)釋放之后，AD信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變中發(fā)生的延遲時間、以及AD信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變中發(fā)生的延遲時間所有這些延遲時間時，ADOUTB信號的延遲時間比節(jié)點D信號的延遲時間短，因此，使用通過ADOUTB端輸出的ADOUTB信號作為電壓變換電路120的輸出信號。
在電壓變換電路120(圖9)中，當(dāng)電壓變換電路120從備用狀態(tài)釋放時，并且當(dāng)電壓變換電路120從備用狀態(tài)釋放之后僅有AD信號(地址信號)轉(zhuǎn)變到H或L狀態(tài)時，在電壓變換電路120的輸出信號中產(chǎn)生上述的延遲時間。因而，十分需要減小這個延遲時間。例如，在輸入地址信號并且輸出作為輸出信號的數(shù)據(jù)的一般半導(dǎo)體存儲器件中，通過減小半導(dǎo)體存儲器件中的存取時間，可以高速地讀出數(shù)據(jù)。
但是，在圖9中所示的電壓變換電路120中，在電壓變換電路120從備用狀態(tài)釋放的存取中，和電壓變換電路120從備用狀態(tài)釋放后僅有地址信號轉(zhuǎn)變到H或L狀態(tài)的存取中，電壓變換電路120的輸出信號中發(fā)生大的延遲時間。因此，當(dāng)在半導(dǎo)體存儲器之類的半導(dǎo)體器件中使用電壓變換電路120時，不能獲得高速數(shù)據(jù)讀取。
在本發(fā)明的一個實施例中，電壓變換電路進一步包括用于產(chǎn)生備用/操作控制信號的控制電路。
在本發(fā)明的一個實施例中，電壓變換電路進一步包括用于通過使備用/操作控制信號反相而產(chǎn)生反相信號的反相電路。
在本發(fā)明的一個實施例中，控制電路包括用于產(chǎn)生反相信號的第一反相控制電路；和用于通過使反相信號反相來產(chǎn)生備用/操作控制信號的第二反相控制電路。
在本發(fā)明的一個實施例中，邏輯電路包括用于根據(jù)備用/操作控制信號和反相信號來產(chǎn)生對應(yīng)于輸入信號的操作信號的三態(tài)邏輯電路；和用于根據(jù)反相信號來產(chǎn)生備用信號的負(fù)載(pull-up)電路。
在本發(fā)明的一個實施例中，三態(tài)邏輯電路包括具有一個通過其輸入該輸入信號的柵極端，一個源極端，和一個漏極端的第一P-型MOS晶體管；具有一個通過其輸入備用/操作信號的柵極端，一個連接到電源的源極端，和一個連接到第一P-型MOS晶體管的源極端的漏極端的第二P-型MOS晶體管；具有一個通過其輸入該輸入信號的柵極端，一個源極端，和一個連接到第一P-型MOS晶體管的漏極端的漏極端的第一N-型MOS晶體管；和具有一個通過其輸入反相信號的柵極端，一個接地的源極端，和一個連接到第一N-型MOS晶體管的源極端的漏極端的第二N-型MOS晶體管。第一P-型MOS晶體管和第一N-型MOS晶體管起到CMOS反相器的功能。
在本發(fā)明的一個實施例中，電壓輸出電路包括具有一個柵極端，一個連接到電源的源極端，和一個漏極端的第三P-型MOS晶體管；具有一個柵極端，一個連接到電源的源極端，和一個連接到第三P-型MOS晶體管的柵極端的漏極端的第四P-型MOS晶體管；具有一個通過其輸入反相信號的柵極端，一個源極端，和一個連接到第三P-型MOS晶體管的漏極端的漏極端的第三N-型MOS晶體管；具有一個通過其輸入該輸入信號的柵極端，一個接地的源極端，和一個連接到第三N-型MOS晶體管的源極端的漏極端的第四N-型MOS晶體管；和具有一個通過其輸入操作信號或備用信號的柵極端，一個接地的源極端，和一個連接到第三P-型MOS晶體管的漏極端的漏極端的第五N-型MOS晶體管。
在本發(fā)明的一個實施例中，電壓輸出電路進一步包括第一輸出端和第二輸出端；并且通過第一輸出端輸出的輸出信號的極性與通過第二輸出端輸出的輸出信號的極性相反。
根據(jù)本發(fā)明的另一方面，提供了一種結(jié)合上述電壓變換電路的半導(dǎo)體器件。
以下說明上述配置的功能。
在本發(fā)明的電壓變換電路中，電壓輸出電路在接收由邏輯電路輸出的操作信號或備用信號之前，根據(jù)輸入信號和反相信號開始產(chǎn)生輸出信號。因此，電壓變換電路的輸出信號的信號波形響應(yīng)輸入信號和反相信號的信號波形的轉(zhuǎn)變開始轉(zhuǎn)變，從而使得能夠減少延遲時間。
因此，在此描述的本發(fā)明能夠?qū)崿F(xiàn)提供一種具有減少輸入和輸出端之間的信號的延遲時間的電壓變換電路，和一種使用這種電壓變換電路的半導(dǎo)體器件的優(yōu)點。
在參考附圖閱讀和理解了下面的詳細(xì)說明之后，本發(fā)明的這些和其它優(yōu)點對本領(lǐng)域技術(shù)人員是顯而易見的。
圖1是表示根據(jù)本發(fā)明的一個實施例的電壓變換電路的電路圖；圖2是圖1的電壓變換電路中的信號的時序圖，其中電壓變換電路從備用狀態(tài)釋放；圖3是圖1的電壓變換電路中的信號的時序圖，其中電壓變換電路從備用狀態(tài)釋放，并且輸入信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)；圖4是圖1的電壓變換電路中的信號的時序圖，其中電壓變換電路從備用狀態(tài)釋放，并且輸入信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)；圖5是表示根據(jù)本發(fā)明另一個實施例的電壓變換電路的電路圖；圖6是表示圖1和圖5的、各帶有兩個輸出端的電壓變換電路的電路圖；圖7是表示一個常用電壓變換電路的電路圖；圖8是表示一個反相電路的電路圖；圖9是表示另一個示例的常用電壓變換電路的電路圖；圖10是圖9的電壓變換電路中的信號的時序圖，其中電壓變換電路從備用狀態(tài)釋放；圖11是圖9的電壓變換電路中的信號的時序圖，其中電壓變換電路從備用狀態(tài)釋放，并且輸入信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)；和圖12是圖9的電壓變換電路中的信號的時序圖，其中電壓變換電路從備用狀態(tài)釋放，并且輸入信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)。
圖1是表示根據(jù)本發(fā)明一個實施例的電壓變換電路1的電路圖。
圖1所示的本發(fā)明的電壓變換電路1具有備用功能，并且包括緩沖電路10(控制電路)，反相電路15(倒置電路)，輸出具有H狀態(tài)、L狀態(tài)、或高阻抗?fàn)顟B(tài)的三態(tài)電路20(三態(tài)邏輯電路)，將輸入信號電壓變換到預(yù)定電壓的電壓輸出電路25，和負(fù)載P-型MOS晶體管30a(負(fù)載電路)。在電壓變換電路1中，邏輯電路40包括電壓輸出電路25和負(fù)載電路30a。
本發(fā)明的電壓變換電路1根據(jù)輸入到緩沖電路10的CEB端的CEB信號，控制通過三態(tài)電路20的AD端輸入的、滿足上述電壓條件A的AD(地址)信號(H狀態(tài)VDD2，L狀態(tài)VSS2)，并且以最小的延遲時間，通過電壓輸出電路25的ADOUTB端輸出一個通過AD信號的電壓變換獲得的ADOUTB信號(H狀態(tài)VDD1，L狀態(tài)VSS1)。
三態(tài)電路20的AD端是電壓變換電路1的輸入端。緩沖電路10的CEB端是電壓變換電路1的控制端。電壓輸出電路25的ADOUTB端是電壓變換電路1的輸出端。
CEB信號是電壓變換電路1用于在備用狀態(tài)與操作狀態(tài)之間切換的控制信號。
緩沖電路10包括兩個串聯(lián)連接的反相電路，每個反相電路具有一個CMOS晶體管。
第一級反相電路(第一倒置控制電路)包括P-型MOS晶體管10b和N-型MOS晶體管10a。P-型MOS晶體管10b的漏極和柵極端分別連接到N-型MOS晶體管10a的漏極和柵極端。P-型MOS晶體管10b和N-型MOS晶體管10a的漏極端都是第一級反相電路的輸出端，并且連接到第二級反相電路的輸入端。P-型MOS晶體管10b和N-型MOS晶體管10a的柵極端都是緩沖電路10的輸入端，和向其輸入用于在備用狀態(tài)與操作狀態(tài)之間切換的CEB信號的CEB端。P-型MOS晶體管10b和N-型MOS晶體管10a的源極端中的每一個連接到電源電壓VDD2和VSS2＝GND(接地)。
第二級反相電路(第二倒置控制電路)也包括P-型MOS晶體管10d和N-型MOS晶體管10c，并且具有與第一級反相電路中相同的連接。P-型MOS晶體管10d和N-型MOS晶體管10c的柵極端都是第二級反相電路的輸入端，并且都連接到第一級反相電路的輸出端。P-型MOS晶體管10d和N-型MOS晶體管10c的漏極端都是緩沖電路10的輸出端，并且都連接到節(jié)點A。P-型MOS晶體管10d和N-型MOS晶體管10c的源極端分別連接到電源電壓VDD2和VSS2＝GND(接地)。
反相電路15包括P-型MOS晶體管15b和N-型MOS晶體管15a。P-型MOS晶體管15b的漏極和柵極端分別連接到N-型MOS晶體管15a的漏極和柵極端。P-型MOS晶體管15b和N-型MOS晶體管15a的漏極端都是反相電路15的輸出端。P-型MOS晶體管15b和N-型MOS晶體管15a的柵極都是反相電路15的輸入端。反相電路15的輸出端經(jīng)過節(jié)點C連接到三態(tài)電路20的N-型MOS晶體管20a的柵極端，負(fù)載P-型MOS晶體管30a的柵極端，和電壓輸出電路25的N-型MOS晶體管25c的柵極端。反相電路15的輸入端經(jīng)過節(jié)點A連接到緩沖電路10的輸出端，和三態(tài)電路20的P型MOS晶體管20d的柵極端。P-型MOS晶體管15b和N-型MOS晶體管15a的源極端分別連接到電源電壓VDD2和VSS2(GND接地)。
三態(tài)電路20包括N-型MOS晶體管20a，N-型MOS晶體管20b，P-型MOS晶體管20c，和P-型MOS晶體管20d。P-型MOS晶體管20c和N-型MOS晶體管20b形成了一個CMOS晶體管。P-型MOS晶體管20d和N-型MOS晶體管20a分別連接到P-型MOS晶體管20c和N-型MOS晶體管20b的源極端。
P-型MOS晶體管20c的漏極和柵極端分別連接到N-型MOS晶體管20b的漏極和柵極端。P-型MOS晶體管20c和N-型MOS晶體管20b的漏極端都是三態(tài)電路20的輸出端。P-型MOS晶體管20c和N-型MOS晶體管20b的柵極端都是三態(tài)電路20的輸入端。三態(tài)電路20的輸出端經(jīng)過節(jié)點B連接到負(fù)載P-型MOS晶體管30a的漏極端和電壓輸出電路25的N-型MOS晶體管25a的柵極端。三態(tài)電路20的輸入端是通過其輸入AD信號(地址信號)的AD端，并且連接到電壓輸出電路25中的N-型MOS晶體管25b的柵極端。
P-型MOS晶體管20c和N-型MOS晶體管20b的源極端分別連接到P-型MOS晶體管20d和N-型MOS晶體管20a的漏極端。P-型MOS晶體管20d的源極和柵極端分別連接到電源電壓VDD2和反相電路15的輸入端。N-型MOS晶體管20a的源極和柵極端分別連接到VSS2(GND接地)，和反相電路15的輸出端。
將節(jié)點B上拉到電源電壓VDD2的負(fù)載P-型MOS晶體管30a的源極端連接到電源電壓VDD2，并且其漏極和柵極端分別連接到節(jié)點B和節(jié)點C。
電壓輸出電路25包括并聯(lián)連接的P-型MOS晶體管25d和25e。P-型MOS晶體管25d和25e的源極端都連接到電源電壓VDD1。P-型MOS晶體管25d和25e的漏極端分別連接到N-型MOS晶體管25a和25c的漏極端。P-型MOS晶體管25d和25e的柵極端分別連接到N-型MOS晶體管25c和25a的漏極端。N-型MOS晶體管25c的源極端連接到N-型MOS晶體管25b的漏極端。P-型MOS晶體管25e和N-型MOS晶體管25c的漏極端都是電壓變換電路1的ADOUTB端(輸出端)。N-型MOS晶體管25a和25b的源極端都連接到VSS1(GND接地)。N-型MOS晶體管25a和25c的柵極端分別經(jīng)過節(jié)點B和節(jié)點C各自連接到三態(tài)電路20和反相電路15的輸出端。N-型MOS晶體管25b的柵極端連接到三態(tài)電路20的AD端(輸入端)。
接下來，說明圖1的本發(fā)明的電壓變換電路1的操作。當(dāng)通過CEB端(控制端)輸入的CEB信號處在L狀態(tài)時，電壓變換電路1處在操作狀態(tài)，并且當(dāng)CEB信號在H狀態(tài)時，處于備用狀態(tài)。
當(dāng)CEB信號處在H狀態(tài)(VDD2)時，H狀態(tài)的CEB信號輸入到緩沖電路10的輸入端，并且通過包括兩個CMOS晶體管的緩沖電路10的輸出端輸出H狀態(tài)的輸出信號(備用/操作控制信號)。H狀態(tài)的輸出信號經(jīng)過節(jié)點A輸入到反相電路15的輸入端和三態(tài)電路20中的P-型MOS晶體管20d的柵極端。因此，P-型MOS晶體管20d轉(zhuǎn)到OFF狀態(tài)。此外，通過已經(jīng)輸入了H狀態(tài)信號的反相電路15的輸出端輸出一個L狀態(tài)輸出信號(第一反信號)。L狀態(tài)輸出信號輸入到三態(tài)電路20中的N-型MOS晶體管20a、電壓輸出電路25中的N-型MOS晶體管25c、和負(fù)載P-型MOS晶體管30a的柵極端。在這種情況下，N-型MOS晶體管20a和N-型MOS晶體管25c轉(zhuǎn)到OFF狀態(tài)，而負(fù)載P-型MOS晶體管30a轉(zhuǎn)到ON狀態(tài)。
在這種情況下，當(dāng)輸入到三態(tài)電路20的AD端的AD信號在H狀態(tài)或L狀態(tài)時，P-型MOS晶體管20d和N-型MOS晶體管20a處于OFF狀態(tài)，從而使連接到P-型MOS晶體管20c和N-型MOS晶體管20b的漏極端的三態(tài)電路20的輸出端處在高阻抗?fàn)顟B(tài)。因此，將三態(tài)電路20的輸出狀態(tài)固定到高阻抗?fàn)顟B(tài)。但是，由于P-型MOS晶體管30a將節(jié)點B保持在H狀態(tài)，從而將一個H狀態(tài)信號(備用信號)輸入到電壓輸出電路25中的-型MOS晶體管25a的柵極端。
當(dāng)N-型MOS晶體管25a的柵極端轉(zhuǎn)到H狀態(tài)時，N-型MOS晶體管25a轉(zhuǎn)到ON狀態(tài)，并且N-型MOS晶體管25a的柵極端轉(zhuǎn)到L狀態(tài)。在這種情況下，N-型MOS晶體管25c的柵極端接收到反相電路15經(jīng)過節(jié)點C輸出的L狀態(tài)輸出信號，同時把H狀態(tài)或L狀態(tài)的AD信號經(jīng)過AD端輸入到N-型MOS晶體管25b的柵極。因此，N-型MOS晶體管25c轉(zhuǎn)到OFF狀態(tài)，而N-型MOS晶體管25b根據(jù)AD信號轉(zhuǎn)到ON狀態(tài)或OFF狀態(tài)。因此，無論N-型MOS晶體管25b是在ON狀態(tài)還是在OFF狀態(tài)，N-型MOS晶體管25c的漏極端都保持在H狀態(tài)。
當(dāng)N-型MOS晶體管25c的漏極端轉(zhuǎn)到H狀態(tài)時，P-型MOS晶體管25d的柵極端也轉(zhuǎn)到H狀態(tài)，從而使P-型MOS晶體管25d轉(zhuǎn)到OFF狀態(tài)。因此，電壓輸出電路25的電源電壓VDD1不施加到N-型MOS晶體管25a的漏極端，從而使N-型MOS晶體管25a的漏極端保持在L狀態(tài)。
當(dāng)N-型MOS晶體管25a的漏極端轉(zhuǎn)到L狀態(tài)時，P-型MOS晶體管25e的柵極端經(jīng)過節(jié)點D轉(zhuǎn)到L狀態(tài)，從而使P-型MOS晶體管25e轉(zhuǎn)到ON狀態(tài)。因此，將電壓輸出電路25的電源電壓VDD1施加到N-型MOS晶體管25c的漏極端。在這種情況下，由于N-型MOS晶體管25c處在OFF狀態(tài)，通過連接到N-型MOS晶體管25c的漏極端的電壓輸出電路25的ADOUTB端輸出一個H狀態(tài)(VDD1)信號。
因此，在電壓變換電路1中，如果輸入到CEB端(控制端)的CEB信號處在H狀態(tài)，那么無論輸入到AD端(輸入端)的AD信號是在H狀態(tài)還是在L狀態(tài)，通過ADOUTB端(輸出端)輸出的ADOUTB信號始終在H狀態(tài)，從而將電壓變換電路1保持在備用狀態(tài)。
接下來，當(dāng)CEB信號處于L狀態(tài)(VSS2)時，L狀態(tài)的CEB信號輸入到緩沖電路10的CEB端(輸入端)，從而通過緩沖電路10的輸出端輸出一個L狀態(tài)輸出信號。這個L狀態(tài)輸出信號經(jīng)過節(jié)點A輸入到反相電路15的輸入端和三態(tài)電路20中的P-型MOS晶體管20d的柵極端。在這種情況下，通過反相電路15的輸出端輸出一個H狀態(tài)輸出信號。這個H狀態(tài)輸出信號經(jīng)過節(jié)點C輸入到三態(tài)電路20中的N-型MOS晶體管20a、電壓輸出電路25中的N-型MOS晶體管25c、和負(fù)載P-型MOS晶體管30a的柵極，從而使N-型MOS晶體管20a和N-型MOS晶體管25c轉(zhuǎn)到ON狀態(tài)，同時使負(fù)載P-型MOS晶體管30a轉(zhuǎn)到OFF狀態(tài)。
此外，通過其柵極接收L狀態(tài)信號的P-型MOS晶體管20d轉(zhuǎn)到ON狀態(tài)。因此，三態(tài)電路20中的N-型MOS晶體管20a和P-型MOS晶體管20d都轉(zhuǎn)到ON狀態(tài)。三態(tài)電路20根據(jù)通過AD端(輸入端)輸入的H狀態(tài)或L狀態(tài)的AD信號，向節(jié)點B輸出一個輸出信號(操作信號)。
在這種情況下，如果輸入到三態(tài)電路20的AD端的AD信號處在H狀態(tài)，那么H狀態(tài)AD信號輸入到P-型MOS晶體管20c和N-型MOS晶體管20b的柵極端，以及電壓輸出電路25中的N-型MOS晶體管25b的柵極端。由于P-型MOS晶體管20d和N-型MOS晶體管20a都轉(zhuǎn)到ON狀態(tài)，P-型MOS晶體管20c和N-型MOS晶體管20b作為一個CMOS晶體管操作，從而使N-型MOS晶體管25b也轉(zhuǎn)到ON狀態(tài)。因此，通過連接到P-型MOS晶體管20c和N-型MOS晶體管20b的漏極端的三態(tài)電路20的輸出端輸出一個L狀態(tài)輸出信號。這個L狀態(tài)輸出信號經(jīng)過節(jié)點B輸入到電壓輸出電路25中的N-型MOS晶體管25a的柵極端。
當(dāng)N-型MOS晶體管25a的柵極轉(zhuǎn)到L狀態(tài)時，N-型MOS晶體管25a轉(zhuǎn)到OFF狀態(tài)，并且N-型MOS晶體管25a的漏極端轉(zhuǎn)到H狀態(tài)。在這種情況下，來自反相電路15的一個H狀態(tài)信號經(jīng)過節(jié)點C輸入到輸入N-型MOS晶體管25c的柵極端。因此，N-型MOS晶體管25c和N-型MOS晶體管25b都轉(zhuǎn)到ON狀態(tài)，同時使N-型MOS晶體管25c的漏極端轉(zhuǎn)到L狀態(tài)。
當(dāng)N-型MOS晶體管25c的漏極端轉(zhuǎn)到L狀態(tài)時，P-型MOS晶體管25d的柵極端也轉(zhuǎn)到L狀態(tài)，從而使P-型MOS晶體管25d轉(zhuǎn)到ON狀態(tài)。因此，電壓輸出電路25的電源電壓VDD1施加到N-型MOS晶體管25a的漏極端，從而使節(jié)點D保持在H狀態(tài)。當(dāng)N-型MOS晶體管25a的漏極端轉(zhuǎn)到H狀態(tài)時，P-型MOS晶體管25e的柵極端也經(jīng)過節(jié)點D轉(zhuǎn)到H狀態(tài)，從而使P-型MOS晶體管25e轉(zhuǎn)到OFF狀態(tài)。因此，電壓輸出電路25的電源電壓VDD1不施加到N-型MOS晶體管25c的漏極端，從而使N-型MOS晶體管25c的漏極端保持在L狀態(tài)，以便通過連接到N-型MOS晶體管25c的漏極端的電壓輸出電路25的ADOUTB端輸出一個L狀態(tài)(VSS1)信號。
當(dāng)CEB信號處在L狀態(tài)(VSS2)時，如果輸入到三態(tài)電路20的AD端的AD信號處在L狀態(tài)，那么將L狀態(tài)的AD信號輸入到P-型MOS晶體管20c和N-型MOS晶體管20b的柵極端，以及電壓輸出電路25中的N-型MOS晶體管25b的柵極端。由于P-型MOS晶體管20d和N-型MOS晶體管20a都在ON狀態(tài)，P-型MOS晶體管20c和N-型MOS晶體管20b作為一個CMOS晶體管操作，從而使N-型MOS晶體管25b轉(zhuǎn)到OFF狀態(tài)。因此，通過連接到P-型MOS晶體管20c和N-型MOS晶體管20b的漏極端的三態(tài)電路20的輸出端輸出一個H狀態(tài)輸出信號。這個H狀態(tài)輸出信號經(jīng)過節(jié)點B輸入到電壓輸出電路25中的N-型MOS晶體管25a的柵極端。
當(dāng)N-型MOS晶體管25a的柵極端轉(zhuǎn)到H狀態(tài)時，N-型MOS晶體管25a轉(zhuǎn)到ON狀態(tài)，從而使N-型MOS晶體管25a的漏極端轉(zhuǎn)到L狀態(tài)。在這種情況下，來自反相電路15的一個H狀態(tài)輸出信號經(jīng)過節(jié)點C輸入到N-型MOS晶體管25c的柵極端。因此，鑒于N-型MOS晶體管25c轉(zhuǎn)到ON狀態(tài)，N-型MOS晶體管25b轉(zhuǎn)到OFF狀態(tài)，從而使N-型MOS晶體管25c的漏極端具有與處于H狀態(tài)的N-型MOS晶體管25b的漏極端相同的電位。
當(dāng)N-型MOS晶體管25c的漏極端轉(zhuǎn)到H狀態(tài)時，P-型MOS晶體管25d的柵極端也轉(zhuǎn)到H狀態(tài)，從而使P-型MOS晶體管25d轉(zhuǎn)到OFF狀態(tài)。因此，電壓輸出電路25的電源電壓VDD1不施加到N-型MOS晶體管25a的漏極端，從而使N-型MOS晶體管25a的漏極端保持在L狀態(tài)。當(dāng)N-型MOS晶體管25a的漏極端轉(zhuǎn)到L狀態(tài)時，P-型MOS晶體管25e的柵極端也經(jīng)過節(jié)點D轉(zhuǎn)到L狀態(tài)，從而使P-型MOS晶體管25e轉(zhuǎn)到ON狀態(tài)。因此，電壓輸出電路25的電源電壓VDD1施加到N-型MOS晶體管25c的漏極端，從而通過連接到N-型MOS晶體管25c的漏極端的電壓輸出電路25的ADOUTB端輸出一個H狀態(tài)(VDD1)信號。
因此，在電壓變換電路1中，如果輸入到CEB端(控制端)的CEB信號處在L狀態(tài)，那么根據(jù)輸入到AD端(輸入端)的AD信號是在H狀態(tài)還是在L狀態(tài)，通過ADOUTB端(輸出端)輸出的ADOUTB信號是在L狀態(tài)或是在H狀態(tài)，從而使電壓變換電路1保持在操作狀態(tài)。
圖2是當(dāng)電壓變換電路1從備用狀態(tài)釋放時的CEB信號、AD信號、ADOUTB信號和節(jié)點A、B、C和D上的信號的時序圖。在此，CEB、AD、ADOUTB和節(jié)點A、B、C和D分別指示CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號(也分別稱為節(jié)點A信號、節(jié)點B信號、節(jié)點C信號、和節(jié)點D信號)的信號波形。節(jié)點A信號是備用/操作控制信號。節(jié)點B信號是備用信號或操作信號。節(jié)點C信號是第一反相信號。ADOUTB信號是電壓變換輸出信號。
當(dāng)圖1的電壓變換電路1從備用狀態(tài)釋放時，輸入到緩沖電路10的CEB信號從H狀態(tài)(VDD2)轉(zhuǎn)到L狀態(tài)(VSS2＝GND)。在這種情況下，連接到緩沖電路10的輸出端的節(jié)點A上的緩沖電路10的輸出信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，其中由于緩沖電路10使轉(zhuǎn)變延遲了一個延遲時間(2T)，導(dǎo)致了圖1中節(jié)點A指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
在這種情況下，如圖2中AD所示，輸入到三態(tài)電路20的AD信號固定到H狀態(tài)(VDD2)。
在這種情況下，連接到接收節(jié)點A信號的反相電路15的輸出端的節(jié)點C上的輸出信號(圖1)從L狀態(tài)轉(zhuǎn)到H狀態(tài)，其中由于反相電路15使轉(zhuǎn)變延遲了一個延遲時間(1T)，導(dǎo)致了圖2中節(jié)點C指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
響應(yīng)節(jié)點C信號波形從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變，連接到三態(tài)電路20的輸出端的節(jié)點B上的輸出信號(圖1)從H狀態(tài)轉(zhuǎn)到L狀態(tài)，其中由于三態(tài)電路20使轉(zhuǎn)變相對于節(jié)點C信號延遲了一個延遲時間(1T)，導(dǎo)致了圖2中節(jié)點B指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
響應(yīng)節(jié)點B信號波形從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變，連接到N-型MOS晶體管25a的漏極端的節(jié)點D上的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，導(dǎo)致了圖2中節(jié)點D指示的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
通過電壓變換電路1的ADOUTB端(輸出端)輸出的ADOUTB信號根據(jù)圖2中節(jié)點B和節(jié)點C指示的信號波形的定時，從H狀態(tài)轉(zhuǎn)到L狀態(tài)，導(dǎo)致了圖2中ADOUTB指示的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
如圖2中所示，節(jié)點B信號相對于節(jié)點C信號延遲了1T。在電壓輸出電路25(圖1)的操作中，最初，H狀態(tài)AD信號輸入到N-型MOS晶體管25b的柵極端，并且N-型MOS晶體管25b轉(zhuǎn)到ON狀態(tài)。接下來，節(jié)點C信號根據(jù)反相電路15的輸出信號，從L狀態(tài)轉(zhuǎn)到H狀態(tài)，從而使N-型MOS晶體管25c從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)，并且使P-型MOS晶體管30a從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)。P-型MOS晶體管30a轉(zhuǎn)到OFF狀態(tài)，并且不影響節(jié)點B信號(三態(tài)電路20的輸出信號)中的變化。當(dāng)N-型MOS晶體管25b和N-型MOS晶體管25c轉(zhuǎn)到ON狀態(tài)時，N-型MOS晶體管25b和N-型MOS晶體管25c的漏極端從H狀態(tài)轉(zhuǎn)到L狀態(tài)，從而使通過電壓輸出電路25的ADOUTB端輸出的ADOUTB信號也從開始H狀態(tài)(VDD1)轉(zhuǎn)變到L狀態(tài)(GND)。在這種情況下，P-型MOS晶體管25d從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。在這種轉(zhuǎn)變過程中，節(jié)點B信號(三態(tài)電路20的輸出信號)從H狀態(tài)轉(zhuǎn)到L狀態(tài)，并且結(jié)合這種轉(zhuǎn)變，N-型MOS晶體管25a從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)，并且連接到N-型MOS晶體管25a的漏極端的節(jié)點D上的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)。結(jié)果，將H狀態(tài)的節(jié)點D信號輸入到P-型MOS晶體管25e的柵極端，P-型MOS晶體管25e從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)，并且沒有電流流過電源電壓VDD1與GND(VSS1)之間的P-型MOS晶體管25e、N-型MOS晶體管25c、和N-型MOS晶體管25b。
如上所述，電壓輸出電路25中的ADOUTB信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變是從圖2中節(jié)點C的信號波形從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變開始點開始的，而與節(jié)點B信號的延遲時間無關(guān)。因此，從開始點流逝的時間就是延遲時間(CT)。
因此，如圖2中ADOUTB信號波形所示，電壓變換電路1從備用狀態(tài)的釋放與ADOUTB信號通過ADOUTB端(輸出端)的輸出之間的延遲時間是2T+CT。這個延遲時間在CEB信號從H狀態(tài)到達(VDD2)/2的電壓值時開始，并且在ADOUTB信號從H狀態(tài)到達(VDD1)/2的電壓值時結(jié)束。
當(dāng)輸入到三態(tài)電路20的AD信號固定到L狀態(tài)(VSS2)時，ADOUTB信號始終在H狀態(tài)。在這種情況下，在電壓變換電路1從備用狀態(tài)的釋放與ADOUTB信號通過ADOUTB端(輸出端)輸出之間不存在延遲時間。
因此，電壓變換電路1從備用狀態(tài)的釋放與ADOUTB信號(輸出信號)的輸出之間的延遲時間最多是2T+CT(最壞的情況)。
參考圖2和10的時序圖，比較電壓變換電路1從備用狀態(tài)釋放與電壓輸出電路25中的ADOUTB信號的電壓轉(zhuǎn)變之間的延遲時間CT，和電壓變換電路120(圖9中的常用示例)從備用狀態(tài)的釋放與電壓輸出電路80中ADOUTB信號的電壓轉(zhuǎn)變之間的延遲時間AT。評價以下的改進。在常用示例中，延遲時間AT在節(jié)點B信號波形(圖10)開始轉(zhuǎn)變時開始，并且在ADOUTB信號波形響應(yīng)節(jié)點D信號波形的轉(zhuǎn)變而轉(zhuǎn)變時結(jié)束，節(jié)點D信號波形已經(jīng)響應(yīng)節(jié)點B信號波形的轉(zhuǎn)變發(fā)生了轉(zhuǎn)變。另一方面，本發(fā)明的延遲時間CT在節(jié)點C信號波形(圖2)開始轉(zhuǎn)變時開始，并且在ADOUTB信號響應(yīng)節(jié)點C信號波形的轉(zhuǎn)變而轉(zhuǎn)變時結(jié)束。
結(jié)果，對應(yīng)于節(jié)點C ADOUTB的一串信號轉(zhuǎn)變的延遲時間CT顯然比對應(yīng)于節(jié)點B節(jié)點D ADOUTB的一串信號轉(zhuǎn)變的延遲時間AT減少。
接下來，說明圖1中的電壓變換電路1中，在電壓變換電路1從備用狀態(tài)釋放之后，輸入到緩沖電路50的CEB信號保持在L狀態(tài)并且輸入到三態(tài)電路20的AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)的情況。
圖3是顯示在本發(fā)明的電壓變換電路1從備用狀態(tài)釋放之后，當(dāng)AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)時的CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號的時序圖。在此，CEB、AD，ADOUTB、和節(jié)點A、B、C和D分別指示CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號(也分別稱為節(jié)點A信號、節(jié)點B信號、節(jié)點C信號、和節(jié)點D信號)的信號波形。
如圖3的CEB所示，由于電壓變換電路1已經(jīng)從備用狀態(tài)釋放，CEB信號固定到L狀態(tài)(GND)。
由于CEB信號在L狀態(tài)(GND)，所以節(jié)點A信號在L狀態(tài)。因此，沒有延遲時間，導(dǎo)致了圖3中節(jié)點A指示的L狀態(tài)信號波形(在L狀態(tài)GND)。
AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，導(dǎo)致了圖3中AD指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點B信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，其中由于其中輸入AD信號的三態(tài)電路20使得轉(zhuǎn)變延遲了一個延遲時間(1T)，導(dǎo)致了圖3中節(jié)點B指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
由于作為反相電路15的輸入信號的節(jié)點A信號處在L狀態(tài)，因而節(jié)點C信號處在H狀態(tài)，其中沒有延遲時間，導(dǎo)致了圖3中節(jié)點C指示的H狀態(tài)信號波形(H狀態(tài)VDD2)。
連接到N-型MOS晶體管25a的漏極端的節(jié)點D上的信號響應(yīng)節(jié)點B信號波形從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變，從L狀態(tài)轉(zhuǎn)到H狀態(tài)，導(dǎo)致圖3中節(jié)點D指示的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
根據(jù)圖3中節(jié)點B和節(jié)點C指示的信號波形的定時，ADOUTB信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，導(dǎo)致了圖3中ADOUTB指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
如圖3中所示，節(jié)點C信號固定到H狀態(tài)，其中沒有延遲時間。在圖1的電壓輸出電路25的操作中，最初，把從L狀態(tài)轉(zhuǎn)變到H狀態(tài)的AD信號輸入到N-型MOS晶體管25b的柵極端，從而使N-型MOS晶體管25b從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。接下來，H狀態(tài)的節(jié)點C信號使得N-型MOS晶體管25c和P-型MOS晶體管30a能夠分別轉(zhuǎn)到ON狀態(tài)和OFF狀態(tài)。由于P-型MOS晶體管30a在OFF狀態(tài)，因而對作為三態(tài)電路20的輸出信號的節(jié)點B信號沒有影響。當(dāng)N-型MOS晶體管25b和N-型MOS晶體管25c轉(zhuǎn)到ON狀態(tài)時，N-型MOS晶體管25b和N-型MOS晶體管25c的漏極從H狀態(tài)轉(zhuǎn)到L狀態(tài)，并且通過電壓輸出電路25的ADOUTB端輸出的ADOUTB信號也開始從H狀態(tài)(VDD1)向L狀態(tài)(GND)轉(zhuǎn)變。在這種情況下，P-型MOS晶體管25d從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)。在這種轉(zhuǎn)變的過程中，作為接收從L狀態(tài)轉(zhuǎn)變到H狀態(tài)的AD信號輸入的三態(tài)電路20的輸出信號的節(jié)點B信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)。與此結(jié)合，N-型MOS晶體管25a從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)，連接到N-型MOS晶體管25a的漏極端的節(jié)點D上的信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)。此后，電壓變換電路1以類似于上述的當(dāng)電壓變換電路1從備用狀態(tài)釋放時的方式操作。
如上所述，電壓輸出電路25中的ADOUTB信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變從AD信號波形從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變開始點開始(圖3)。因此，從開始點流逝的時間就是延遲時間(CT)。
因此，當(dāng)電壓變換電路1從備用狀態(tài)釋放時，并且在其后，輸入到AD端(輸入端)的AD信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，從上述AD信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變開始點測量釋放與ADOUTB信號通過ADOUTB端(輸出端)輸出之間的延遲時間。因此，如圖3中ADOUTB信號波形所示，延遲時間是CT。延遲時間在AD信號波形從L狀態(tài)轉(zhuǎn)到H狀態(tài)時開始，并且在ADOUTB信號從H狀態(tài)到達(VDD1)/2的值時結(jié)束。
參考圖3和11的時序圖，將本發(fā)明電壓變換電路1從備用狀態(tài)釋放之后，輸入到三態(tài)電路20的AD信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變，和電壓輸出電路25中的ADOUTB信號的電壓轉(zhuǎn)變之間的延遲時間CT，與電壓變換電路120(圖9中的慣用示例)從備用狀態(tài)釋放之后，輸入到NOR電路60的AD信號從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變，和電壓輸出電路80中的ADOUTB信號的電壓轉(zhuǎn)變之間的延遲時間1T+BT相比較。評價以下的改進。在常用示例中，延遲時間AT在AD信號轉(zhuǎn)變狀態(tài)時開始(圖11)，并且在ADOUTB信號響應(yīng)節(jié)點C波形的轉(zhuǎn)變而轉(zhuǎn)變狀態(tài)時結(jié)束。另一方面，本發(fā)明的延遲時間CT在AD信號(圖3)轉(zhuǎn)變狀態(tài)時開始，并且在ADOUTB信號立即響應(yīng)AD信號波形的轉(zhuǎn)變而轉(zhuǎn)變狀態(tài)時結(jié)束。
結(jié)果是，對應(yīng)于AD ADOUTB的一串信號轉(zhuǎn)變的延遲時間CT顯然比對應(yīng)于AD節(jié)點C ADOUTB的一串信號轉(zhuǎn)變的延遲時間1T+BT短。
接下來，說明在圖1中的電壓變換電路1中，在電壓變換電路1從備用狀態(tài)釋放之后，輸入到緩沖電路50的CEB信號保持在L狀態(tài)，并且輸入到三態(tài)電路20的AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時的情況。
圖4是顯示本發(fā)明的電壓變換電路1從備用狀態(tài)釋放之后，當(dāng)AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時的CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號的時間圖。在此，CEB、AD、ADOUTB和節(jié)點A、B、C和D分別指示CEB信號、AD信號、ADOUTB信號、和節(jié)點A、B、C和D上的信號(也分別稱為節(jié)點A信號、節(jié)點B信號、節(jié)點C信號、和節(jié)點D信號)的信號波形。
如圖4的CEB所示，由于電壓變換電路1已經(jīng)從備用狀態(tài)釋放，CEB信號固定到L狀態(tài)(GND)。
由于CEB信號處在L狀態(tài)(GND)，所以節(jié)點A信號處在L狀態(tài)。因此，不存在延遲時間，導(dǎo)致了圖4中節(jié)點A指示的L狀態(tài)信號波形(在L狀態(tài)GND)。
AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，導(dǎo)致了圖4中AD指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
節(jié)點B信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)，其中由于對其輸入AD信號的三態(tài)電路20使轉(zhuǎn)變延遲了一個延遲時間(1T)，導(dǎo)致圖4中節(jié)點B指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
由于作為反相電路15的輸入信號的節(jié)點A信號處在L狀態(tài)，所以節(jié)點C信號處在H狀態(tài)，其中沒有延遲時間，導(dǎo)致了圖4中節(jié)點C指示的H狀態(tài)信號波形(H狀態(tài)VDD2)。
響應(yīng)節(jié)點B信號波形從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變，連接到N-型MOS晶體管25a的漏極端的節(jié)點D上的信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)，導(dǎo)致了圖4中節(jié)點D指示的信號波形(H狀態(tài)VDD1，L狀態(tài)GND)。
ADOUTB信號根據(jù)圖4中節(jié)點B和節(jié)點C指示的信號波形的定時，從L狀態(tài)轉(zhuǎn)到H狀態(tài)，導(dǎo)致了圖4中ADOUTB指示的信號波形(H狀態(tài)VDD2，L狀態(tài)GND)。
如圖4中所示，節(jié)點C信號保持在H狀態(tài)，其中沒有延遲時間。在圖1的電壓輸出電路25的操作中，最初，把從H狀態(tài)轉(zhuǎn)變到L狀態(tài)的AD信號輸入到N-型MOS晶體管25b的柵極端，從而使N-型MOS晶體管25b從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)。接下來，H狀態(tài)的節(jié)點C信號使得N-型MOS晶體管25c和P-型MOS晶體管30a能夠分別轉(zhuǎn)到ON狀態(tài)和OFF狀態(tài)。由于P-型MOS晶體管30a在OFF狀態(tài)，因此對作為三態(tài)電路20的輸出信號的節(jié)點B信號沒有影響。
當(dāng)AD信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)時，作為接收AD信號的三態(tài)電路20的輸出信號的節(jié)點B信號從L狀態(tài)轉(zhuǎn)到H狀態(tài)。與此結(jié)合，N-型MOS晶體管25a從OFF狀態(tài)轉(zhuǎn)到ON狀態(tài)，并且連接到N-型MOS晶體管25a的漏極端的節(jié)點D上的信號從H狀態(tài)轉(zhuǎn)到L狀態(tài)。在這種情況下，N-型MOS晶體管25c的漏極端轉(zhuǎn)到與N-型MOS晶體管25b的漏極端相同的電位。
當(dāng)節(jié)點D信號轉(zhuǎn)到L狀態(tài)時，P-型MOS晶體管25e轉(zhuǎn)到ON狀態(tài)。在這種情況下，電源電壓VDD1施加到N-型MOS晶體管25c的漏極，從而使通過ADOUTB端輸出的ADOUTB信號也開始從L狀態(tài)(GND)向H狀態(tài)(VDD1)轉(zhuǎn)變。接下來，P-型MOS晶體管25d從ON狀態(tài)轉(zhuǎn)到OFF狀態(tài)。
如上所述，當(dāng)AD信號波形從H狀態(tài)轉(zhuǎn)到L狀態(tài)時，電壓輸出電路25中的ADOUTB信號開始從L狀態(tài)到H狀態(tài)的轉(zhuǎn)變(圖4)。從開始點流逝的時間就是延遲時間(DT)。
因此，如圖4中ADOUTB信號波形所示，在電壓變換電路1從備用狀態(tài)釋放之后，通過AD端(輸入端)輸入的AD信號從H狀態(tài)向L狀態(tài)的轉(zhuǎn)變與ADOUTB信號通過ADOUTB端(輸出端)的輸出之間的延遲時間是1T+DT。延遲時間在AD信號從H狀態(tài)到達(VDD2)/2的電壓時開始，并且在ADOUTB信號從L狀態(tài)(GND)到達(VDD1)/2電壓時結(jié)束。
參考圖4和12的時序圖，將本發(fā)明的電壓變換電路1從備用狀態(tài)釋放之后，輸入到三態(tài)電路20的AD信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變，和電壓輸出電路25中的ADOUTB信號的電壓轉(zhuǎn)變之間的延遲時間1T+DT，與電壓變換電路120(圖9中的慣用示例)從備用狀態(tài)釋放之后，輸入到NOR電路60的AD信號從H狀態(tài)到L狀態(tài)的轉(zhuǎn)變，和電壓輸出電路80中的ADOUTB信號的電壓轉(zhuǎn)變之間的延遲時間1T+AT相比較。評價以下的改進。在常用示例中，延遲時間1T+AT在AD信號轉(zhuǎn)變狀態(tài)時開始(圖12)，并且在ADOUTB信號響應(yīng)節(jié)點C信號波形的轉(zhuǎn)變而轉(zhuǎn)變狀態(tài)時結(jié)束。另一方面，本發(fā)明的延遲時間1T+DT在AD信號轉(zhuǎn)變狀態(tài)時開始(圖4)，并且在N-型MOS晶體管25b響應(yīng)AD信號波形的轉(zhuǎn)變完全轉(zhuǎn)變到OFF之后，在ADOUTB信號轉(zhuǎn)變狀態(tài)時結(jié)束。
結(jié)果，對應(yīng)于AD ADOUTB的一串信號轉(zhuǎn)變的延遲時間1T+DT顯然比對應(yīng)于AD節(jié)點C ADOUTB的一串信號轉(zhuǎn)變的延遲時間1T+AT縮短。
根據(jù)上述配置，圖1的本發(fā)明的電壓變換電路1可以具有比圖9的常用電壓變換電路120縮短的輸入信號與輸出信號之間的延遲時間，并且對于信號傳輸而言具有高的存取速度。
應(yīng)當(dāng)注意，盡管在實際電壓變換電路中，輸入信號與輸出信號之間的延遲時間是根據(jù)晶體管的尺寸、電路器件之間的布線等確定的，但是從本發(fā)明的上述實施例中可以知道，電壓變換電路1可以具有實際上比圖9的電壓變換電路120縮短的延遲時間。
圖5是顯示根據(jù)本發(fā)明另一個實施例的電壓變換電路2的電路圖。圖5的電壓變換電路2具有與圖1的電壓變換電路1相同的配置，只是電壓變換電路2不帶有圖1的電壓變換電路1的反相電路15。
在圖5的電壓變換電路2中，緩沖電路10中的包括P-型MOS晶體管10b和N-型MOS晶體管10a的第一級反相電路的輸出端連接到節(jié)點C。電壓變換電路2中的緩沖電路10的第一級反相電路具有與圖1的電壓變換電路1中的反相電路15相同的功能。更具體地講，緩沖電路10中的第一級反相電路的輸出信號經(jīng)過節(jié)點C提供到三態(tài)電路20中的N-型MOS晶體管20a，負(fù)載P-型MOS晶體管30a，和電壓輸出電路25中的N-型MOS晶體管25c的柵極端。
根據(jù)上述配置，圖5的電壓變換電路2具有與圖1的電壓變換電路1相同的效果，并且根據(jù)電路尺寸和布線布局，與電壓變換電路1相比，可以進一步縮短輸出信號與輸出信號之間的延遲時間，和就信號傳輸而言具有更高的存取速度。
圖6是電壓輸出電路25f的電路圖，其中反相電路連接到電壓輸出電路25的每個ADOUTB端，和本發(fā)明的電壓變換電路1和2中的節(jié)點D上的P-型MOS晶體管25d和N-型MOS晶體管25a的漏極端。通過控制反相電壓，兩個反相電路輸出具有不同極性的信號。
連接到電壓輸出電路25f的ADOUTB端的反相電路包括P-型MOS晶體管35b和N-型MOS晶體管35a。連接到節(jié)點D上的P-型MOS晶體管25d和N-型MOS晶體管25a的漏極端的反相電路包括P-型MOS晶體管35d和N-型MOS晶體管35c。
因此，具有圖6中的電壓輸出電路25f的電壓變換電路1和2各具有兩個輸出端，并且同時輸出兩個具有不同極性的輸出信號。結(jié)果，電壓變換電路1和2中的每一個都可以將一個輸入信號輸出到多個電路塊，從而能夠提供多功能。
通過在諸如LSI之類的多個電路塊之間提供電壓變換電路1或2，可以獲得具有多功能的半導(dǎo)體器件。
在本發(fā)明的電壓變換電路中，電壓輸出電路在接收到邏輯電路輸出的操作信號或備用信號之前，根據(jù)一個輸入信號和一個反相信號開始產(chǎn)生一個輸出信號。因此，電壓變換電路的輸出信號的信號波形響應(yīng)輸入信號和反信號的信號波形的轉(zhuǎn)變而開始轉(zhuǎn)變，從而能夠縮短延遲時間。
熟悉本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)知道并且能夠容易地進行各種不同的其它改進，而不脫離本發(fā)明的范圍和精神。因此，所附的權(quán)利要求的范圍并不限于上述的說明，而是應(yīng)當(dāng)廣義地解釋權(quán)利要求。
權(quán)利要求
1.一種用于將輸入信號的電壓變換為輸出信號的電壓的電壓變換電路，包括邏輯電路，用于輸出通過根據(jù)備用/操作控制信號反相和延遲輸入信號而獲得的操作信號，和具有與備用/操作控制信號相反的極性的反相信號，或通過根據(jù)反相信號相對于該反相信號延遲輸入信號而獲得的備用信號；和電壓輸出電路，用于在接收到邏輯電路輸出的操作信號或備用信號之前，根據(jù)輸入信號和反相信號開始產(chǎn)生輸出信號。
2.根據(jù)權(quán)利要求1所述的電壓變換電路，進一步包括用于產(chǎn)生備用/操作控制信號的控制電路。
3.根據(jù)權(quán)利要求1所述的電壓變換電路，進一步包括用于通過反相備用/操作控制信號來產(chǎn)生反相信號的反相電路。
4.根據(jù)權(quán)利要求2所述的電壓變換電路，其中控制電路包括用于產(chǎn)生反相信號的第一反相控制電路；和用于通過反相該反相信號來產(chǎn)生備用/操作控制信號的第二反相控制電路。
5.根據(jù)權(quán)利要求1所述的電壓變換電路，其中邏輯電路包括用于根據(jù)備用/操作控制信號和反相信號來產(chǎn)生對應(yīng)于輸入信號的操作信號的三態(tài)邏輯電路；和用于根據(jù)反相信號產(chǎn)生備用信號的負(fù)載電路。
6.根據(jù)權(quán)利要求5所述的電壓變換電路，其中三態(tài)邏輯電路包括具有一個通過其輸入該輸入信號的柵極端，一個源極端，和一個漏極端的第一P-型MOS晶體管；具有一個通過其輸入備用/操作信號的柵極端，一個連接到電源的源極端，和一個連接到第一P-型MOS晶體管的源極端的漏極端的第二P-型MOS晶體管；具有一個通過其輸入該輸入信號的柵極端，一個源極端，和一個連接到第一P-型MOS晶體管的漏極端的漏極端的第一N-型MOS晶體管；和具有一個通過其輸入反相信號的柵極端，一個接地的源極端，和一個連接到第一N-型MOS晶體管的源極端的漏極端的第二N-型MOS晶體管，其中第一P-型MOS晶體管和第一N-型MOS晶體管起到一個CMOS反相器的功能。
7.根據(jù)權(quán)利要求1所述的電壓變換電路，其中電壓輸出電路包括具有一個柵極端，一個連接到電源的源極端，和一個漏極端的第三P-型MOS晶體管；具有一個柵極端，一個連接到電源的源極端，和一個連接到第三P-型MOS晶體管的柵極端的漏極端的第四P-型MOS晶體管；具有一個通過其輸入反相信號的柵極端，一個源極端，和一個連接到第三P-型MOS晶體管的漏極端的漏極端的第三N-型MOS晶體管；具有一個通過其輸入輸入信號的柵極端，一個接地的源極端，和一個連接到第三N-型MOS晶體管的源極端的漏極端的第四N-型MOS晶體管；和具有一個通過其輸入操作信號或備用信號的柵極端，一個接地的源極端，和一個連接到第三P-型MOS晶體管的漏極端的漏極端的第五N-型MOS晶體管。
8.根據(jù)權(quán)利要求6所述的電壓變換電路，其中電壓輸出電路進一步包括第一輸出端和第二輸出端；和通過第一輸出端輸出的輸出信號的極性與通過第二輸出端輸出的輸出信號的極性相反。
9.一種加入根據(jù)權(quán)利要求1的電壓變換電路的半導(dǎo)體器件。
全文摘要
本發(fā)明提供了一種用于將輸入信號的電壓變換為輸出信號的電壓的電壓變換電路。該電路包括用于輸出一個通過根據(jù)備用/操作控制信號倒置和延遲輸入信號得到的操作信號，和具有與備用/操作控制信號相反的極性的反信號，或通過根據(jù)反信號相對于反信號延遲輸入信號得到的備用信號的邏輯電路，和用于在接收到邏輯電路輸出的操作信號或備用信號之前，根據(jù)輸入信號和反相信號開始產(chǎn)生輸出信號的電壓輸出電路。
文檔編號H03K3/356GK1463078SQ03137860
公開日2003年12月24日 申請日期2003年5月28日 優(yōu)先權(quán)日2002年5月28日
發(fā)明者森川佳直 申請人:夏普株式會社