專利名稱：濾波器芯片和濾波器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及濾波器芯片，更具體地說，本發(fā)明涉及具有多個(gè)以階梯形式配置的諧振器的濾波器芯片和裝備了這種濾波器芯片的濾波器設(shè)備。
背景技術(shù)：
在諸如蜂窩式電話機(jī)的便攜式無線設(shè)備或移動(dòng)無線設(shè)備的射頻(RF)級采用帶通濾波器。通常，要求這種帶通濾波器對通帶外頻率具有高達(dá)20dB至40dB的程度的抑制作用。在廣泛使用的傳統(tǒng)帶通濾波器結(jié)構(gòu)中，以階梯形式配置多個(gè)聲表面波諧振器。已經(jīng)對梯型濾波器建議了多種提高對通帶外頻率抑制程度的方法。
例如，建議在梯形配置中增加諧振器級的數(shù)量。還建議提高Cp/Cs比，其中Cs表示配置在梯形配置串聯(lián)分路上的諧振器的靜電電容，而Cp表示配置在梯形配置并聯(lián)分路上的諧振器的靜電電容。然而，這些建議增加了通帶中的介入損耗。
已知有基于上述考慮的另一種建議。根據(jù)此建議，為了降低通帶中的介入損耗并同時(shí)加強(qiáng)對通帶外頻率的抑制作用，給在并聯(lián)分路內(nèi)的振蕩器增加電感元件。更具體地說，利用導(dǎo)線連接梯形配置中每個(gè)并聯(lián)分路諧振器的接地電極和外封殼上的接地墊(請參見，例如，第5-183380號日本未審專利公開)。
然而，在倒裝片或面朝下安裝中，不能期望通過利用導(dǎo)線將濾波器芯片與外封殼連接在一起獲得要求的電感來對通帶外頻率實(shí)現(xiàn)足夠的抑制，在倒裝片安裝中，將其電感比導(dǎo)線的電感小的凸緣(bump)用作連接到外部的連接件。

發(fā)明內(nèi)容
本發(fā)明的總體目的是提供一種克服了上述缺陷的濾波器芯片和裝備了這種濾波器芯片的濾波器設(shè)備。
本發(fā)明的更具體目的是提供一種即使在利用具有較小電感的連接件進(jìn)行外部連接時(shí)，仍可以高度抑制通帶外頻率的濾波器芯片和濾波器設(shè)備。
利用一種濾波器芯片實(shí)現(xiàn)本發(fā)明的上述目的，該濾波器芯片包括多個(gè)串聯(lián)分路諧振器，配置在梯形配置的串聯(lián)分路上；多個(gè)并聯(lián)分路諧振器，配置在梯形配置的并聯(lián)分路上；以及公用線，連接到多個(gè)并聯(lián)分路諧振器中至少兩個(gè)并聯(lián)分路諧振器的第一電極，所述至少兩個(gè)并聯(lián)分路諧振器的第二電極連接到多個(gè)串聯(lián)分路諧振器中的相關(guān)串聯(lián)分路諧振器。該濾波器芯片利用包括公用線的電感和連接件的電感的組合電感工作。公用線優(yōu)選被設(shè)置為環(huán)形，以圍繞多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器。
利用一種濾波器設(shè)備也可以實(shí)現(xiàn)本發(fā)明的上述目的，該濾波器設(shè)備包括外封殼；以及濾波器芯片，容納在該外封殼內(nèi)。該濾波器芯片包括多個(gè)串聯(lián)分路諧振器，配置在梯形配置的串聯(lián)分路上；多個(gè)并聯(lián)分路諧振器，配置在梯形配置的并聯(lián)分路上；以及公用線，連接到多個(gè)并聯(lián)分路諧振器中至少兩個(gè)并聯(lián)分路諧振器的第一電極，所述至少兩個(gè)并聯(lián)分路諧振器的第二電極連接到多個(gè)串聯(lián)分路諧振器中的相關(guān)串聯(lián)分路諧振器，該公用線通過連接件連接到設(shè)置在外封殼上的墊上。


在結(jié)合附圖閱讀以下詳細(xì)說明時(shí)，本發(fā)明的其它目的、特征以及優(yōu)點(diǎn)將變得更加明顯，附圖包括圖1是具有多個(gè)以梯形方式配置的諧振器的濾波器的電路圖；圖2是根據(jù)本發(fā)明第一實(shí)施例的濾波器芯片的平面圖；圖3沿圖2所示線A-A’的剖視圖；
圖4示出制造根據(jù)本發(fā)明實(shí)施例的、圖2和3所示濾波器芯片的制造方法的第一步；圖5示出該制造方法的第二步；圖6示出該制造方法的第三步；圖7示出該制造方法的第四步；圖8示出該制造方法的第五步；圖9示出該制造方法的第六步；圖10示出該制造方法的第七步；圖11是根據(jù)本發(fā)明第二實(shí)施例的濾波器芯片的平面圖；圖12是圖2和3所示濾波器芯片以及圖11所示濾波器芯片的頻率特性曲線圖；圖13是將電感元件連接到帶通濾波器的電路配置的電路圖；圖14示出模擬圖13所示帶通濾波器的頻率特性的模擬結(jié)果；圖15是將多個(gè)電感元件連接到帶通濾波器的電路配置的電路圖；圖16示出模擬圖15所示帶通濾波器的頻率特性的模擬結(jié)果；圖17是將多個(gè)電感元件連接到帶通濾波器的另一種電路配置的電路圖；圖18示出模擬圖17所示帶通濾波器的頻率特性的模擬結(jié)果；圖19示出公用線與隨其集成形成的并聯(lián)分路諧振器的下部電極之間的一種關(guān)系；圖20示出公用線與隨其集成形成的并聯(lián)分路諧振器的下部電極之間的另一種關(guān)系；圖21示出公用線與隨其集成形成的并聯(lián)分路諧振器的下部電極之間的又一種關(guān)系；圖22示出公用線與隨其集成形成的并聯(lián)分路諧振器的下部電極之間的又一種關(guān)系；圖23是具有圖19至22所示結(jié)構(gòu)的濾波器芯片的頻率特性曲線圖；圖24是根據(jù)本發(fā)明第三實(shí)施例的濾波器芯片的平面圖；
圖25是沿圖24所示線A-A’的剖視圖；圖26是根據(jù)本發(fā)明第四實(shí)施例的濾波器芯片的剖視圖；圖27是根據(jù)本發(fā)明第四實(shí)施例的濾波器芯片一種變形的剖視圖；圖28是在其內(nèi)設(shè)置了凸緣的濾波器芯片的平面圖；圖29是沿圖28所示線A-A’的剖視圖；圖30是其中將圖28和29所示的濾波器芯片容納在外罩內(nèi)的濾波器設(shè)備的剖視圖；以及圖31是其中將多個(gè)聲表面波諧振器按梯形配置組合在一起的濾波器芯片的平面圖。
具體實(shí)施例方式
現(xiàn)在將參見

本發(fā)明的實(shí)施例。
根據(jù)本發(fā)明一個(gè)實(shí)施例的濾波器芯片具有圖1所示的電結(jié)構(gòu)。圖1所示的濾波器是具有給定通帶的帶通濾波器。
參見圖1，多個(gè)諧振器以梯形方式配置，其中將多個(gè)諧振器201、202、203、204、205和206設(shè)置在梯形結(jié)構(gòu)的串聯(lián)分路上，而將多個(gè)諧振器211、212、213、214、215和216設(shè)置在其并聯(lián)分路上。以下將配置在串聯(lián)分路上的諧振器稱為串聯(lián)分路諧振器，而將配置在并聯(lián)分路內(nèi)的諧振器稱為并聯(lián)分路諧振器。并聯(lián)分路諧振器211-216連接在串聯(lián)分路的信號線與公用線之間。串聯(lián)分路諧振器201-206分別與并聯(lián)分路諧振器211-216對準(zhǔn)。
采用這樣配置的濾波器，以便并聯(lián)分路諧振器211-216連接在其上的公用線直接接地(GND)，或者通過適當(dāng)電感元件接地。在將信號IN送到第一級的串聯(lián)分路諧振器201時(shí)，從末級的串聯(lián)分路諧振器206可以得到頻率調(diào)整輸出信號OUT。
圖2和3示出實(shí)現(xiàn)圖1所示電路配置的濾波器芯片的結(jié)構(gòu)。圖2是濾波器芯片的平面圖，圖3是沿圖2所示線A-A’的剖視圖。現(xiàn)在將詳細(xì)說明作為本發(fā)明第一實(shí)施例的、圖2和3所示的結(jié)構(gòu)。該濾波器芯片的諧振器是壓電薄膜諧振器。
參見圖2和3，將串聯(lián)分路諧振器201-206和并聯(lián)分路諧振器211-216形成在硅(Si)基底100上。每個(gè)諧振器201-206和211-216均是壓電薄膜諧振器，由上部電極、下部電極以及位于其間的壓電薄膜構(gòu)成。
將下部電極薄膜設(shè)置在硅基底100上，并用于形成輸入電極11、輸出電極12、每個(gè)諧振器的下部電極以及公用線15。串聯(lián)分路諧振器201-206配置在位于輸入電極11與輸出電極12之間的導(dǎo)線上。如圖3所示，串聯(lián)分路諧振器206由下部電極13、壓電薄膜31以及上部電極23對著下部電極13的部分23a構(gòu)成。并聯(lián)分路諧振器216由下部電極14、壓電薄膜31以及上部電極23對著下部電極14的部分23b構(gòu)成。
上部電極21構(gòu)成4個(gè)諧振器即串聯(lián)分路諧振器201和202以及并聯(lián)分路諧振器211和212的上部電極。類似地，上部電極22構(gòu)成4個(gè)諧振器即串聯(lián)分路諧振器203和204以及并聯(lián)分路諧振器213和214的上部電極。上部電極23構(gòu)成4個(gè)諧振器，即串聯(lián)分路諧振器205和206以及并聯(lián)分路諧振器215和216的上部電極(包括圖3所示部分23a和23b)。串聯(lián)分路諧振器201的下部電極與輸入電極11集成形成在一起，串聯(lián)分路諧振器206的下部電極(圖3示出的參見編號13所示)與輸出電極12集成形成在一起。集成形成串聯(lián)分路諧振器202和203的下部電極，而且集成形成串聯(lián)分路諧振器204和205的下部電極。
利用上述電極配置，在濾波器芯片上實(shí)現(xiàn)具有圖1所示梯型電路配置的帶通濾波器。
利用下部電極薄膜形成的公用線15與并聯(lián)分路諧振器211-216的下部電極(它們是例如下部電極14)集成形成在一起。公用線15在硅基底100上接近環(huán)形，而且圍繞串聯(lián)分路諧振器201-206、并聯(lián)分路諧振器211-216、輸入電極11以及輸出電極12。
將用于頻率調(diào)整的導(dǎo)電薄膜層25設(shè)置在并聯(lián)分路諧振器211-216的上部電極上。在圖3中，導(dǎo)電薄膜層25設(shè)置在上部電極23b上。形成空腔101，以使它到達(dá)串聯(lián)分路諧振器206的下部電極13，這樣該下部電極從硅基底100的背面露出?？涨?01具有邊長為L1的矩形截面。對于每個(gè)其它串聯(lián)分路諧振器201-205，在硅基底100上設(shè)置與空腔101相同的空腔。同樣，形成空腔102，以使它到達(dá)并聯(lián)分路諧振器216的下部電極14，這樣該電極就從硅基底100的背面露出?？涨?02具有邊長為L2的矩形截面。對于每個(gè)其它并聯(lián)分路諧振器211-215，在硅基底100上設(shè)置與空腔102相同的空腔。
在硅基底100上，將空腔101剛好形成在串聯(lián)分路諧振器201-206之下，而將空腔102剛好形成在并聯(lián)分路諧振器211-216之下。兩個(gè)相鄰串聯(lián)分路諧振器之下的空腔101之間的邊界部分還是厚度為L3的隔壁。同樣，串聯(lián)分路諧振器之下的空腔101與并聯(lián)分路諧振器之下的空腔102之間的邊界部分是厚度為L3的隔壁103。設(shè)置了諧振器和空腔的硅基底100的結(jié)構(gòu)作為整體提供諧振器或?yàn)V波器。
在此實(shí)施例中，除用于頻率調(diào)整的導(dǎo)電薄膜層25之外，用作帶通濾波器的濾波器的頻率特性還取決于剛好形成在串聯(lián)分路諧振器201-206之下的空腔101、剛好形成在并聯(lián)分路諧振器211-216之下的空腔102以及隔壁103的物理形狀。
例如，公用線15為300μm，而每個(gè)空腔101的一側(cè)的長度L1為65μm。每個(gè)空腔102的一側(cè)的長度L2為50μm，而每個(gè)隔壁103的厚度L3為20μm。
可以利用圖4至10所示的順序步驟制造上述濾波器芯片。
參見圖4，通過在(111)-切割硅基底100上進(jìn)行噴涂，生長厚度300μm的導(dǎo)電薄膜疊層。該疊層用作下部電極薄膜10。各導(dǎo)電薄膜分別由例如鉬(Mo)和鋁(Al)制成。例如，鉬膜為100nm厚，而鋁膜為50nm厚。接著，利用光刻法以及濕刻蝕法或干刻蝕法將下部電極薄膜10圖形化為給定形狀。此圖形化過程在硅基底100上產(chǎn)生公用線15、每個(gè)諧振器的下部電極(13、14等)。圖形化過程還產(chǎn)生圖2所示的輸入電極11和輸出電極12。
在完成對下部電極薄膜10形成圖形后，如圖6所示，生長用作壓電薄膜30的氮化鋁(AlN)薄膜以覆蓋硅基底100和圖形化下部電極薄膜10。例如，通過噴涂，沉積500nm厚的壓電薄膜30。然后，通過噴涂，例如在壓電薄膜30上生長100nm厚的鉬導(dǎo)電薄膜。鉬膜用作上部電極薄膜。因此，如圖7所示，利用光刻法，在上部電極薄膜20上沉積例如50nm厚的鋁膜。該鋁膜用作進(jìn)行頻率調(diào)整的導(dǎo)電薄膜層25。
如圖8所示，利用光刻法和濕刻蝕法或干刻蝕法，圖形化上部電極薄膜10，以便形成上部電極23。當(dāng)然，同時(shí)形成圖2所示的其它上部電極23。然后，如圖9所示，利用光刻法和濕刻蝕法或干刻蝕法，圖形化壓電薄膜30。下部電極13、上部電極23對著下部電極13的部分23a以及夾在它們之間的壓電薄膜31確定一個(gè)串聯(lián)分路諧振器。剛好位于導(dǎo)電層25之下用于進(jìn)行頻率調(diào)整的上部電極23的部分23b、對著部分23b的下部電極14以及夾在它們之間的壓電薄膜31確定一個(gè)并聯(lián)分路諧振器。
然后，利用光刻法在硅基底100的背面形成抗蝕圖形以僅對著下部電極13和14。硅基底的該背面對著在其上形成下部電極13和14的硅基底的正面。這樣，對在其上形成了抗蝕圖形的、硅基底的背面((100)面)進(jìn)行干刻蝕或濕刻蝕。該蝕刻過程確定空腔101和102，它們均具有矩形截面，而且剛好位于相應(yīng)下部電極13或14之下。空腔101和102被隔壁103分離。
形成在濾波器芯片上的電極薄膜，例如下部電極薄膜10和上部電極薄膜優(yōu)選由電阻低、聲阻抗高的材料制成。從該觀點(diǎn)出發(fā)，每個(gè)電極薄膜均可以是一層鉬、鉬和鋁的疊層、或者任意另一種適當(dāng)導(dǎo)電材料。壓電薄膜30并不局限于氮化鋁(AlN)，而且可以由ZnO、PZT(鋯鈦酸鉛)、或PbTiO3(鈦酸鉛)?？梢栽谏喜侩姌O上設(shè)置另一個(gè)用于進(jìn)行頻率調(diào)整或保護(hù)的薄膜。根據(jù)本發(fā)明第一實(shí)施例的濾波器芯片采用的各電極是正方形(L1×L1，L2×L2)的。然而，各電極可以是任意形狀的，例如矩形、橢圓形或圓形。
根據(jù)本發(fā)明的第一實(shí)施例，與串聯(lián)分路諧振器211-216的下部電極(例如，圖3所示的下部電極14)集成形成在一起的公用線15為環(huán)形。相反，根據(jù)本發(fā)明第二實(shí)施例，如圖11所示，連接到由下部電極薄膜形成的、并聯(lián)分路諧振器211-216的各下部電極的公用線16為矩形。除了公用線16的結(jié)構(gòu)外，根據(jù)本發(fā)明第二實(shí)施例的濾波器芯片的結(jié)構(gòu)與根據(jù)本發(fā)明第一實(shí)施例的濾波器芯片的結(jié)構(gòu)相同?？梢岳脠D4至圖10所示的同樣制造方法制造圖11所示的濾波器芯片。在圖5所示的圖形化過程中，將下部電極薄膜10形成為矩形電極導(dǎo)線16。
圖12所示的曲線(a)是在根據(jù)本發(fā)明第一實(shí)施例的濾波器芯片(帶通濾波器)的公用線15在外部接地情況下，將信號施加到輸入電極11時(shí)，獲得的通帶頻率特性。圖12所示的曲線(b)是在根據(jù)本發(fā)明第二實(shí)施例的濾波器芯片(帶通濾波器)的公用線16在外部接地情況下，將信號施加到輸入電極11時(shí)，獲得的通帶頻率特性。通過將特性曲線(a)與(b)進(jìn)行比較可以看出，與并聯(lián)分路諧振器211-216的下部電極集成的環(huán)形公用線15增強(qiáng)了對通帶外頻率的抑制程度(阻帶衰減)，而未降低最小介入損耗。
現(xiàn)在，將說明通過利用電感元件將以梯形方式配置的帶通濾波器的并聯(lián)分路諧振器接地來提高通帶外頻率的過程。
圖13示出根據(jù)本發(fā)明第二實(shí)施例的電路配置，其中濾波器芯片的所有并聯(lián)分路諧振器均連接到其公用線16，而公用線16通過電感元件連接到濾波器芯片外部的地端。
圖13是在濾波器芯片內(nèi)所有并聯(lián)分路諧振器連接到公用線16，而公用線16通過電感元件220連接到外部地端的配置的電路圖。圖14示出在逐步改變同時(shí)連接到串聯(lián)分路諧振器211-216的電子元件以具有如下電感值時(shí)獲得的通帶頻率特性的模擬結(jié)果(a)0nH(去除電感元件220)(b)0.02nH(c)0.04nH(d)0.06nH。
從該模擬結(jié)果中可以看出，在提高連接到并聯(lián)分路諧振器211-216的電感元件220的電感值時(shí)，可以更顯著提高對通帶外頻率的抑制程度。
圖15是將并聯(lián)分路諧振器組織成對、而且每對并聯(lián)分路諧振器分別連接到相應(yīng)公用線、該相應(yīng)公用線通過相應(yīng)電感元件連接到相應(yīng)地端的配置的電路圖。更具體地說，并聯(lián)分路諧振器211和212通過電感元件221a連接到位于濾波器芯片外部的相應(yīng)地端。同樣，并聯(lián)分路諧振器213和214通過電感元件221b連接到位于濾波器芯片外部的相應(yīng)地端，而并聯(lián)分路諧振器215和216通過電感元件221c連接到位于濾波器芯片外部的相應(yīng)地端。
圖16示出在逐步改變電感元件221a、221b和221c以具有如下相同的電感值時(shí)獲得的通帶頻率特性的模擬結(jié)果(a)0nH(去除電感元件)(b)0.3nH(c)0.6nH(d)0.9nH。
從該模擬結(jié)果中可以看出，在提高連接到相應(yīng)并聯(lián)分路諧振器211-216的電感元件221a、221b和221c的電感值時(shí)，可以更顯著提高對通帶外頻率的抑制程度。
圖17是通過相應(yīng)電感元件將每個(gè)并聯(lián)分路諧振器分別連接到位于濾波器芯片外部的相應(yīng)地端的配置的電路圖。更具體地說，并聯(lián)分路諧振器211通過電感元件222a連接到相應(yīng)外部地端，而并聯(lián)分路諧振器212通過電感元件222b連接到相應(yīng)外部地端。并聯(lián)分路諧振器213通過電感元件222c連接到相應(yīng)外部地端，而并聯(lián)分路諧振器214通過電感元件222d連接到相應(yīng)外部地端。此外，并聯(lián)分路諧振器215通過電感元件222e連接到相應(yīng)外部地端，而并聯(lián)分路諧振器216通過電感元件222f連接到相應(yīng)外部地端。
圖18示出在逐步改變電感元件222a-222f以具有如下相同的電感值時(shí)獲得的通帶頻率特性的模擬結(jié)果
(a)0nH(去除電感元件)(b)0.6nH(c)1.2nH(d)1.8nH。
從該模擬結(jié)果中可以看出，在提高連接到相應(yīng)并聯(lián)分路諧振器211-216的電感元件222a-222f的電感值時(shí)，可以更顯著提高對通帶外頻率的抑制程度。
通過將各模擬結(jié)果(圖14、16和18)進(jìn)行比較，可以看出，隨著共同連接到一個(gè)電感元件上的并聯(lián)分路諧振器數(shù)量的提高，即使在上述電感值較小時(shí)，仍可以更顯著提高對通帶外頻率的抑制程度。
更具體地說，在如圖15和16所示的、在濾波器芯片的各并聯(lián)諧振器成對，而且連接到通過相應(yīng)電感元件連接到相應(yīng)外部地端的相應(yīng)公用線上的情況下，這些電感元件的電感值接近等于如圖17和18所示的分別連接在相應(yīng)諧振器與相應(yīng)外部地端之間的各電感元件的電感值的一半，然而，在圖15和16所示的情況下對通帶外頻率的抑制程度與圖17和18所示情況下對通帶外頻率的抑制程度近似相同。
在圖13和14所示的、在所有并聯(lián)分路諧振器均連接到通過單個(gè)電感元件連接到外部地端的公用線15的情況下，通過將該單個(gè)電感元件設(shè)置為0.04nH的極小電感值，可以獲得的通帶外頻率抑制程度幾乎與在圖17和18所示的、在將每個(gè)電感元件設(shè)置為0.6nH的情況下，或者在圖15和16所示的、在將每個(gè)電感元件設(shè)置為0.3nH的情況下獲得的對通帶外頻率的抑制程度相同。應(yīng)該注意，0.04nH的電感接近0.3nH和0.6nH的十分之一。此外，可以使用這種極小的電感值，而不會在通帶范圍內(nèi)的高頻端顯著降低頻帶內(nèi)的信號損耗。
根據(jù)上述研究，在濾波器芯片內(nèi)將多個(gè)并聯(lián)分路諧振器連接到用作地線的公用線的配置有利于提高對通頻帶范圍外的頻率的抑制程度。即，利用相當(dāng)小的電感連接到濾波器芯片，可以實(shí)現(xiàn)要求的通帶外頻率抑制程度。換句話說，在將與傳統(tǒng)方法中使用的電感一樣大的電感設(shè)置到在其內(nèi)將多個(gè)并聯(lián)分路諧振器聚集在一起并連接到公用線的配置中時(shí)，可以實(shí)現(xiàn)極高的通帶外頻率抑制程度。尤其是，優(yōu)選將所有并聯(lián)分路諧振器連接到一個(gè)公用線16，如圖10和13至18所示，而且更優(yōu)選將公用線15形成為環(huán)形，如圖2和3所示(參見圖12)。
現(xiàn)在，將進(jìn)一步說明環(huán)形公用線15與同公用線15集成形成在一起的、并聯(lián)分路諧振器211-216的下部電極(例如，圖3所示的下部電極14)之間的關(guān)系。
在圖19所示的配置中，并聯(lián)分路諧振器211-216的下部電極包括在環(huán)形公用線15的直接環(huán)形部分或直接環(huán)形體內(nèi)。除了公用線15與并聯(lián)分路諧振器211-216的下部電極之間的關(guān)系外，這種配置的濾波器芯片的結(jié)構(gòu)與圖2和3所示的濾波器芯片的結(jié)構(gòu)相同。例如，將環(huán)形公用線15的寬度設(shè)置為200μm。
在圖20所示的配置中，與圖2和3所示的濾波器芯片類似，并聯(lián)分路諧振器211-216的下部電極與公用線15集成形成在一起，而不利用環(huán)形公用線15覆蓋并聯(lián)分路諧振器211-216。即使在這種配置中，仍將環(huán)形公用線15的寬度設(shè)置為200μm。
在圖21所示的配置中，對環(huán)形公用線15設(shè)置延伸部15a-15f，延伸部15a-15f分別對應(yīng)于并聯(lián)分路諧振器211-216。分別通過延伸部15a-15f，將并聯(lián)分路諧振器211-216的下部電極與公用線15集成形成在一起。在這種配置中，例如，可以將延伸部15a-15f的寬度設(shè)置為50μm，而將公用線15的寬度設(shè)置為200μm。
在圖22所示的配置中，與圖21所示的配置類似，對環(huán)形公用線15設(shè)置分別對應(yīng)于并聯(lián)分路諧振器211-216的延伸部15a-15f，而且分別通過延伸部15a-15f將并聯(lián)分路諧振器211-216的下部電極與公用線15集成形成在一起。例如，圖22所示的延伸部15a-15f的長度可以是100μm，而公用線15的長度可以是200μm。圖22所示的延伸部15a-15f的長度是圖21所示延伸部15a-15f的長度的兩倍。
圖23所示的曲線(a)是在具有圖19所示結(jié)構(gòu)的濾波器芯片內(nèi)形成的帶通濾波器的頻率特性，而在此所示的曲線(b)是在具有圖20所示結(jié)構(gòu)的濾波器芯片內(nèi)形成的帶通濾波器的頻率特性。曲線(c)是具有圖21所示結(jié)構(gòu)的帶通濾波器的頻率特性，而曲線(d)是具有圖22所示結(jié)構(gòu)的帶通濾波器的頻率特性。
從圖23所示的頻率特性(a)、(b)、(c)和(d)中可以看出，隨著公用線15的環(huán)形體(不包括延伸部15a-15f)與并聯(lián)分路諧振器211-216之間距離的增加，對通帶外頻率的抑制程度增強(qiáng)。因此，通過利用適當(dāng)長度的延伸部15a-15f填充公用線15的環(huán)形體與并聯(lián)分路諧振器211-216之間的間隙，可以加強(qiáng)阻帶衰減。
然而，芯片的面積會隨著公用線15的環(huán)形體與并聯(lián)分路諧振器211-216之間的距離的增大而增大。這不利于提高生產(chǎn)率和芯片安裝?？紤]到上述問題，可以根據(jù)通帶頻率特性、生產(chǎn)成本以及芯片的安裝條件，適當(dāng)確定利用延伸部15a-15f連接的環(huán)形體與并聯(lián)分路諧振器211-216之間的距離。實(shí)際上，該距離可以優(yōu)選為1mm或者更短。
在圖21和22所示的配置中，從公用線15的環(huán)形體伸出的延伸部15a-15f與各并聯(lián)分路諧振器一一對應(yīng)。然而，延伸部15a-15f并不局限于上述結(jié)構(gòu)，而且可以具有對多個(gè)并聯(lián)分路諧振器設(shè)置一個(gè)延伸部的結(jié)構(gòu)。
現(xiàn)在，將說明根據(jù)本發(fā)明第三實(shí)施例的濾波器芯片，它與圖2和3以及圖11分別示出的第一和第二實(shí)施例的差別在于，由上部電極薄膜形成輸入電極、輸出電極、各諧振器的上部電極以及公用線。
圖24和25示出根據(jù)本發(fā)明第三實(shí)施例的濾波器芯片的配置。圖24是該濾波器芯片的平面圖，而圖25是沿線A-A’的剖視圖。
參見這兩個(gè)圖，上部電極薄膜用于形成輸入電極111、輸出電極112、多個(gè)諧振器201-206和211-216的上部電極以及公用線115。圖24所示的串聯(lián)分路諧振器206包括上部電極128、壓電薄膜131以及下部電極對著上部電極128的部分113，如圖25所示。圖24所示的并聯(lián)分路諧振器216包括上部電極146、壓電薄膜131以及下部電極對著上部電極146的部分114。
串聯(lián)分路諧振器201的上部電極124與輸入電極111集成在一起，而串聯(lián)分路諧振器206的上部電極128與輸出電極112接合在一起。上部電極126用作兩個(gè)串聯(lián)分路諧振器202和203的上部電極，同樣，上部電極127用作兩個(gè)串聯(lián)分路諧振器204和205的上部電極。集成形成串聯(lián)分路諧振器201和202的下部電極與并聯(lián)分路諧振器211和212的下部電極。集成形成串聯(lián)分路諧振器203和204的下部電極與并聯(lián)分路諧振器213和214的下部電極。集成形成串聯(lián)分路諧振器205和206的下部電極與并聯(lián)分路諧振器215和216的下部電極。將利用上部電極薄膜形成的公用線115與并聯(lián)分路諧振器211-216的上部電極141、142、143、144、145和146集成形成在一起。公用線115具有形成在壓電薄膜131上的環(huán)形，而且圍繞串聯(lián)分路諧振器201-206、并聯(lián)分路諧振器211-216、輸入電極111以及輸出電極112。
例如，圖24和25所示的濾波器芯片具有圖1所示的電路配置。
可以將用于進(jìn)行頻率調(diào)整的導(dǎo)電薄膜層25設(shè)置在并聯(lián)分路諧振器211-216的每個(gè)上部電極141-146上，如圖25所示。與圖2和3所示的濾波器芯片類似，具有矩形截面的相應(yīng)空腔101形成在硅基底100上以便剛好位于每個(gè)串聯(lián)分路諧振器201-206的下方?？涨?01的一側(cè)的邊長為L1。同樣，具有矩形截面的相應(yīng)空腔102形成在硅基底100上以便剛好位于每個(gè)并聯(lián)分路諧振器211-216的下方，并且空腔102的一側(cè)的邊長為L2。位于兩個(gè)相鄰串聯(lián)分路諧振器之下的各空腔101之間的邊界部分是厚度為L3的隔壁103。同樣，串聯(lián)分路諧振器之下的空腔101與并聯(lián)分路諧振器之下的空腔102之間的每個(gè)邊界部分是厚度為L3的隔壁103。
圖24和25所示的濾波器芯片可以具有以下描述的尺寸。公用線115為300μm。每個(gè)空腔101的一側(cè)L1為65μm長，而每個(gè)空腔102的一側(cè)L2為50μm長。每個(gè)隔壁203的厚度L3為20μm。
由上部電極薄膜形成的公用線115在外部接地，因此與圖2和3所示的第一實(shí)施例的濾波器芯片類似，可以顯著抑制通帶外頻率，如圖12和23所示。
可以利用類似于圖4至10所示第一實(shí)施例的制造方法的方法制造圖24和25所示的濾波器芯片。
現(xiàn)在，將說明根據(jù)本發(fā)明第四實(shí)施例的濾波器芯片，第四實(shí)施例試圖通過降低布線或互連電阻進(jìn)一步改善濾波器特性。
在圖4至10所示的制造根據(jù)本發(fā)明第一實(shí)施例的濾波器芯片的方法中，將用于進(jìn)行頻率調(diào)整的導(dǎo)電層、上部電極薄膜20以及壓電薄膜30圖形化為圖9所示的相應(yīng)形狀，此后，通過在將在其上利用上部電極薄膜20和下部電極薄膜10形成各諧振器的各區(qū)域之外的區(qū)域上進(jìn)行去除(liftoff)，部分或全部形成金(Au150nm)和鈦(Ti200nm)的導(dǎo)電疊層圖形。這樣，如圖26所示，在利用下部電極薄膜形成的公用線15的表面上形成導(dǎo)電圖形或?qū)щ妼?6。在公用線15上形成了導(dǎo)電層26后，形成與各諧振器相連的空腔101和102，如圖10所示。
導(dǎo)電層26可以形成用于倒裝片接合的凸緣。導(dǎo)電層26可以全部或者部分形成在不影響諧振性能的布線圖形上?？梢詫?dǎo)電層26形成在公用線15的整個(gè)表面上，或者其部分表面上。導(dǎo)電層26降低了布線電阻而且改善了濾波器特性。
該導(dǎo)電層并不局限于金和鈦的疊層，而且可以是其它材料的疊層，或者是單層。
可以利用上述描述的同樣方法，對根據(jù)本發(fā)明第三實(shí)施例的濾波器芯片(參見圖24和25)設(shè)置與導(dǎo)電薄膜層26類似的導(dǎo)電薄膜層。在這種情況下，如圖27所示，在利用上部電極薄膜形成的公用線115上形成金和鈦的疊層27。這樣形成的導(dǎo)電層27降低公用線115的電阻而且改善濾波器特性。
現(xiàn)在，將參見圖28至30描述上述濾波器芯片的封裝過程。圖29是圖28所示線A-A’的剖視圖。
參見圖28和29，濾波器芯片300與圖2和圖3所示的濾波器芯片具有同樣的結(jié)構(gòu)。濾波器芯片300包括在其上設(shè)置圖26所示導(dǎo)電層26的公用線15、輸入電極11和輸出電極12。凸緣51、52、53和54形成在公用線15上，并位于給定位置。凸緣55和56設(shè)置在輸入電極11和輸出電極12上。例如，凸緣51至56的高度為60μm。
這樣配置的濾波器芯片300被容納在圖30所示的外封殼500內(nèi)。外封殼500包括外罩510和頂蓋520。對外罩510設(shè)置用于引出導(dǎo)線的墊511和512。墊511和512位于這樣的位置，使得在將濾波器芯片300設(shè)置在適當(dāng)位置時(shí)，凸緣51-56可以接觸墊511和512。請注意，圖30僅示出兩個(gè)凸緣51和52。在將濾波器芯片300放置在外罩510內(nèi)的適當(dāng)位置上情況下，利用熱壓接合方法，將凸緣51-56與墊511和512接合在一起。例如，連接到公用線15的凸緣51和52與連接到安裝在外封殼500上的接地端的墊511和512接合，以進(jìn)行外部連接。這樣，通過公用線15、凸緣51-54以及外罩510上的墊511和512，濾波器芯片300的并聯(lián)分路諧振器211-216的下部電極電連接到位于外封殼500上的接地端。
對外罩510安裝頂蓋520，在外罩510內(nèi)已經(jīng)容納了濾波器芯片300，因此可以將濾波器芯片300封裝并密封在外封殼500內(nèi)。
這樣配置的濾波器設(shè)備顯著改善了帶外抑制作用，如圖12和23所示，這是由濾波器芯片300的獨(dú)特配置實(shí)現(xiàn)的。這樣，就不要求利用導(dǎo)線將濾波器芯片300與外封殼500上的接地墊或接地端連接在一起以保證這些導(dǎo)線具有足夠電感。
根據(jù)本發(fā)明上述實(shí)施例的各諧振器采用壓電薄膜。然而，本發(fā)明并不局限于壓電薄膜諧振器，而且可以包括裝備了多個(gè)聲表面波(SAW)諧振器的帶通濾波器。圖31示出這種濾波器芯片。
參見圖31，將SAW諧振器401、402、403以及404設(shè)置在梯形SAW濾波器的串聯(lián)分路上，而將SAW諧振器411、412、413以及414設(shè)置在其并聯(lián)分路上。每個(gè)諧振器401-404和411-414均具有一對梳形電極。并聯(lián)分路SAW諧振器411-414的每對梳形電極中的一個(gè)梳形電極連接到由串聯(lián)分路形成的信號線，而其另一個(gè)梳形電極與公用線450集成形成在一起。在濾波器芯片內(nèi)，公用線450具有圍繞諧振器401-404和411-414的環(huán)形薄膜圖形。
本發(fā)明并不局限于具體描述的實(shí)施例，而且可以在本發(fā)明范圍內(nèi)，實(shí)現(xiàn)其它實(shí)施例、變換和變更。例如，除了圖15和17所示的配置外，還可以僅將濾波器芯片的各并聯(lián)分路諧振器中的兩個(gè)或者更多個(gè)并聯(lián)分路諧振器連接到公用線。這種變換對應(yīng)于圖15和17所示配置的組合。
具體描述的濾波器是帶通濾波器。然而，本發(fā)明包括低通濾波器和高通濾波器。
在上述說明中，對兩個(gè)或者更多個(gè)并聯(lián)分路諧振器共同設(shè)置每個(gè)下部電極或上部電極，而且每個(gè)下部電極或上部電極均連接到公用線。作為一種選擇，可以僅將并聯(lián)分路諧振器之一的下部電極或上部電極連接到環(huán)形公用線。在這種情況下，連接到環(huán)形公用線的并聯(lián)分路諧振器之外的其它并聯(lián)分路諧振器的下部電極或上部電極可以單獨(dú)連接到給定布線部分(墊)，或者可以連接到公用線。還可以將每個(gè)其它并聯(lián)分路諧振器的上部電極或下部電極單獨(dú)連接到環(huán)形公用線。
根據(jù)本發(fā)明的一個(gè)方面，公用線連接到外部接地端，并增加了公用線的電感以及用于連接公用線與外部接地端的連接件的電感。利用增加的電感，濾波器芯片工作。因此，具有較小電感的連接件可以用于對通帶外頻率實(shí)現(xiàn)高度抑制。
本發(fā)明基于2002年3月29日提交的第2002-097083號日本專利申請，在此引用其全部內(nèi)容供參見。
權(quán)利要求
1.一種濾波器芯片，該濾波器芯片包括多個(gè)串聯(lián)分路諧振器，配置在梯形配置的串聯(lián)分路上；多個(gè)并聯(lián)分路諧振器，配置在梯形配置的并聯(lián)分路上；以及公用線，連接到多個(gè)并聯(lián)分路諧振器中至少兩個(gè)并聯(lián)分路諧振器的第一電極，所述至少兩個(gè)并聯(lián)分路諧振器的第二電極連接到多個(gè)串聯(lián)分路諧振器中的相關(guān)串聯(lián)分路諧振器。
2.根據(jù)權(quán)利要求1所述的濾波器芯片，其中所有多個(gè)并聯(lián)分路諧振器的第一電極連接到公用線。
3.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用線是環(huán)形的。
4.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用線被配置成圍繞多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器。
5.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用線是導(dǎo)電薄膜。
6.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用線是導(dǎo)電薄膜；以及一個(gè)導(dǎo)電層設(shè)置在公用線上。
7.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用線由與多個(gè)并聯(lián)分路諧振器的第二電極的材料相同的材料制造，而且公用線與多個(gè)并聯(lián)分路諧振器的第二電極集成形成在一起。
8.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用圖形具有從公用線的主體伸向多個(gè)并聯(lián)分路諧振器的第二電極的延伸部。
9.根據(jù)權(quán)利要求1所述的濾波器芯片，其中公用圖形具有從公用線的主體伸出并到達(dá)多個(gè)并聯(lián)分路諧振器的第二電極的延伸部。
10.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)串聯(lián)分路諧振器成直線形式從濾波器的輸入電極排列到其輸出電極；多個(gè)并聯(lián)分路諧振器對準(zhǔn)多個(gè)串聯(lián)分路諧振器；以及多個(gè)并聯(lián)分路諧振器的第二電極與多個(gè)串聯(lián)分路諧振器中任一個(gè)的電極集成形成在一起。
11.根據(jù)權(quán)利要求10所述的濾波器芯片，其中公用線為環(huán)形，它圍繞所有多個(gè)串聯(lián)分路諧振器、所有多個(gè)并聯(lián)分路諧振器以及濾波器芯片的輸入電極和濾波器芯片的輸出電極。
12.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器分別是壓電薄膜諧振器。
13.根據(jù)權(quán)利要求1所述的濾波器芯片，其中利用形成多個(gè)并聯(lián)分路諧振器的第二電極的薄膜來形成公用線。
14.根據(jù)權(quán)利要求1所述的濾波器芯片，其中濾波器芯片包括基底以及形成在基底上的疊層；疊層包括形成多個(gè)并聯(lián)分路諧振器的第一電極的一層和形成其第二電極的另一層；以及利用所述另一層形成公用線。
15.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)并聯(lián)分路諧振器的第二電極比其第一電極更靠近濾波器芯片的基底。
16.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)并聯(lián)分路諧振器的第二電極比其第一電極更遠(yuǎn)離濾波器芯片的基底。
17.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器分別是聲表面波諧振器。
18.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器構(gòu)成帶通濾波器。
19.一種濾波器設(shè)備，該濾波器設(shè)備包括外封殼；以及容納在該外封殼內(nèi)的濾波器芯片，該濾波器芯片包括多個(gè)串聯(lián)分路諧振器，配置在梯形配置的串聯(lián)分路上；多個(gè)并聯(lián)分路諧振器，配置在梯形配置的并聯(lián)分路上；以及公用線，連接到多個(gè)并聯(lián)分路諧振器中至少兩個(gè)并聯(lián)分路諧振器的第一電極，所述至少兩個(gè)并聯(lián)分路諧振器的第二電極連接到多個(gè)串聯(lián)分路諧振器中的相關(guān)串聯(lián)分路諧振器，公用線通過連接件連接到設(shè)置在外封殼上的墊。
20.根據(jù)權(quán)利要求19所述的濾波器設(shè)備，其中連接件是插在公用線與墊之間的凸緣。
21.一種濾波器芯片，該濾波器芯片包括多個(gè)串聯(lián)分路諧振器，配置在梯形配置的串聯(lián)分路上；多個(gè)并聯(lián)分路諧振器，配置在梯形配置的并聯(lián)分路上；以及公用線，連接到多個(gè)并聯(lián)分路諧振器中至少兩個(gè)并聯(lián)分路諧振器的第一電極，所述至少兩個(gè)并聯(lián)分路諧振器的第二電極連接到多個(gè)串聯(lián)分路諧振器中的相關(guān)串聯(lián)分路諧振器，公用線被配置成環(huán)形，以圍繞多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器。
22.根據(jù)權(quán)利要求1所述的濾波器芯片，其中多個(gè)串聯(lián)分路諧振器和多個(gè)并聯(lián)分路諧振器形成在一個(gè)基底上；以及該基底具有各空腔，多個(gè)串聯(lián)分路諧振器的各電極以及多個(gè)并聯(lián)分路諧振器的第一電極或者是其第二電極通過這些空腔從基底的背面露出。
23.根據(jù)權(quán)利要求19所述的濾波器設(shè)備，其中連接件是插在公用線與墊之間的凸緣；以及在面朝下安裝中，濾波器芯片被容納在外封殼內(nèi)。
24.根據(jù)權(quán)利要求19所述的濾波器設(shè)備，還包括安裝到外封殼上的頂蓋，以便密封濾波器芯片。
全文摘要
一種濾波器芯片包括多個(gè)串聯(lián)分路諧振器，配置在梯形配置的串聯(lián)分路上；以及多個(gè)并聯(lián)分路諧振器，配置在梯形配置的并聯(lián)分路上。公用線連接到多個(gè)并聯(lián)分路諧振器中至少兩個(gè)并聯(lián)分路諧振器的第一電極。所述至少兩個(gè)并聯(lián)分路諧振器的第二電極連接到多個(gè)串聯(lián)分路諧振器中的相關(guān)串聯(lián)分路諧振器。
文檔編號H03H9/10GK1449038SQ03108709
公開日2003年10月15日 申請日期2003年3月28日 優(yōu)先權(quán)日2002年3月29日
發(fā)明者木町禮, 西原時(shí)弘, 坂下武, 橫山剛, 宮下勉 申請人:富士通媒體器件株式會社, 富士通株式會社