專利名稱：用于同步集成電路的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于同步時(shí)間的方法和設(shè)備，并且具體地而非排除性地涉及用于改善若干集成電路之間的時(shí)間標(biāo)記的精確度的方法和設(shè)備。
背景技術(shù)：
在現(xiàn)有技術(shù)的解決方案中，使用外部時(shí)鐘同步在諸如計(jì)算機(jī)的電子設(shè)備內(nèi)的集成電路，在所述外部時(shí)鐘的信號(hào)內(nèi)具有適當(dāng)?shù)念A(yù)定時(shí)延以便向所有集成電路的輸入通道提供相同的時(shí)間信號(hào)。這些系統(tǒng)包含若干通道，所有這些通道都可以被提供時(shí)間信號(hào)。
現(xiàn)有技術(shù)的解決方法在公開(kāi)文獻(xiàn)US4847516中進(jìn)行了說(shuō)明，該文獻(xiàn)描述了一種系統(tǒng)，其中可以將時(shí)鐘信號(hào)饋送到若干信號(hào)線內(nèi)，以便同時(shí)信號(hào)將通過(guò)這些線路到達(dá)在線路末端上的負(fù)載單元。這利用內(nèi)置在信號(hào)線路內(nèi)的合適時(shí)延以使信號(hào)同步來(lái)實(shí)現(xiàn)。公開(kāi)文獻(xiàn)US6055644描述了一種類似的多通道系統(tǒng)，它能夠?qū)ⅹ?dú)立的信號(hào)饋送給每個(gè)通道。該系統(tǒng)包括用于生成主時(shí)鐘信號(hào)的中央時(shí)鐘，以及可連接到設(shè)備的輸入或輸出上的多個(gè)通道。
同步若干集成電路是一個(gè)新的問(wèn)題，因?yàn)樵谠缙诘南到y(tǒng)內(nèi)，僅一個(gè)集成電路執(zhí)行一個(gè)或多個(gè)特定任務(wù)。因此，上述的解決方案并不提供同步系統(tǒng)內(nèi)若干集成電路的解決方案，在所述系統(tǒng)內(nèi)在兩個(gè)或多個(gè)集成電路之間劃分一個(gè)或多個(gè)特定任務(wù)。

發(fā)明內(nèi)容
已發(fā)明一種方法和設(shè)備，用于提高包括一個(gè)以上集成電路(IC)的電子設(shè)備內(nèi)的時(shí)間標(biāo)記的精確度。在本發(fā)明中，將公用時(shí)間信息發(fā)送給若干集成電路，這使得能夠在所有的集成電路內(nèi)使用相同的時(shí)間。每個(gè)集成電路最好包括計(jì)數(shù)器，用于計(jì)數(shù)公用時(shí)鐘信號(hào)的脈沖；和例如與啟動(dòng)諸如通信設(shè)備的電子設(shè)備有關(guān)地用于使用公用重置信號(hào)將所述計(jì)數(shù)器初始化到初始值的裝置。在本發(fā)明的優(yōu)選實(shí)施例中，當(dāng)在若干集成電路之間劃分?jǐn)?shù)據(jù)處理時(shí)，將時(shí)間信息或時(shí)間標(biāo)記分配給每個(gè)集成電路。將時(shí)間標(biāo)記稱作事務(wù)處理數(shù)據(jù)的附加信息或表示諸如任務(wù)的處理時(shí)間的記錄。根據(jù)本發(fā)明的實(shí)施方式能夠?qū)崿F(xiàn)高的時(shí)間分辨率(resolution)。而且，本發(fā)明實(shí)現(xiàn)簡(jiǎn)單，因?yàn)樵诩呻娐分g不需要除了時(shí)鐘和重置信號(hào)之外的信號(hào)，這意味著在集成電路內(nèi)不需要用于同步目的的附加輸出和輸入。
本發(fā)明的實(shí)施方式很簡(jiǎn)單，并便于在若干集成電路之間的分布式數(shù)據(jù)處理。集成電路的計(jì)數(shù)器獨(dú)立于外部系統(tǒng)，并且不需要持續(xù)的監(jiān)視。本發(fā)明的新穎性在于使用來(lái)自公用信源的被初始化(重置)和被饋送來(lái)自公用信源的時(shí)鐘信號(hào)的內(nèi)部計(jì)數(shù)器將時(shí)間信息分配給多個(gè)IC的方法。
根據(jù)本發(fā)明的第一方面，實(shí)現(xiàn)一種在至少兩個(gè)集成電路之間建立公用時(shí)間信息的方法，其中至少一個(gè)集成電路接收脈沖信號(hào)，其特征在于，在所述至少兩個(gè)集成電路中計(jì)數(shù)在所接收的脈沖信號(hào)內(nèi)的脈沖數(shù)量，并根據(jù)計(jì)數(shù)所述脈沖的數(shù)量在所述集成電路之間建立公用時(shí)間信息。
根據(jù)本發(fā)明的第二方面，實(shí)現(xiàn)一種集成電路，用于在所述集成電路和至少一個(gè)其他集成電路之間建立公用時(shí)間信息，包括接收裝置，用于接收脈沖信號(hào)；其特征在于，所述集成電路還包括計(jì)數(shù)裝置，用于計(jì)數(shù)所述脈沖信號(hào)內(nèi)的脈沖數(shù)量；和建立裝置，用于根據(jù)所述脈沖數(shù)量的計(jì)數(shù)在所述集成電路和至少一個(gè)其他集成電路之間建立公用時(shí)間信息。
根據(jù)本發(fā)明的第三方面，實(shí)現(xiàn)一種電子設(shè)備，包括至少兩個(gè)集成電路，所述至少兩個(gè)集成電路包括接收裝置，用于從公用脈沖信號(hào)源接收信號(hào)脈沖，其特征在于，該設(shè)備在所述至少兩個(gè)集成電路之間還包括計(jì)數(shù)裝置，用于計(jì)數(shù)在所述脈沖信號(hào)內(nèi)的脈沖數(shù)量；和建立裝置，用于根據(jù)計(jì)數(shù)所述脈沖數(shù)量在所述集成電路和至少一個(gè)其他集成電路之間建立公用時(shí)間信息。


在下面，將通過(guò)參考附圖更加詳細(xì)地討論本發(fā)明，在附圖中圖1圖示根據(jù)一種實(shí)施例的設(shè)備；圖2圖示根據(jù)本發(fā)明優(yōu)選實(shí)施例的設(shè)備；圖3a是根據(jù)本發(fā)明一種實(shí)施例的用于同步計(jì)數(shù)器的流程圖；圖3b是根據(jù)本發(fā)明一種實(shí)施例的用于發(fā)送任務(wù)的流程圖；圖3c是根據(jù)本發(fā)明一種實(shí)施例的用于接收任務(wù)的流程圖；圖4圖示根據(jù)本發(fā)明一種實(shí)施例的通信設(shè)備。
具體實(shí)施例方式
圖1圖示根據(jù)本發(fā)明一種實(shí)施例的設(shè)備100。該設(shè)備100包括第一集成電路101，它還包括微控制器單元(MCU1)103和輸出端口104。該設(shè)備100還包括第二集成電路102，它進(jìn)一步包括輸入端口105、中斷處理器106和微控制器107(MCU2)。
第一微控制器103由于發(fā)送一個(gè)時(shí)間標(biāo)記而在第一集成電路101的輸出引起改變；該改變具有定時(shí)不確定性d1。
定時(shí)不確定性是指因?yàn)樵谖⒖刂破?03內(nèi)運(yùn)行的程序?qū)⒅祵?xiě)入控制第一集成電路101的所述輸出的寄存器而導(dǎo)致的第一集成電路101的輸出上的改變。根據(jù)第一集成電路101的狀態(tài)，在執(zhí)行寄存器寫(xiě)入指令(在微控制器103內(nèi)運(yùn)行的程序內(nèi))和輸出值的實(shí)際改變之間將存在時(shí)延上的改變。定時(shí)不確定性是指在這個(gè)時(shí)延內(nèi)的變化。此改變將傳播給第二集成電路102的輸入，它經(jīng)受定時(shí)不確定性d2。輸入內(nèi)的改變觸發(fā)一個(gè)中斷，此中斷在中斷處理器106內(nèi)進(jìn)行處理并經(jīng)受定時(shí)不確定性d3。當(dāng)?shù)诙⒖刂破?07接收改變的相關(guān)信息時(shí)，總的定時(shí)不確定性是D＝d1+d2+d3。因?yàn)閐3＞＞d2和d3＞＞d1，所以d3是主要的不確定性因子。取決于第二微控制器107的狀態(tài)，中斷處理器的定時(shí)不確定性d3可能非常大。如果中斷被禁止，例如d3可以是諸如100個(gè)處理器時(shí)鐘周期，雖然d1和d2是諸如低于5個(gè)時(shí)鐘周期。此外，因?yàn)閐3取決于軟件的實(shí)現(xiàn)方式，它將永遠(yuǎn)是未知的。因而，可能難以確定最大可能的定時(shí)不確定性。
由于總的定時(shí)不確定性，第二集成電路102內(nèi)的微控制器107將接收由第一微控制器103在時(shí)間T+D上發(fā)送的時(shí)間標(biāo)記。這將導(dǎo)致第二微控制器107不與第一微控制器103同步到相同時(shí)間的情況。
圖2圖示與圖1內(nèi)的實(shí)施例不同的根據(jù)本發(fā)明優(yōu)選實(shí)施例的設(shè)備200。該設(shè)備包括第一集成電路201和至少一個(gè)其他集成電路202。第一集成電路201進(jìn)一步包括諸如微控制器(MCU1)或微處理器的處理器203，用于控制集成電路201的功能；以及計(jì)數(shù)器204，用于接收時(shí)鐘信號(hào)和重置信號(hào)。第二集成電路202還包括諸如微控制器(MCU2)或微處理器的處理器205，用于控制集成電路202的功能；以及計(jì)數(shù)器206，用于接收時(shí)鐘信號(hào)和重置信號(hào)。該設(shè)備200可以進(jìn)一步包括時(shí)鐘信號(hào)源208和重置信號(hào)源207?？蛇x擇地，時(shí)鐘信號(hào)和重置信號(hào)源可以位于設(shè)備200內(nèi)的集成電路201和202之一內(nèi)，或者在設(shè)備200的外部。
為了在若干集成電路201和202之間劃分?jǐn)?shù)據(jù)處理，在每個(gè)集成電路內(nèi)的微控制器203和205要求公用時(shí)間信息。每個(gè)集成電路包含使用公用時(shí)鐘和重置信號(hào)的計(jì)數(shù)器204和206。分別在時(shí)鐘信號(hào)源208內(nèi)生成時(shí)鐘信號(hào)，在重置信號(hào)源207內(nèi)生成重置信號(hào)。計(jì)數(shù)器204和206被首先初始化，例如通過(guò)將它們的值設(shè)置為0。例如可以結(jié)合啟動(dòng)設(shè)備200來(lái)執(zhí)行初始化。第一微控制器203和第二微控制器205將分別讀取時(shí)間信息，即計(jì)數(shù)器204(計(jì)數(shù)器206，分別地)的值。該值例如可以使用集成電路內(nèi)的計(jì)算機(jī)程序(參考號(hào)201和202)來(lái)讀取。時(shí)鐘信號(hào)(其頻率可以是諸如32kHz)用于遞增(或者可選擇地遞減)計(jì)數(shù)器的數(shù)值，并且來(lái)自信源207的重置信號(hào)用于將計(jì)數(shù)器的數(shù)值例如重置到數(shù)值零。因?yàn)橛?jì)數(shù)器204和206使用相同的時(shí)鐘和重置信號(hào)，所以計(jì)數(shù)器的值在兩個(gè)集成電路內(nèi)都是相同的，即兩個(gè)集成電路都具有相同的時(shí)間信息。由時(shí)鐘信號(hào)源的頻率來(lái)確定時(shí)間分辨率。根據(jù)圖2的分辨率并不具有圖1所示的不確定性因子d3和d1，所以定時(shí)精確度優(yōu)于圖1所示的實(shí)施方式。此外，所介紹的解決方案并不需要圖1所示的集成電路的輸入和輸出引線(參考號(hào)104和105)。
圖3a是根據(jù)本發(fā)明一種實(shí)施例的用于同步兩個(gè)分離的集成電路的計(jì)數(shù)器的流程圖，參見(jiàn)圖2，其中計(jì)數(shù)器204分別對(duì)應(yīng)于圖3a中的計(jì)數(shù)器C1，而計(jì)數(shù)器206對(duì)應(yīng)于圖3a中的計(jì)數(shù)器C2。應(yīng)當(dāng)指出，本發(fā)明并不限制于如圖3a至圖3c所示的兩個(gè)集成電路的情況；使用根據(jù)本發(fā)明的方法也可以相互同步更多數(shù)量的集成電路。
在階段301，啟動(dòng)重置信號(hào)；在此之后，在階段302，將計(jì)數(shù)器C1和C2初始化成已知的初始值，例如數(shù)值0。在階段303，停用重置信號(hào)；在此之后，在階段304，每個(gè)計(jì)數(shù)器C1和C2等待時(shí)鐘信號(hào)脈沖的上升沿(和可選擇地，下降沿)。當(dāng)時(shí)鐘信號(hào)的上升沿(或者可選擇地，下降沿)已經(jīng)抵達(dá)計(jì)數(shù)器C1和C2時(shí)，在階段305，將計(jì)數(shù)器C1和C2的值遞增(或者可選擇地遞減)一，此后，在階段305中遞增計(jì)數(shù)器的值之后該處理立即從階段304開(kāi)始繼續(xù)。計(jì)數(shù)器C1和C2的值例如可以由諸如微控制器的處理器來(lái)讀取，獨(dú)立于該方法的當(dāng)前階段。因?yàn)橄嗤臓顟B(tài)圖應(yīng)用于這兩個(gè)電路，并且狀態(tài)的轉(zhuǎn)變僅取決于公用信號(hào)(時(shí)鐘和重置信號(hào))，所以兩個(gè)計(jì)數(shù)器C1和C2將具有相同的值。
圖3b是根據(jù)本發(fā)明一種實(shí)施例的用于使用作為例子的圖2所示的系統(tǒng)從第一集成電路向第二集成電路發(fā)送任務(wù)的流程圖。
在階段310，第一微控制器203讀取計(jì)數(shù)器204的值C1。在階段311，第一微控制器203生成將在時(shí)間T＝C1+N上執(zhí)行的第二微控制器205的任務(wù)，此后，在階段312，第一微控制器203將該任務(wù)發(fā)送給第二微控制器205。所述任務(wù)包括當(dāng)?shù)诙⒖刂破?05必需執(zhí)行所述任務(wù)的時(shí)刻T。
圖3c是根據(jù)本發(fā)明一種實(shí)施例的用于使用圖2所示的系統(tǒng)作為例子使用集成電路接收和執(zhí)行任務(wù)的流程圖。
在階段320，第二微控制器205讀取計(jì)數(shù)器206的值C2，此后，在階段321，第二微控制器檢查是否已經(jīng)從第一微控制器203接收到任務(wù)。應(yīng)當(dāng)指出，第二微控制器205可以具有多個(gè)處于等待狀態(tài)的任務(wù)，在這個(gè)例子描述了最簡(jiǎn)單的實(shí)施例。在階段321，如果尚未從第一微控制器203接收到任務(wù)，則階段320和321將繼續(xù)直到接收到任務(wù)；此后，該處理從階段322開(kāi)始繼續(xù)，其中比較計(jì)數(shù)器206的值C2和接收任務(wù)內(nèi)的值T。如果不是這種情況，將讀取計(jì)數(shù)器206的值C2，直到C2＝T，此后將在階段324中執(zhí)行所述任務(wù)。
圖4圖示根據(jù)本發(fā)明一種實(shí)施例的通信設(shè)備400，優(yōu)選地蜂窩系統(tǒng)內(nèi)的通信設(shè)備，例如GSM通信設(shè)備。通信設(shè)備400包括裝置402，例如用于將數(shù)據(jù)輸入通信設(shè)備的鍵盤(pán)或觸摸顯示器；裝置，用于在通信設(shè)備和諸如通信網(wǎng)絡(luò)之間無(wú)線地發(fā)送數(shù)據(jù)，例如天線404和收發(fā)信機(jī)405；至少一個(gè)應(yīng)用程序407，用于在通信設(shè)備400內(nèi)執(zhí)行；存儲(chǔ)器406和第一處理器401，用于執(zhí)行通信設(shè)備的功能；以及第一計(jì)數(shù)器408，用于從時(shí)鐘源409接收時(shí)鐘信號(hào)脈沖，并予以計(jì)數(shù)，以及從重置信號(hào)源410接收重置信號(hào)，用于初始化所述計(jì)數(shù)器408。
通信設(shè)備400還包括第二處理器411、存儲(chǔ)器413和將由處理器411執(zhí)行的至少一個(gè)其他應(yīng)用程序414以及用于從時(shí)鐘源409接收時(shí)鐘信號(hào)脈沖并予以累計(jì)和用于從重置信號(hào)源410接收重置信號(hào)，以初始化所述計(jì)數(shù)器412的第二計(jì)數(shù)器412。
當(dāng)啟動(dòng)通信設(shè)備400時(shí)，將重置信號(hào)從重置信號(hào)源410饋送給兩個(gè)計(jì)數(shù)器408和412，將兩個(gè)計(jì)數(shù)器都初始化成相同的數(shù)值。此后，將時(shí)鐘信號(hào)從時(shí)鐘信號(hào)源饋送給兩個(gè)計(jì)數(shù)器408和412，它們通過(guò)響應(yīng)于所接收時(shí)鐘信號(hào)的每個(gè)上升沿或下降沿，將計(jì)數(shù)器的值遞增或可選擇地遞減一個(gè)單位，累計(jì)所述信號(hào)內(nèi)上升沿或可選擇地下降沿的總數(shù)。
處理器401能夠例如通過(guò)應(yīng)用程序407讀取計(jì)數(shù)器408的值。相應(yīng)地，處理器411能夠例如通過(guò)所述應(yīng)用程序407或者可選擇地通過(guò)應(yīng)用程序414讀取計(jì)數(shù)器412的值。處理器401能夠?yàn)樘幚砥?11生成將在某個(gè)時(shí)刻T執(zhí)行的任務(wù)。處理器401讀取計(jì)數(shù)器408的值C1，為處理器411生成將在時(shí)間T＝C1+N上執(zhí)行的任務(wù)，并將此任務(wù)發(fā)送給處理器411。數(shù)值C1是計(jì)數(shù)器的當(dāng)前值，而N是一個(gè)數(shù)字，最好是整數(shù)。隨后，處理器411接收所述任務(wù)，比較所述時(shí)間T與計(jì)數(shù)器412的值C2，并當(dāng)計(jì)數(shù)器412的值等于時(shí)間T時(shí)執(zhí)行所述任務(wù)。相應(yīng)地，處理器411能夠?yàn)樘幚砥?01生成將在某個(gè)時(shí)刻T上執(zhí)行的任務(wù)。
這篇文獻(xiàn)借助于例子介紹了本發(fā)明的實(shí)施方式和實(shí)施例。本領(lǐng)域的技術(shù)人員將理解本發(fā)明并不限制于上面所介紹的實(shí)施例的細(xì)節(jié)，在不偏離本發(fā)明的特征的情況下，本發(fā)明也能夠以另一種形式來(lái)實(shí)現(xiàn)。上面介紹的實(shí)施例應(yīng)當(dāng)被視為說(shuō)明性的，而非限制性的。因而，只利用權(quán)利要求書(shū)來(lái)限制實(shí)施和使用本發(fā)明的可能性。因而，如權(quán)利要求書(shū)所確定的用于實(shí)現(xiàn)本發(fā)明的各種選擇包括等價(jià)的實(shí)施方式，這也屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.用于在至少兩個(gè)集成電路之間建立公用時(shí)間信息的一種方法，其中至少一個(gè)集成電路接收脈沖信號(hào)，其特征在于，在所述至少兩個(gè)集成電路中計(jì)算在所接收的脈沖信號(hào)內(nèi)的脈沖數(shù)量，和根據(jù)計(jì)數(shù)所述脈沖的數(shù)量，在所述集成電路之間建立公用時(shí)間信息。
2.根據(jù)權(quán)利要求1的方法，其特征在于，在所述集成電路之一內(nèi)生成所述脈沖信號(hào)。
3.根據(jù)權(quán)利要求1的方法，其特征在于，在所述集成電路之外生成所述脈沖信號(hào)。
4.根據(jù)權(quán)利要求2和3的方法，其特征在于，在每個(gè)集成電路內(nèi)使用計(jì)數(shù)器來(lái)計(jì)數(shù)所述脈沖信號(hào)的脈沖。
5.根據(jù)權(quán)利要求4的方法，其特征在于，該方法還包括在至少一個(gè)所述集成電路內(nèi)生成重置信號(hào)。
6.根據(jù)權(quán)利要求4的方法，其特征在于，該方法還包括在所述集成電路之外生成重置信號(hào)。
7.根據(jù)權(quán)利要求5和6的方法，其特征在于，該方法還包括響應(yīng)于所接收到的重置信號(hào)而將每個(gè)計(jì)數(shù)器初始化成相同的值。
8.根據(jù)權(quán)利要求7的方法，其特征在于，還通過(guò)從第一集成電路向第二集成電路發(fā)送消息來(lái)建立所述公用時(shí)間信息，所述消息包括將要執(zhí)行的任務(wù)和執(zhí)行所述任務(wù)的時(shí)間。
9.根據(jù)權(quán)利要求8的方法，其特征在于，通過(guò)在所述接收集成電路內(nèi)的計(jì)數(shù)器的值等于在所述消息內(nèi)接收到的時(shí)間的時(shí)刻，在接收所述消息的集成電路內(nèi)執(zhí)行所述任務(wù)，進(jìn)一步建立所述公用時(shí)間信息。
10.一種集成電路(201，202)，用于在所述集成電路(201，202)和至少一個(gè)其他集成電路(201，202)之間建立公用時(shí)間信息，包括接收裝置(204，206)，用于接收脈沖信號(hào)；其特征在于，所述集成電路還包括計(jì)數(shù)裝置(204，206)，用于計(jì)數(shù)所述脈沖信號(hào)內(nèi)的脈沖個(gè)數(shù)；和建立裝置(203-206)，用于根據(jù)計(jì)數(shù)所述脈沖數(shù)量在所述集成電路和至少一個(gè)其他集成電路之間建立公用時(shí)間信息。
11.根據(jù)權(quán)利要求10的集成電路，其特征在于，所述電路還包括用于接收重置信號(hào)的裝置(204，206)。
12.根據(jù)權(quán)利要求10的集成電路，其特征在于，所述電路還包括用于生成重置信號(hào)的裝置(207)。
13.根據(jù)權(quán)利要求11和12的集成電路，其特征在于，所述電路還包括初始化裝置(204，206)，用于響應(yīng)于所接收的重置信號(hào)而初始化所述計(jì)數(shù)器的值。
14.根據(jù)權(quán)利要求13的集成電路，其特征在于，所述建立裝置包括用于將消息從所述集成電路發(fā)送給至少一個(gè)其他集成電路的消息發(fā)送裝置(203，205)，所述消息包括將要在所述至少一個(gè)其他電路內(nèi)執(zhí)行的任務(wù)和將要執(zhí)行所述任務(wù)的時(shí)間。
15.根據(jù)權(quán)利要求14的集成電路，其特征在于，所述建立裝置還包括任務(wù)執(zhí)行裝置(203，205)，用于在所述集成電路內(nèi)計(jì)數(shù)器的值等于在所接收的消息內(nèi)指定的時(shí)間的時(shí)刻，執(zhí)行在所接收的消息內(nèi)的任務(wù)。
16.一種電子設(shè)備(200)，包括至少兩個(gè)集成電路(201，202)，所述至少兩個(gè)集成電路包括接收裝置(204，206)，用于從同一脈沖信號(hào)源接收信號(hào)脈沖，其特征在于，該設(shè)備在所述至少兩個(gè)集成電路內(nèi)還包括計(jì)數(shù)裝置(204，206)，用于計(jì)數(shù)在所述脈沖信號(hào)內(nèi)的脈沖數(shù)量；和建立裝置(203-206)，用于根據(jù)計(jì)數(shù)所述脈沖的數(shù)量在所述第一集成電路和至少一個(gè)其他集成電路之間建立公用時(shí)間信息。
17.根據(jù)權(quán)利要求16的設(shè)備，其特征在于，所述設(shè)備是無(wú)線通信設(shè)備。
全文摘要
一種在接收相同的脈沖信號(hào)的至少兩個(gè)集成電路(201，202)之間實(shí)現(xiàn)時(shí)間同步的方法和設(shè)備。在這些集成電路(201，202)內(nèi)，使用計(jì)數(shù)器(204，206)來(lái)計(jì)數(shù)所接收的脈沖信號(hào)內(nèi)脈沖的數(shù)量，以同步所述集成電路之間的公用時(shí)間。
文檔編號(hào)H03L7/00GK1602459SQ02823026
公開(kāi)日2005年3月30日 申請(qǐng)日期2002年11月19日 優(yōu)先權(quán)日2001年11月20日
發(fā)明者J·塔卡拉, S·梅克萊 申請(qǐng)人:諾基亞有限公司