專利名稱：時(shí)頻元件的制造方法及其制品的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種時(shí)頻元件，特別是涉及一種體積小且具精確頻率的時(shí)頻元件。
背景技術(shù)：
時(shí)頻元件，也就是所謂的晶體振蕩器(crystal oscillator)，在許多電子裝置及通訊裝置中常常被廣泛地用作提供參考頻率(reference frequency)以及參考時(shí)間(reference time)的元件，近年來，更由于可攜式裝置(如移動電話、PDA)的興起，使得時(shí)頻元件的體積因配合可攜式裝置而更趨精細(xì)，另一方面，除了體積小的要求以外，時(shí)頻元件的頻率及時(shí)間的精確度上更不能忽略，因此，需要能兼顧上述二者的制程，才能夠得到品質(zhì)良好的時(shí)頻元件。
如圖1所示，為一時(shí)頻元件7的電路示意圖，通常一個(gè)時(shí)頻元件7包含了一芯片71，及一振蕩子72，由于振蕩子72是以壓電(石英)材質(zhì)所制成，無法整合入芯片71中，因此通常以外接的方式出現(xiàn)，而芯片71中則包含了諸如反相器、電阻等電子元件所組成的振蕩電路73。
一般時(shí)頻元件，如圖2所示，是在具有一開口81的基板82內(nèi)，并列放置已封裝的振蕩子83及芯片84，基板82上形成有具有復(fù)數(shù)接腳的電路布局(圖中未示)，并利用線接合(wire-bonding)的方法使得已封裝的振蕩子83及芯片84與該等接腳電性連接，接著在基板82內(nèi)填入膠體85，借由膠體85保護(hù)自該封裝后的振蕩子83及芯片84延伸出的金屬導(dǎo)線，最后利用一上蓋86將該基板82封蓋后制成一時(shí)頻元件8。但是，上面所說的制造方法，卻存在下面幾個(gè)缺點(diǎn)1.利用線接合的方法分別將振蕩子及芯片電性連接至基板的電路布局上，需要填入大量膠體方能防止?jié)駳庥赏獠咳肭?，以避免金屬?dǎo)線氧化。
2.將振蕩子先封裝后再置入基板內(nèi)，制造成本較高，且經(jīng)封裝后的振蕩子無法調(diào)整其質(zhì)量及頻率，使得時(shí)頻元件的精確度較低。
3.由于振蕩子是與芯片水平并列放置，使得時(shí)頻元件整體的體積較大，無法達(dá)到體積最小化的要求。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在提供一種可微調(diào)校準(zhǔn)震蕩頻率的時(shí)頻元件制造方法。
本發(fā)明的另一目的在提供一種震蕩頻率精確的時(shí)頻元件。
本發(fā)明的再一目的在提供一種體積小且只需填入部分膠體的時(shí)頻元件。
于是，本發(fā)明制造時(shí)頻元件的方法，其中該時(shí)頻元件具有一基板，該基板包括形成有一電路布局的一底壁、以及環(huán)繞該底壁周緣并向上延伸的一側(cè)壁，且該底壁與該側(cè)壁相配合界定出具有一開口的一容置空間，該電路布局在該底壁面對該容置空間的一頂面上形成有復(fù)數(shù)接腳，該方法包含步驟(a)將一具有復(fù)數(shù)接點(diǎn)的芯片由該開口置入該容置空間，且將該芯片的各該復(fù)數(shù)接點(diǎn)與該基板底壁的各該對應(yīng)接腳電性連接；(b)在一真空環(huán)境下，將一振蕩子的一端與該芯片相對應(yīng)且電性連接地設(shè)置在該基板的側(cè)壁上；及(c)在該真空環(huán)境下，用一封蓋來封閉已設(shè)置該振蕩子及該芯片的該基板的上述開口，借此保持該容置空間于一真空氣密狀態(tài)。
本發(fā)明的一種時(shí)頻元件，包含有一基板，具有一底壁及一自該底壁的一周緣向上延伸的側(cè)壁，該底壁與該側(cè)壁相配合界定出具有一開口的一容置空間，且該底壁形成有一電路布局，該電路布局在該底壁面對該容置空間的一頂面上形成有復(fù)數(shù)接腳；一封蓋，連接于該側(cè)壁上遠(yuǎn)離該底壁的一端且封閉該容置空間的開口，該容置空間內(nèi)是一大約真空或真空的氣密狀態(tài)；一芯片，設(shè)置在該容置空間內(nèi)，該芯片具有一振蕩電路，以及復(fù)數(shù)與該等接腳相對應(yīng)的接點(diǎn)；一振蕩子，與該芯片上下相對應(yīng)地設(shè)置在該容置空間內(nèi)，且該振蕩子是與該芯片的振蕩電路互相電性連接；及一頻率微調(diào)粒子層，形成在該振蕩子的表面上，該頻率微調(diào)粒子層包含復(fù)數(shù)彼此間隔的粒子，以增加該振蕩子的質(zhì)量，借此降低該振蕩子的振蕩頻率。


圖1是一現(xiàn)有時(shí)頻元件的電路示意圖；圖2是一立體圖，說明該現(xiàn)有的時(shí)頻元件的結(jié)構(gòu)；圖3是一流程圖，說明本發(fā)明時(shí)頻元件的制造方法；圖4是一剖面圖，說明將一芯片置入一基板內(nèi)的情況；圖5是一部分放大圖，說明芯片的接點(diǎn)與基板上的接腳借由一凸塊相互連接的情況；圖6是一剖面圖，說明在該基板被置入該芯片后，在該基板的一側(cè)壁上連接一振蕩子的情況；圖7是一剖面圖，說明沉積復(fù)數(shù)粒子在該振蕩子上的情況；圖8是一剖面圖，說明以一封蓋封閉該基板后制成一時(shí)頻元件的情況。
具體實(shí)施例方式
參閱圖3，本發(fā)明時(shí)頻元件1較佳實(shí)施例的制造流程，包含下列步驟配合圖4以及圖5，其中圖5為圖4中A區(qū)域的部分放大圖，該時(shí)頻元件1具有一基板11，該基板11包括形成有一電路布局15(圖中未示)的一底壁12，以及環(huán)繞該底壁12周緣并向上延伸的一側(cè)壁13，且該底壁12與該側(cè)壁13相配合界定出具有一開口14的一容置空間16，該電路布局15在該底壁12面對該容置空間16的一頂面上形成有復(fù)數(shù)接腳17。步驟31，是將一內(nèi)部具有一振蕩電路(圖中未示)的芯片2由該開口14置入該容置空間16，且該芯片2的表面上形成有復(fù)數(shù)與該振蕩電路相連接的接點(diǎn)21，并將該各該接點(diǎn)21與該底壁12上的各該對應(yīng)接腳17電性連接，而為了更進(jìn)一步說明，步驟31更包含下列次步驟(a1)利用覆晶方法將該等芯片2的接點(diǎn)21與該等接腳17電性連接。
(a2)在該芯片2與該基板11間填入一膠體3。
此處不以線接合(wire-bonding)的方法，而改采覆晶(flip-chip)方法將芯片2上的接點(diǎn)21與基板11的接腳17電性連接，也就是在芯片2上的各該接點(diǎn)21上形成一焊錫(solder)或金(Au)凸塊(bump)22，并再以熱處理方式將此凸塊22連接于芯片2的接點(diǎn)21及其相對應(yīng)的接腳17上，而借由這種覆晶方法可以降低芯片2與基板11間的電子訊號傳輸距離，增加訊號傳輸速度，且可縮小芯片2封裝后的尺寸，使得芯片2封裝前后大小相差無幾，可達(dá)到體積最小化的要求。另一方面，由于采用覆晶方法，所以只需要在芯片2的接點(diǎn)21以及接腳17間填入膠體3，而不需要在容置空間16內(nèi)填充滿膠體3，就可以加強(qiáng)整體結(jié)構(gòu)的可靠度，所以可以節(jié)省制造成本。在本實(shí)施例中，此膠體3可是低黏度的液狀環(huán)氧基板樹脂(epoxy)與苯酚(phenol)、或酐(anhydride)等材料的一或其組合物，而此膠體3中更具有復(fù)數(shù)小粒徑的球狀二氧化硅粒子來作為填充料。
配合圖6，步驟32是在一真空環(huán)境下，把一振蕩子4的一端借由一導(dǎo)電膠(conductive adhesive)5將該振蕩子4連接在該基板11的側(cè)壁13上，并且使得該振蕩子4能與該芯片2內(nèi)部的振蕩電路電性連接，而該振蕩子4未連接的一端則可使該振蕩子4上下振蕩，且該振蕩子4是與該芯片2上下相應(yīng)而垂直放置，所以相較于現(xiàn)有的時(shí)頻元件，自然可以維持電路的設(shè)計(jì)并且縮小封裝后的體積；而由于是在真空環(huán)境下操作，因此振蕩子4及芯片2不需要先行封裝，只需以裸晶(bare chip)的型式置于該基板11內(nèi)，即可避免空氣中的濕度影響線路，并節(jié)省制造成本。
步驟33，輸入一測試信號至該芯片2，使其驅(qū)動該振蕩子4振蕩。
配合圖7，步驟34是測量該振蕩子4的振蕩頻率，并與一預(yù)定振蕩頻率互相比較后，再依據(jù)測量結(jié)果沉積復(fù)數(shù)粒子6至振蕩子4的曝露表面，在本實(shí)施例中，為說明起見，是以物理氣相沉積(PVD)法為例，來增加芯片22的質(zhì)量，借此，由于沉積復(fù)數(shù)粒子6使得振蕩子4表面處的質(zhì)量略為增加，微調(diào)降低振蕩子4振蕩時(shí)的頻率，當(dāng)然，此處例舉的物理氣相沉積法可為蒸鍍，也可為濺鍍。而此物理氣相沉積法所采用的材料，可為下列常用材質(zhì)，包括金、銀、鉻、鋁、及其它等效物質(zhì)、或上述金屬的合金、或與其它物質(zhì)的化合物。且當(dāng)振蕩頻率符合預(yù)期時(shí)終止沉積的步驟，由此獲得最準(zhǔn)確的振蕩頻率。當(dāng)然，因?yàn)樵黾拥牧Ｗ訑?shù)目極少，彼此間并不會連結(jié)成導(dǎo)通的電路，所以振蕩子4上既有的電路并沒有短路的疑慮。
另一方面，如果要提高振蕩子4的振蕩頻率，在步驟34中也可以同步量測振蕩頻率并且采用一干式蝕刻法(圖中未示)，略為蝕去振蕩子4上該曝露表面的既有粒子，減少振蕩子4的質(zhì)量，并增加振蕩子4的振蕩頻率，而當(dāng)振蕩頻率到達(dá)該預(yù)定振蕩頻率時(shí)即停止蝕刻，因?yàn)榇朔N蝕刻法所去除的粒子極少，也不會分?jǐn)嘣性g的連結(jié)線路而破壞原有的電路。而借由上述質(zhì)量微調(diào)的步驟，使得此振蕩子4的頻率精確度提高，并提升此時(shí)頻元件1的良率。
配合圖8，步驟35是在一真空環(huán)境下，利用一封蓋18封閉該開口14，且該基板11內(nèi)設(shè)置有經(jīng)覆晶構(gòu)裝后的芯片2，而基板11的側(cè)壁13上設(shè)置有經(jīng)質(zhì)量微調(diào)后的振蕩子4，并將該容置空間16保持于一真空氣密狀態(tài)，即制成時(shí)頻元件1。
綜合上述，本發(fā)明時(shí)頻元件的制造方法是利用覆晶構(gòu)裝法，并將振蕩子及芯片上下平行設(shè)置而縮小時(shí)頻元件的體積，由于是在一真空環(huán)境中操作，故可減少線路被氧化破壞的機(jī)會，而在封蓋前更利用一個(gè)質(zhì)量微調(diào)步驟來準(zhǔn)確控制振蕩子的振蕩頻率，使本發(fā)明確達(dá)體積小、良率高，及具精確振蕩頻率的目的。
權(quán)利要求
1.一種制造時(shí)頻元件的方法，其中該時(shí)頻元件具有一基板，該基板包括形成有一電路布局的一底壁，以及環(huán)繞該底壁周緣并向上延伸的一側(cè)壁，且該底壁與該側(cè)壁相配合界定出具有一開口的一容置空間，該電路布局在該底壁面對該容置空間的一頂面上形成有復(fù)數(shù)接腳，其特征在于該方法包含步驟(a)將一具有復(fù)數(shù)接點(diǎn)的芯片由該開口置入該容置空間，且將該芯片的各該復(fù)數(shù)接點(diǎn)與該基板底壁的各該對應(yīng)接腳電性連接；(b)在一真空環(huán)境下，將一振蕩子的一端與該芯片相對應(yīng)且電性連接地設(shè)置在該基板的側(cè)壁上；(c)在該真空環(huán)境下，以一封蓋封閉已設(shè)置該振蕩子及該芯片的該基板的上述開口，借此保持該容置空間于一真空氣密狀態(tài)。
2.根據(jù)權(quán)利要求1所述的制造時(shí)頻元件的方法，其待征在于在該步驟(b)與步驟(c)間，更包含下列步驟(d)輸入一測試信號至該芯片，使其驅(qū)動該振蕩子振蕩；及(e)測量該振蕩子的振蕩頻率，并與一預(yù)定振蕩頻率比較，依測量結(jié)果沉積至/蝕刻自該振蕩子曝露于該開口的一曝露表面，以微調(diào)該振蕩子的質(zhì)量。
3.根據(jù)權(quán)利要求2所述的制造時(shí)頻元件的方法，其特征在于該步驟(e)是利用物理氣相沉積(PVD)法，沉積復(fù)數(shù)粒子至該振蕩子的該曝露表面以增加該振蕩子的質(zhì)量，借此來降低該振蕩子的振蕩頻率。
4.根據(jù)權(quán)利要求2所述的制造時(shí)頻元件的方法，其特征在于其中該步驟(e)是利用干式蝕刻法，蝕去該曝露表面的復(fù)數(shù)粒子，減少該振蕩子的質(zhì)量，借此來提高該振蕩子的振蕩頻率。
5.根據(jù)權(quán)利要求1所述的制造時(shí)頻元件的方法，其特征在于該步驟(a)更包含下列次步驟(a1)利用覆晶方法把該芯片的接點(diǎn)與該基板的接腳電性連接；(a2)在該芯片與該基板間填入一膠體。
6.一種時(shí)頻元件，其特征在于包含有一基板，具有一底壁及一自該底壁的一周緣向上延伸的側(cè)壁，該底壁與該側(cè)壁相配合界定出具有一開口的一容置空間，且該底壁形成有一電路布局，該電路布局在該底壁面對該容置空間的一頂面上形成有復(fù)數(shù)接腳；一封蓋，連接于該側(cè)壁上遠(yuǎn)離該底壁的一端且封閉該容置空間的開口，該容置空間內(nèi)是一大約真空或真空的氣密狀態(tài)；一芯片，設(shè)置在該容置空間內(nèi)，該芯片具有一振蕩電路，以及復(fù)數(shù)與該等接腳相對應(yīng)的接點(diǎn)；一振蕩子，與該芯片上下相對應(yīng)地設(shè)置在該容置空間內(nèi)，且該振蕩子是與該芯片的振蕩電路互相電性連接；及一頻率微調(diào)粒子層，形成在該振蕩子的表面上，該頻率微調(diào)粒子層包含復(fù)數(shù)彼此間隔的粒子，以增加該振蕩子的質(zhì)量，借此降低該振蕩子的振蕩頻率。
7.根據(jù)權(quán)利要求6所述的時(shí)頻元件，其特征在于該頻率微調(diào)粒子層材料，是選自下列金屬其中之一金、銀、鉻及鋁或上述兩個(gè)以上金屬的組合物。
全文摘要
本發(fā)明提供一種時(shí)頻元件的制造方法，是首先在一基板內(nèi)用覆晶構(gòu)裝方法將一芯片上的接點(diǎn)與該基板上的接腳電性連接，接著在一真空的環(huán)境下，用導(dǎo)電膠把一振蕩子的一端黏著于基板的側(cè)壁上面，并利用一質(zhì)量微調(diào)步驟調(diào)整該振蕩子的振蕩頻率，最后則把該基板加以封蓋后完成封裝。另外，本發(fā)明也提供了一種時(shí)頻元件的制品，包含一具有一開口的基板、一封閉該開口的封蓋、設(shè)置在該基板內(nèi)的一芯片及一振蕩子，及一形成在該振蕩子表面的頻率微調(diào)粒子層。
文檔編號H03H3/02GK1503449SQ0214888
公開日2004年6月9日 申請日期2002年11月22日 優(yōu)先權(quán)日2002年11月22日
發(fā)明者顏文成 申請人:泰藝電子股份有限公司