專利名稱：一種失效保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通訊領(lǐng)域的接口保護(hù)技術(shù)，具體地說，涉及關(guān)于低電壓差分信號(hào)的接口失效保護(hù)電路。
背景技術(shù)：
在低電壓差分信號(hào)(LVDS)接收器中都有用于防止輸入端噪聲的失效保護(hù)(Fail Safe)電路，當(dāng)輸入端口的信號(hào)無效時(shí)，通過失效保護(hù)電路將接收器的輸出置為高電平；當(dāng)輸入信號(hào)正常時(shí)，失效保護(hù)電路不影響接收器的性能。現(xiàn)有的集成在集成電路中的失效保護(hù)電路可以用兩種方式實(shí)現(xiàn)，一種是無源方式，另一種是有源方式，下面分別簡要介紹一下。
圖1是一種采用無源方式實(shí)現(xiàn)的失效保護(hù)電路，該電路有一個(gè)上拉電阻R1，兩端分別接差分信號(hào)線A和電源VDD，差分信號(hào)線B通過一個(gè)下拉電阻R2接地。該電路可以在輸入端信號(hào)無效時(shí)保持一個(gè)直流偏壓，從而保證輸出信號(hào)不受輸入端的噪聲干擾。圖2是該失效保護(hù)電路實(shí)際應(yīng)用時(shí)的電路圖，失效保護(hù)電路被集成在芯片內(nèi)，差分信號(hào)線A、B間串有外接電阻RX，由于上拉電阻、下拉電阻與接收器外接的電阻RX構(gòu)成通路，從而在兩個(gè)電阻上都存在漏電流，這個(gè)漏電流會(huì)影響接收器端口信號(hào)的平衡，不同程度造成輸出信號(hào)的幅度變形和減少。另一方面，為了盡量減少漏電流，上拉電阻和下拉電阻的阻值要比較大，通常為300千歐，而在集成電路中有2個(gè)300千歐的電阻需要占用很大的面積。
圖3是另外一種采用無源方式實(shí)現(xiàn)的失效保護(hù)電路結(jié)構(gòu)圖。該電路由分別連接差分信號(hào)線A、B的兩個(gè)上拉電阻R3、R4，以及與差分信號(hào)線A、B連接的與非門N1構(gòu)成；接收器和與非門N1的輸出接至與非門N2，與非門N2的輸出為Y。工作時(shí)，若輸入端信號(hào)無效，典型情況是輸入端懸空，則上拉電阻R3、R4把差分信號(hào)電壓拉到VDD附近，從而使與非門N1的輸出為低電壓，與非門N2的輸出Y為高電平；若輸入信號(hào)有效，則與非門N1的輸出為高電平，與非門N2的輸出Y就是接收器輸出的信號(hào)。由于這種失效保護(hù)電路沒有從電源VDD到地的電阻通道，因此這種無源失效保護(hù)電路的端口漏電流比前一種失效保護(hù)電路的小，但是由于差分信號(hào)輸入端口有兩個(gè)上拉電阻，從而對(duì)差分信號(hào)線產(chǎn)生附加的負(fù)載，包括寄生的電容，因此雖然漏電流很小，但附加的負(fù)載對(duì)輸入的差分信號(hào)會(huì)產(chǎn)生影響，主要表現(xiàn)在差分信號(hào)高低(或低高)轉(zhuǎn)換時(shí)間的差異，即波形的上升時(shí)間與下降時(shí)間的差異，從而對(duì)輸出信號(hào)造成脈沖偏斜。另一方面，該電路同樣有2個(gè)300千歐的大電阻，使得電路在集成電路內(nèi)的面積也較大。
從上面的分析可以看出，采用無源方式實(shí)現(xiàn)的失效保護(hù)電路都存在兩個(gè)問題一是直接影響輸入端口的信號(hào)；二是電路本身在集成電路內(nèi)的面積比較大。
專利號(hào)為US6,320,406的美國專利METHODS AND APPARATUS FOR ATERMINATED FAIL-SAFE CIRCUIT提供了一種采用窗口比較器的有源方式的失效保護(hù)電路，其結(jié)構(gòu)如圖4所示。該失效保護(hù)電路包括窗口比較器、失效保護(hù)定時(shí)器、1個(gè)與非門、1個(gè)反相器和輸出緩沖器；窗口比較器在差分信號(hào)線的輸入端進(jìn)行采樣，主接收器的輸出信號(hào)用于控制失效保護(hù)定時(shí)器，失效保護(hù)定時(shí)器的輸出經(jīng)過反相器后與窗口比較器的輸出一起經(jīng)過與非門，把窗口比較器的采樣結(jié)果和定時(shí)器結(jié)果進(jìn)行邏輯運(yùn)算，得到失效保護(hù)狀態(tài)信號(hào)控制輸出緩沖器的結(jié)果。該電路明顯減少了無源方式的失效保護(hù)電路在輸入端口影響信號(hào)的情況，但由于失效保護(hù)電路對(duì)信號(hào)的采樣還是在輸入端口處，仍然會(huì)有很小的寄生電容，從而影響輸出性能。另外，窗口比較器和失效保護(hù)定時(shí)器都是采用模擬電路，其集成電路的版圖面積較大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于提供一種失效保護(hù)電路，以解決現(xiàn)有失效保護(hù)電路的采樣影響輸出性能和電路版圖面積大的問題。
本發(fā)明所述失效保護(hù)電路，包括高共模抑制比的比較器、電平判別單元、數(shù)字邏輯判斷單元和輸出驅(qū)動(dòng)單元；所述高共模抑制比的比較器，用于接收輸入端的差分信號(hào)，對(duì)輸入信號(hào)進(jìn)行比較，并將結(jié)果輸出給所述電平判別單元和所述輸出驅(qū)動(dòng)單元；所述電平判別單元，用于判斷所述高共模抑制比的比較器輸出的電平的高低，并將其轉(zhuǎn)換成數(shù)字信號(hào)輸出給所述數(shù)字邏輯判斷單元；所述數(shù)字邏輯判斷單元，根據(jù)所述電平判別單元的輸出信號(hào)確定失效保護(hù)電路當(dāng)前所處狀態(tài)，并輸出相應(yīng)結(jié)果控制所述輸出驅(qū)動(dòng)單元；所述輸出驅(qū)動(dòng)單元根據(jù)所述數(shù)字邏輯判斷單元的結(jié)果控制輸出相應(yīng)的信號(hào)。
本發(fā)明所述失效保護(hù)電路采用在高共模抑制比的比較器之后進(jìn)行采樣的方式，基本上消除了采樣電路對(duì)主電路的影響，并采用數(shù)字電路分析判別當(dāng)前的狀態(tài)，沒有含電阻和有源的模擬電路，有利于減少電路版圖面積。本發(fā)明還易于在數(shù)字電路中集成。


圖1是現(xiàn)有的采用無源方式實(shí)現(xiàn)失效保護(hù)的電路圖。
圖2是圖1所示失效保護(hù)電路的實(shí)際應(yīng)用圖。
圖3是現(xiàn)有的第二種采用無源方式實(shí)現(xiàn)失效保護(hù)的電路圖。
圖4是現(xiàn)有的采用窗口比較器的有源方式實(shí)現(xiàn)失效保護(hù)的電路圖。
圖5是本發(fā)明所述失效保護(hù)電路的結(jié)構(gòu)示意圖。
圖6是圖5中的數(shù)字邏輯判斷單元12的狀態(tài)轉(zhuǎn)換圖。
具體實(shí)施例方式
下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施作進(jìn)一步的詳細(xì)描述。
圖1-4是現(xiàn)有的三種失效保護(hù)的電路，但是都存在共同的缺點(diǎn)，其采樣點(diǎn)位于輸入端，容易對(duì)輸出性能產(chǎn)生影響。
在圖5所示的本發(fā)明失效保護(hù)電路中，包括高共模抑制比的比較器10、電平判別單元11、數(shù)字邏輯判斷單元12和輸出驅(qū)動(dòng)單元13。
高共模抑制比的比較器10的輸入信號(hào)為差分信號(hào)A和B，輸出信號(hào)為C，作為采樣點(diǎn)，信號(hào)C分別連接到輸出驅(qū)動(dòng)單元13和電平判別單元11的輸入端。電平判別單元11的輸出是數(shù)字信號(hào)D和E，數(shù)字邏輯判斷單元12引入系統(tǒng)時(shí)鐘CLK和復(fù)位信號(hào)RESET，對(duì)數(shù)字信號(hào)D和E進(jìn)行邏輯運(yùn)算，并把運(yùn)算結(jié)果用數(shù)字信號(hào)F和G輸出給輸出驅(qū)動(dòng)單元13。
高共模抑制比的比較器10將輸入端的差分信號(hào)A和B進(jìn)行比較，當(dāng)差分信號(hào)A、B符合ANSI/TIA/EIA-644 LVDS標(biāo)準(zhǔn)規(guī)定的范圍時(shí)，高共模抑制比的比較器10輸出TTL電平，即“1”和“0”電平；當(dāng)差分信號(hào)A、B之間的電壓差小于100mV時(shí)，輸入信號(hào)被認(rèn)為無效，需要進(jìn)行失效保護(hù)。由于比較器10具有高共模抑制比的性能，所以輸出電壓可以調(diào)整為VDD的一半。根據(jù)差分信號(hào)A、B的共模電壓可以在2V的范圍內(nèi)變化的情況，所以高共模抑制比的比較器10的輸出電壓可以定為VDD2±Q,]]>其中Q為共模輸出電壓的擺動(dòng)幅度，在本發(fā)明中，選擇Q＝0.25V。
電平判別單元11對(duì)信號(hào)C進(jìn)行信號(hào)采樣，當(dāng)輸入信號(hào)有效時(shí)，比較器10的輸出為TTL電平，因此采樣點(diǎn)附加的寄生電容對(duì)TTL電平基本沒有影響。電平判別單元11由閾值電壓不同的第一反相器和第二反相器組成，其中第一反相器的閾值電壓為VDD2-(Q+P),]]>輸出信號(hào)D；第二反相器的閾值電壓為VDD2+(Q+P),]]>輸出信號(hào)E，其中P是使反相器翻轉(zhuǎn)的閾值電壓。在本發(fā)明中，選擇P＝0.5V。如前面分析，當(dāng)輸入信號(hào)有效時(shí)，比較器10的輸出為TTL電平，則信號(hào)D、E輸出都為數(shù)字“1”或“0”；當(dāng)輸入信號(hào)無效時(shí)，比較器10的輸出為VDD2±0.25V,]]>由于兩個(gè)反相器的閾值電壓分別為VDD2±0.75V,]]>所以信號(hào)D輸出“0”，而信號(hào)E輸出“1”，實(shí)現(xiàn)了電平判別，如表1所示。
表1 輸出驅(qū)動(dòng)電路13包括依次相連的三態(tài)緩沖器和驅(qū)動(dòng)器，均為標(biāo)準(zhǔn)的數(shù)字器件。高共模抑制比的比較器10的輸出信號(hào)C輸出到三態(tài)緩沖器的輸入端，驅(qū)動(dòng)器可以采用較強(qiáng)驅(qū)動(dòng)能力的與非門和保護(hù)器件組成。數(shù)字邏輯判斷單元12的輸出信號(hào)F控制三態(tài)緩沖器的使能端，而信號(hào)G則作為控制信號(hào)，與三態(tài)緩沖器的輸出H共同控制驅(qū)動(dòng)器的輸出信號(hào)Y。
數(shù)字邏輯判斷單元12是完全的數(shù)字電路，通過引入系統(tǒng)時(shí)鐘CLK和系統(tǒng)的全局復(fù)位信號(hào)RESET，確保與系統(tǒng)的兼容和集成。
如圖6所示，數(shù)字邏輯判斷單元12的功能是不斷地檢測信號(hào)D和E的變化，并進(jìn)行邏輯判斷。數(shù)字邏輯判斷單元12的工作模式劃分為三個(gè)工作狀態(tài)正常狀態(tài)、轉(zhuǎn)換狀態(tài)和失效保護(hù)狀態(tài)。
當(dāng)正常狀態(tài)時(shí)，輸入的差分信號(hào)有效，信號(hào)D、E的輸出為00或11，系統(tǒng)時(shí)鐘CLK不斷檢測D、E的變化，輸出F和G不影響輸出驅(qū)動(dòng)電路13的工作。
當(dāng)時(shí)鐘CLK檢測到信號(hào)D、E變?yōu)?1時(shí)，數(shù)字邏輯判斷單元12進(jìn)入轉(zhuǎn)換狀態(tài)。
當(dāng)進(jìn)入轉(zhuǎn)換狀態(tài)時(shí)，信號(hào)F和G保持前一個(gè)狀態(tài)的電平，同時(shí)數(shù)字邏輯判斷單元12內(nèi)部的定時(shí)器啟動(dòng)，經(jīng)過600納秒后，若時(shí)鐘CLK檢測信號(hào)D、E仍為01，則進(jìn)入失效保護(hù)狀態(tài)；如果時(shí)鐘CLK檢測到信號(hào)D、E變?yōu)?0或11，則返回正常狀態(tài)。
當(dāng)數(shù)字邏輯判斷單元12進(jìn)入失效保護(hù)狀態(tài)后，信號(hào)F的電平將輸出驅(qū)動(dòng)電路13中的三態(tài)緩沖器截止；信號(hào)G的電平將輸出驅(qū)動(dòng)電路13中的驅(qū)動(dòng)器輸出為高電平。系統(tǒng)時(shí)鐘CLK不斷檢測信號(hào)D、E的變化，當(dāng)時(shí)鐘CLK檢測到信號(hào)D、E變?yōu)?0或11時(shí)，數(shù)字邏輯判斷單元12進(jìn)入轉(zhuǎn)換狀態(tài)；若下一個(gè)時(shí)鐘CLK檢測到信號(hào)D、E仍然為00或11時(shí)，則進(jìn)入正常狀態(tài)。
通過以上的詳細(xì)介紹，可以清楚地看到，本發(fā)明可以有效地克服現(xiàn)有技術(shù)中采樣電路影響輸出性能的問題。
權(quán)利要求
1.一種失效保護(hù)電路，其特征在于，包括高共模抑制比的比較器(10)、電平判別單元(11)、數(shù)字邏輯判斷單元(12)和輸出驅(qū)動(dòng)單元(13)；所述高共模抑制比的比較器(10)，用于接收輸入端的差分信號(hào)，對(duì)輸入信號(hào)進(jìn)行比較，并將結(jié)果輸出給所述電平判別單元(11)和所述輸出驅(qū)動(dòng)單元(13)；所述電平判別單元(11)，用于判斷所述高共模抑制比的比較器(10)輸出的電平的高低，并將其轉(zhuǎn)換成數(shù)字信號(hào)輸出給所述數(shù)字邏輯判斷單元(12)；所述數(shù)字邏輯判斷單元(12)，根據(jù)所述電平判別單元(11)的輸出信號(hào)確定失效保護(hù)電路當(dāng)前所處狀態(tài)，并輸出相應(yīng)結(jié)果控制所述輸出驅(qū)動(dòng)單元(13)；所述輸出驅(qū)動(dòng)單元(13)根據(jù)所述數(shù)字邏輯判斷單元(12)的結(jié)果控制輸出相應(yīng)的信號(hào)。
2.根據(jù)權(quán)利要求1所述的失效保護(hù)電路，其特征在于，所述高共模抑制比的比較器(10)在輸入信號(hào)無效時(shí)的輸出電壓是VDD2±Q,]]>其中Q為共模輸出電壓的擺動(dòng)幅度。
3.根據(jù)權(quán)利要求2所述的失效保護(hù)電路，其特征在于，所述共模輸出電壓的擺動(dòng)幅度Q＝0.25V。
4.根據(jù)權(quán)利要求1或2所述的失效保護(hù)電路，其特征在于，所述電平判別單元(11)由閾值電壓不同的第一反相器和第二反相器組成，輸入端與所述高共模抑制比的比較器(10)的輸出端相連，輸出端接所述數(shù)字邏輯判斷單元(12)。
5.根據(jù)權(quán)利要求4所述的失效保護(hù)電路，其特征在于，所述第一反相器的閾值電壓為VDD2-(Q+P);]]>第二反相器的閾值電壓為VDD2+(Q+P);]]>其中Q是共模輸出電壓的擺動(dòng)幅度，P是使反相器翻轉(zhuǎn)的閾值電壓。
6.根據(jù)權(quán)利要求5所述的失效保護(hù)電路，其特征在于，所述使反相器翻轉(zhuǎn)的閾值電壓P＝0.5V，所述共模輸出電壓的擺動(dòng)幅度Q＝0.25V。
7.根據(jù)權(quán)利要求1或2所述的失效保護(hù)電路，其特征在于，所述輸出驅(qū)動(dòng)電路(13)包括依次相連的三態(tài)緩沖器和驅(qū)動(dòng)器，高共模抑制比的比較器(10)的輸出信號(hào)輸出到三態(tài)緩沖器的輸入端，數(shù)字邏輯判斷單元(12)的輸出信號(hào)分別控制三態(tài)緩沖器的使能端和驅(qū)動(dòng)器。
8.根據(jù)權(quán)利要求4所述的失效保護(hù)電路，其特征在于，所述輸出驅(qū)動(dòng)電路(13)包括依次相連的三態(tài)緩沖器和驅(qū)動(dòng)器，高共模抑制比的比較器(10)的輸出信號(hào)輸出到三態(tài)緩沖器的輸入端，數(shù)字邏輯判斷單元(12)的輸出信號(hào)分別控制三態(tài)緩沖器的使能端和驅(qū)動(dòng)器。
9.根據(jù)權(quán)利要求7所述的失效保護(hù)電路，其特征在于，所述數(shù)字邏輯判斷單元(12)是完全的數(shù)字電路，輸入信號(hào)包括所述電平判別單元(11)的輸出信號(hào)、系統(tǒng)時(shí)鐘信號(hào)和系統(tǒng)復(fù)位信號(hào)，輸出信號(hào)控制所述輸出驅(qū)動(dòng)電路(13)的三態(tài)緩沖器和驅(qū)動(dòng)電路；其工作模式有三個(gè)工作狀態(tài)正常狀態(tài)、轉(zhuǎn)換狀態(tài)和失效保護(hù)狀態(tài)；當(dāng)正常狀態(tài)時(shí)，系統(tǒng)時(shí)鐘不斷檢測所述電平判別單元(11)的輸出信號(hào)，所述數(shù)字邏輯判斷單元(12)的輸出信號(hào)不影響輸出驅(qū)動(dòng)電路(13)的工作；當(dāng)時(shí)鐘檢測到所述電平判別單元(11)的輸出信號(hào)變?yōu)?1時(shí)，進(jìn)入轉(zhuǎn)換狀態(tài)；當(dāng)進(jìn)入轉(zhuǎn)換狀態(tài)時(shí)，所述數(shù)字邏輯判斷單元(12)的輸出信號(hào)保持前一個(gè)狀態(tài)的電平，同時(shí)數(shù)字邏輯判斷單元(12)內(nèi)部的定時(shí)器啟動(dòng)，經(jīng)過600納秒后，若時(shí)鐘檢測到所述電平判別單元(11)的輸出信號(hào)仍為01，則進(jìn)入失效保護(hù)狀態(tài)；如果時(shí)鐘檢測到信號(hào)變?yōu)?0或11，則返回正常狀態(tài)；當(dāng)進(jìn)入失效保護(hù)狀態(tài)后，所述數(shù)字邏輯判斷單元(12)的輸出信號(hào)將輸出驅(qū)動(dòng)電路(13)中的三態(tài)緩沖器截止，并將輸出驅(qū)動(dòng)電路(13)中的驅(qū)動(dòng)器的輸出置為高電平；系統(tǒng)時(shí)鐘不斷檢測所述電平判別單元(11)的輸出信號(hào)，當(dāng)時(shí)鐘檢測到信號(hào)變?yōu)?0或11時(shí)，數(shù)字邏輯判斷單元(12)進(jìn)入轉(zhuǎn)換狀態(tài)；若下一個(gè)時(shí)鐘檢測到信號(hào)仍然為00或11時(shí)，則進(jìn)入正常狀態(tài)。
10.根據(jù)權(quán)利要求8所述的失效保護(hù)電路，其特征在于，所述數(shù)字邏輯判斷單元(12)是完全的數(shù)字電路，輸入信號(hào)包括所述電平判別單元(11)的輸出信號(hào)、系統(tǒng)時(shí)鐘信號(hào)和系統(tǒng)復(fù)位信號(hào)，輸出信號(hào)控制所述輸出驅(qū)動(dòng)電路(13)的三態(tài)緩沖器和驅(qū)動(dòng)電路；其工作模式有三個(gè)工作狀態(tài)正常狀態(tài)、轉(zhuǎn)換狀態(tài)和失效保護(hù)狀態(tài)；當(dāng)正常狀態(tài)時(shí)，系統(tǒng)時(shí)鐘不斷檢測所述電平判別單元(11)的輸出信號(hào)，所述數(shù)字邏輯判斷單元(12)的輸出信號(hào)不影響輸出驅(qū)動(dòng)電路(13)的工作；當(dāng)時(shí)鐘檢測到所述電平判別單元(11)的輸出信號(hào)變?yōu)?1時(shí)，進(jìn)入轉(zhuǎn)換狀態(tài)；當(dāng)進(jìn)入轉(zhuǎn)換狀態(tài)時(shí)，所述數(shù)字邏輯判斷單元(12)的輸出信號(hào)保持前一個(gè)狀態(tài)的電平，同時(shí)數(shù)字邏輯判斷單元(12)內(nèi)部的定時(shí)器啟動(dòng)，經(jīng)過600納秒后，若時(shí)鐘檢測到所述電平判別單元(11)的輸出信號(hào)仍為01，則進(jìn)入失效保護(hù)狀態(tài)；如果時(shí)鐘檢測到信號(hào)變?yōu)?0或11，則返回正常狀態(tài)；當(dāng)進(jìn)入失效保護(hù)狀態(tài)后，所述數(shù)字邏輯判斷單元(12)的輸出信號(hào)將輸出驅(qū)動(dòng)電路(13)中的三態(tài)緩沖器截止，并將輸出驅(qū)動(dòng)電路(13)中的驅(qū)動(dòng)器的輸出置為高電平；系統(tǒng)時(shí)鐘不斷檢測所述電平判別單元(11)的輸出信號(hào)，當(dāng)時(shí)鐘檢測到信號(hào)變?yōu)?0或11時(shí)，數(shù)字邏輯判斷單元(12)進(jìn)入轉(zhuǎn)換狀態(tài)；若下一個(gè)時(shí)鐘檢測到信號(hào)仍然為00或11時(shí)，則進(jìn)入正常狀態(tài)。
全文摘要
本發(fā)明所述失效保護(hù)電路，包括高共模抑制比的比較器、電平判別單元、數(shù)字邏輯判斷單元和輸出驅(qū)動(dòng)單元；高共模抑制比的比較器接收輸入端的差分信號(hào)，對(duì)輸入信號(hào)進(jìn)行比較，將結(jié)果輸出給電平判別單元和輸出驅(qū)動(dòng)單元；電平判別單元判斷上述輸出電平的高低，將其轉(zhuǎn)換成數(shù)字信號(hào)輸出給數(shù)字邏輯判斷單元；數(shù)字邏輯判斷單元根據(jù)電平判別單元的輸出信號(hào)確定電路當(dāng)前所處狀態(tài)，輸出相應(yīng)結(jié)果控制輸出驅(qū)動(dòng)單元；輸出驅(qū)動(dòng)單元根據(jù)數(shù)字邏輯判斷單元的結(jié)果輸出相應(yīng)的信號(hào)。本發(fā)明采用在高共模抑制比的比較器之后進(jìn)行采樣的方式，基本上消除了采樣電路對(duì)主電路的影響，并采用數(shù)字電路分析判別當(dāng)前的狀態(tài)，沒有含電阻和有源的模擬電路，有利于減少電路版圖面積。
文檔編號(hào)H03K19/007GK1492588SQ0213770
公開日2004年4月28日 申請日期2002年10月26日 優(yōu)先權(quán)日2002年10月26日
發(fā)明者陳學(xué)君, 易律凡 申請人:深圳市中興通訊股份有限公司