專利名稱：頻率綜合器的制作方法
技術領域：
本發(fā)明涉及一種頻率綜合器裝置和一種利用該頻率綜合器裝置的移動無線電電裝置，更具體地說，涉及一種降低分數(shù)N系統(tǒng)(fractional-N system)中噪聲的頻率綜合器裝置和利用該頻率綜合器裝置的移動無線電電裝置。
頻率綜合器裝置被用于利用來自基準信號的任何頻率產生載波。對移動無線電裝置，要求高速鎖定的頻率綜合器裝置在間歇接收等狀態(tài)中獲得高的C/N和低的功耗。對一般的頻率綜合器裝置，壓控振蕩器的輸出頻率間隔設置受到相位比較器的比較頻率的限制。為了獲得更精密的間隔設置，必須降低比較頻率，使得鎖定時間不能被縮短。作為可以降低鎖定時間的頻率綜合器裝置，存在著一種被稱為分數(shù)N系統(tǒng)的頻率綜合器裝置。
圖21表示頻率綜合器裝置的組成。在圖21中，PLL(鎖相環(huán))電路9包括相位比較器1、低通濾波器(LPF)2、壓控振蕩器3和可變分頻器4。壓控振蕩器(VCO)3是振蕩產生具有響應于輸入電壓的頻率信號的一種電路。可變分頻器4是分頻VCO的輸出信號(fvco)的頻率的一種電路。相位比較器1是比較可變分頻器4的輸出信號(fdiv)的相位與基準信號(fref)的相位并將相位差進行輸出的一種電路。低通濾波器2是平滑相位比較器1的輸出的一種電路。分頻比控制電路5是利用fdiv作為時鐘控制分頻比的一種電路，使得分頻比及時改變并且其時間平均值含有低于小數(shù)點的值。
分頻比控制電路5包括累加器部分80、分數(shù)部分計算電路70、和分頻比加法器6。累加器80是按fdiv的定時(timing)輸出分數(shù)部分數(shù)據(jù)累加結果的電路，該分數(shù)部分數(shù)據(jù)是由外部設置的。分數(shù)部分計算電路70是在每個fdiv定時相加累加器部分80的輸出結果的電路。分頻比加法器6是相加由分數(shù)部分計算器電路70計算的結果和由外部設置的整數(shù)部分數(shù)據(jù)的電路。在分頻比加法器6中的相加結果給出一個可變分頻器4的分頻比。因為這個分頻比控制電路5的控制，不存在fvco的頻率應當設置為fref頻率的整數(shù)倍數(shù)的必要。因此，fref的頻率可以被設置得較高，而不考慮在fvco中期望的頻率間隔。因此，可以降低鎖定時間。此刻，如果可變分頻器的分頻比只是周期性變化，則在VCO的輸出中產生作為寄生信號的變化周期的頻率分量。為了避免這種現(xiàn)象，例如，在美國專利4609881號、日本專利2844398號、和日本專利公開號Hei 8-8741中所述的，存在使用按多級方式連接的多個累加器的方法。
按多級方式連接的累加器部分的組成如圖22所示。累加器801到804的每個具有加法器和寄存器并利用fdiv作為時鐘進行工作。在第一級的累加器801利用加法器相加由外部設置的分數(shù)部分的數(shù)據(jù)和寄存器的輸出，然后更新該寄存器的值。在第二級的累加器802利用加法器相加寄存器的輸出和累加器801中的加法器的輸出，然后更新該寄存器的值。累加器803和累加器804執(zhí)行與累加器802相同的操作。在圖23的時序圖中表示以這種方式所連接的各個累加器中的各加法器的操作和各寄存器的時鐘的變化情況。各寄存器與fdiv同步地更新從各加法器饋送的數(shù)據(jù)。加法器重復分數(shù)部分數(shù)據(jù)和前級加法器的輸出的操作，然后發(fā)送結果到后級。相反，在累加器中的加法器輸出最高有效位的進位信號作為進位信號，然后輸入該信號到分數(shù)部分計算電路70。
圖24表示分數(shù)部分計算電路70的組成。在圖24中，加法器701是通過相加二項式系數(shù)計算分數(shù)部分的電路。延遲電路702到707是延遲各累加器進位信號，順序產生由Pascal三角代表的二項式系數(shù)的電路。分數(shù)部分計算電路70按照如下方式相對于由相應的各累加器產生的進位信號進行操作。也就是說，當從累加器801輸入進位信號時，該電路產生+1。當從累加器802輸入進位信號時，該電路產生+1然后在一個時鐘以后產生-1。當從累加器803輸入進位信號時，該電路產生+1，然后在一個時鐘以后產生-2，并在2個時鐘以后產生+1。當從累加器804輸入進位信號時，該電路產生+1，然后在1個時鐘以后產生-3，并在2個時鐘以后產生+3，并且在3個時鐘以后產生-1。這種情況表示在圖25中的時序圖中。各累加器按fdiv的定時進行操作，并且各加法器溢出輸出進位信號。利用fdiv作為時鐘信號，連接到累加器802、累加器803和累加器804的進位信號的延遲單元每fdiv周期延遲進位信號。按相同的fdiv定時，加法器701相加在相應各個級輸出的進位信號，并輸出其結果。
分頻比加法器6相加由外部設置的整數(shù)部分的數(shù)據(jù)與加法器701的輸出。該加法器的結果是分頻比控制電路5的輸出，設置可變分頻器4的分頻比。這個分頻比基本上在每個fdiv定時進行變化，因此在分頻比變化中的頻率分量被設置得高并從而低頻分量被減少。
由從累加器802、累加器803和累加器804產生的進位信號引起的分頻比變化各自在時間平均上變?yōu)?，并且不影響平均分頻比。因此，僅從累加器801產生的進位信號對平均分頻比有貢獻。
但是，在這樣的背景技術的頻率綜合器裝置中，在各自的累加器部分中的所有寄存器與fdiv同步地更新數(shù)據(jù)，并且響應于各寄存器的每次數(shù)據(jù)更新和在前級加法器輸出中的每次變化，各加法器執(zhí)行計算，然后發(fā)送結果到各后級。因此，多個累加器的操作被集中到一個定時上，并且該操作的發(fā)送所需要的電路操作時間被延長了。在同一半導體襯底上集成了模擬電路和數(shù)字電路的集成電路中，因為最大功率消耗在數(shù)字電路的時鐘變化點上，半導體襯底的電位和電源的電位都隨著時鐘同步地變化。因此，存在著這些電位的變化會產生噪聲、惡化頻率綜合器裝置的C/N和不利于高C/N和高速鎖定的實現(xiàn)的這樣一些問題。
另外，還存在另外一個問題，由于將比較頻率設置得較高以實際應用分數(shù)N系統(tǒng)的特性，但增加了由分頻比控制電路產生的噪聲，進而增加了C/N的惡化。另外，還存在著另外一個問題，即，如果發(fā)送機部分和接收機部分兩者被集成在同一半導體襯底上，即使可以滿足作為頻率綜合器裝置的特性，但是由于由分頻比控制電路產生的噪聲的干擾，發(fā)送/接收的特性也會惡化。再有，存在著另外一個問題，如果鎖定時間被延遲以保證C/N，在移動無線電裝置的間歇操作中的功耗會增加并且也會縮短待機時間。
本發(fā)明已經被完成來克服上述問題，并且本發(fā)明的目的是提供一種能夠減少由分頻比控制電路產生的噪聲、改善C/N比、降低鎖定時間、和降低功耗的頻率綜合器裝置以及利用這種頻率綜合器裝置的移動無線電裝置。
為了克服上述的一些問題，本發(fā)明提供一種頻率綜合器裝置，包括PLL電路，該電路包含基準信號輸入裝置、相位比較器、低通濾波器、壓控振蕩器、和可變分頻器；和分頻比控制電路，該電路包含a)多個累加器，用于控制可變分頻器，使得可變分頻器的分頻比及時改變并且分頻比的時間平均值含有低于小數(shù)點的值，并且每個累加器具有一個寄存器和一個加法器；b)分數(shù)部分計算電路，用于接收由該加法器產生的進位信號，按次序相加二項式系數(shù)；c)分頻比加法器，用于相加分數(shù)部分計算電路的輸出和整數(shù)部分數(shù)據(jù)，設置可變分頻器的分頻比，其中分頻比控制電路按具有不同定時的多個時鐘進行操作，因此產生一個具有等于分頻比的時間平均值與基準信號的頻率的積的頻率的信號。
按照這種組成，可以減少由于分頻比控制電路的工作產生的襯底電位的變化和電源電壓的變化。因此，可以降低頻率綜合器的C/N的惡化，并且還可以降低鎖定時間。另外，可以降低在間歇操作中的功率消耗，并且還可以降低在同一襯底上構成的其它電路塊的噪聲。


圖1是表示按照本發(fā)明的第一實施例的頻率綜合器裝置的組成的圖；圖2是表示按照本發(fā)明的第一實施例的頻率綜合器裝置的累加器的組成的圖；圖3是表示按照本發(fā)明的第一實施例的頻率綜合器的累加器裝置的時序圖；圖4是表示按照本發(fā)明的第二實施例的頻率綜合器裝置的組成的圖；圖5是表示按照本發(fā)明的第二實施例的頻率綜合器裝置的累加器的組成的圖；圖6是表示按照本發(fā)明的第二實施例的頻率綜合器裝置的累加器的時序圖；圖7是表示按照本發(fā)明的第三實施例的頻率綜合器裝置的累加器的組成的圖；圖8是表示按照本發(fā)明的第三實施例的頻率綜合器裝置的累加器的時序圖；圖9是表示按照本發(fā)明的第四實施例的頻率綜合器裝置的累加器的組成的圖；圖10是表示按照本發(fā)明的第四實施例的頻率綜合器裝置的累加器的時序圖；圖11是表示按照本發(fā)明的第四實施例的頻率綜合器裝置的分數(shù)部分計算器電路的組成的圖；圖12是表示按照本發(fā)明的第四實施例的頻率綜合器裝置的分數(shù)部分計算器電路的時序圖；圖13是表示按照本發(fā)明的第五實施例的頻率綜合器裝置的組成的圖；圖14是表示按照本發(fā)明的第五實施例的頻率綜合器裝置的累加器的組成的圖15是表示按照本發(fā)明的第五實施例的頻率綜合器的累加器裝置的時序圖；圖16是表示按照本發(fā)明的第五實施例的頻率綜合器裝置的分數(shù)部分計算器電路的組成的圖；圖17是表示按照本發(fā)明的第五實施例的頻率綜合器裝置的分數(shù)部分計算器電路的時序圖；圖18是表示按照本發(fā)明的第六實施例的頻率綜合器裝置的累加器的組成的圖；圖19是表示按照本發(fā)明的第六實施例的頻率綜合器的累加器裝置的時序圖；圖20是表示按照本發(fā)明的第七實施例的多個頻率綜合器裝置的組成的圖；圖21是表示本發(fā)明的背景技術的頻率綜合器裝置的組成的圖；圖22是表示本發(fā)明的背景技術的頻率綜合器裝置的累加器的組成的圖；圖23是表示本發(fā)明的背景技術的頻率綜合器裝置的累加器的時序圖；圖24是表示本發(fā)明的背景技術的頻率綜合器裝置的分數(shù)部分計算器電路的組成圖；圖25是表示本發(fā)明的背景技術的頻率綜合器裝置的分數(shù)部分計算器電路的時序圖。
下面參照圖1到圖20將詳細地描述本發(fā)明的各個實施例。在這種情況下，相同的標號被標注在與圖21所示的背景技術的相同的部件上，并對這些部件的詳細的描述予以省略。
(第一實施例)本發(fā)明的第一實施例提供了一種頻率綜合器裝置，其中提供一個延遲部件到分頻比控制電路并且可變分頻器的輸出信號和通過延遲部件延遲輸出信號獲得的延遲信號被利用作為累加器部分的操作時鐘。
圖1是表示按照本發(fā)明的第一實施例的頻率綜合器裝置的組成的圖。在圖1中，提供了PLL(鎖相環(huán))電路，該電路包括相位比較器1、低通濾波器2、壓控振蕩器3、可變分頻器4和分頻比控制電路5。壓控振蕩器3是振蕩產生具有響應于輸入電壓的頻率信號的電路?？勺兎诸l器4是分頻壓控振蕩器3的輸出信號頻率的電路。相位比較器1是經由低通濾波器2輸出可變分頻器4與基準信號之間的相位差的信號到壓控振蕩器3的電路。分頻比控制電路5是控制可變分頻器4使控制可變分頻器4的分頻比及時改變并且時間平均值含有低于小數(shù)點的值的電路。分頻比控制電路5包括分頻比加法器6、分數(shù)部分加法器電路70、累加器部分81、和延遲部件10。除了累加器部分81和延遲部分10以外的部件是與如圖21所示背景技術中的那些部件是一樣的。
圖2是表示累加器部分81的組成的圖。累加器部分81包括累加器811到814。每個累加器具有加法器和寄存器。圖3表示各加法器和各寄存器通過時鐘在各自的累加器中操作變化狀態(tài)的時序圖。
下面將解釋按照本發(fā)明的第一實施例如上所構成的頻率綜合器裝置的操作。除了分頻比控制電路5以外的各個部件的操作類似于如圖21所示的背景技術。如圖1所示，可變分頻器4的輸出fdiv和延遲部件10的輸出fdiv2作為時鐘被輸入到累加器部分81。
如圖2所示的第一級的累加器811使用加法器將由外部設置的分數(shù)部分數(shù)據(jù)和利用fdiv作為時鐘的寄存器的輸出相加，然后更新該寄存器的值。在第二級的累加器812利用加法器將利用fdiv2作為時鐘的寄存器的輸出和在累加器811中加法器的輸出相加，然后更新該寄存器的值。累加器813、814執(zhí)行與累加器812相同的操作。
圖3表示各加法器和各寄存器通過時鐘在以這種方式連接的各自的累加器中操作變化狀態(tài)的時序圖。在累加器811中的寄存器與fdiv同步地更新從加法器饋送的數(shù)據(jù)。該加法器順序地執(zhí)行各位的操作，如果有進位的話，輸出進位信號。當接收到前級加法器的輸出數(shù)據(jù)的變化時，在后級的加法器執(zhí)行相加。因為按這種方式重復相加操作，在以后各級中的操作時間被大大地延長了。在累加器812中的寄存器與fdiv2同步地更新從加法器饋送的數(shù)據(jù)。類似于累加器812，累加器813、814與fdiv2同步地更新寄存器的數(shù)據(jù)。也就是說，在累加器中的數(shù)據(jù)變化點利用fdiv和fdiv2進行了分配，使得電路的操作不集中到一種定時。
可以通過在同一半導體襯底上集成頻率綜合器裝置、發(fā)送機部分、和接收機部分構成單片無線電部分裝置。該頻率綜合器裝置或單片無線電部分裝置可以被安裝在諸如移動電話等之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第一實施例，延遲部件被設置在分頻比控制電路上，并且可變分頻器的輸出信號和通過延遲輸出信號的延遲信號被使用作為累加器部分的操作時鐘。因此，可以降低由于分頻比控制電路的工作產生的襯底電位的變化和電源電位的變化。另外，可以降低頻率綜合器C/N惡化，并且還可以降低鎖定時間。另外，可以降低在間歇工作期間的功耗，并且和可以降低對在同一襯底上構成的其它電路塊的噪聲干擾。
(第二實施例)本發(fā)明的第二實施例提供一種頻率綜合器裝置，其中可變分頻器的輸出信號和基準信號被使用作為累加器部分的操作時鐘。
圖4是表示按照本發(fā)明的第二實施例的頻率綜合器裝置的組成圖。第二實施例的基本組成類似于第一實施例。與第一實施例的差別是可變分頻器4的fdiv輸出與基準信號fref被使用作為累加器81的操作時鐘。
圖5是表示累加器81的組成的圖。累加器部分81包括累加器821到824，并且每個累加器具有加法器和寄存器。圖6是表示各加法器和各寄存器通過時鐘在各自的累加器中的操作變化狀態(tài)的時序圖。
下面將解釋按照本發(fā)明的第二實施例如上所構成的頻率綜合器裝置的操作。除了分頻比控制電路5以外各個部件的操作類似于如圖21所示的背景技術?？勺兎诸l器4的輸出fdiv和基準信號fref被使用作為累加器部分81的操作時鐘。
如圖5所示在第一級的累加器821利用加法器相加由外部設置的分數(shù)部分數(shù)據(jù)與寄存器的輸出，然后利用fref作為時鐘更新寄存器的值。在第二級中的累加器822利用加法器相加寄存器的輸出和累加器821中的加法器的輸出，然后利用fdiv作為時鐘更新寄存器的值。累加器823、824執(zhí)行與累加器822相同的操作。
圖6表示各加法器和各寄存器通過時鐘在按這種方式連接的各累加器中操作變化狀態(tài)的時序圖。在累加器821中的寄存器按與fref同步更新從加法器饋送的數(shù)據(jù)。加法器按順序執(zhí)行各個位的操作，如果出現(xiàn)進位時輸出該進位。當接收到前級中的加法器的數(shù)據(jù)變化時，在后級中的加法器執(zhí)行相加操作。因為加法操作是按這種方式重復地進行，所以在后級的操作時間大大地被延長。
在累加器822中的寄存器按與fdiv同步的方式更新從加法器饋送的數(shù)據(jù)。類似于累加器822，累加器823、824按與fdiv同步的方式更新寄存器的數(shù)據(jù)。亦即，利用fref和fdiv，分散在該累加器中的數(shù)據(jù)變化點，使得電路操作不集中在一種定時。
通過在同一半導體襯底上集成頻率綜合器裝置、發(fā)送機部分和接收機部分可以構成一個單片無線電部分裝置。頻率綜合器裝置或單片無線電部分裝置可以安裝在諸如移動電話等之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第二實施例，使用可變分頻器的輸出信號和基準信號作為累加器部分的操作時鐘。因此，可以降低由分頻比控制電路的工作產生的襯底電位的變化和電源電壓的變化。另外，可以減少頻率綜合器的C/N的惡化，并且還可以降低鎖定時間。此外，可以降低在間歇工作下的功耗，并且還可以減少對在同一襯底上構成的其它各電路塊的噪聲干擾。另外，利用fref和fdiv作為時鐘，可以去除延遲部件。因此，也可以去除延遲的優(yōu)化，此外不需要進行由于延遲部件變化產生的兩個時鐘之間的相位偏移的調整。
(第三實施例)本發(fā)明的第三實施例提供一種頻率綜合器裝置，其中可變分頻器的輸出信號和基準信號被用作累加器部分的操作時鐘，多個累加器在數(shù)量上被分為兩個半部分(如果累加器的數(shù)量是奇數(shù)，則幾乎是數(shù)量的一半)，并且在前半部分中的寄存器利用基準信號作為時鐘進行工作和在后半部分中的寄存器利用可變分頻器的輸出作為時鐘進行工作。
圖7是表示按照本發(fā)明的第三實施例的頻率綜合器裝置的累加器部分81的組成的圖。在圖7中，累加器部分81包括累加器831到834，并且每個累加器具有加法器和寄存器。第三實施例的基本組成類似于第二實施例的組成。與第二實施例的不同在于累加器的前半部分中的寄存器是利用基準信號fref作為時鐘進行工作的，和累加器的后半部分的寄存器是利用可變分頻器4的輸出fdiv作為時鐘進行工作的。
圖8是表示加法器和寄存器通過時鐘在累加器中操作變化狀態(tài)的時序圖。
下面將解釋按照本發(fā)明的第三實施例如上所構成的頻率綜合器裝置的操作。除了分頻比控制電路5以外各個部件的操作類似于如圖21所示背景技術。可變分頻器4的輸出fdiv和基準信號fref被用作累加器部分81的操作時鐘。累加器部分的前半部分中的寄存器利用基準信號fref作為時鐘，累加器部分的后半部分中的寄存器利用可變分頻器4的輸出fdiv作為時鐘。
如圖7所示的第一級的累加器831利用加法器相加由外部設置的分數(shù)部分的數(shù)據(jù)和寄存器的輸出，然后利用fref作為時鐘更新寄存器的值。在第二級的累加器832利用加法器相加寄存器的輸出和累加器831中的加法器的輸出，然后利用fref作為時鐘更新寄存器的值。在第三級的累加器833和在第四級的累加器834利用加法器相加寄存器的輸出和前級中累加器的加法器的輸出，并且分別利用fdiv作為時鐘更新寄存器的值。
圖8表示通過時鐘在按照這種方式連接的累加器中的各加法器和各寄存器的操作變化狀態(tài)的時序圖。在累加器831、832中的寄存器與fref同步地更新從各個加法器饋送的數(shù)據(jù)。各加法器按順序執(zhí)行相應位的操作，然后如果有進位的話輸出進位信號。當接收到在前級中的數(shù)據(jù)變化時，在后級中的加法器執(zhí)行相加。因為相加操作以這種方式重復進行，所以各個后級的操作時間被大大地延長。
在累加器833、834中的寄存器與fdiv同步地更新從各加法器饋送的數(shù)據(jù)。亦即，利用fref和fdiv分散在各累加器中的數(shù)據(jù)的變化點，使得電路操作不集中在一種定時。特別是，因為各累加器的前半部分和后半部分分別使用fref和fdiv，可以最小化包括多級并同時工作的累加器的電路數(shù)量。
單片無線電部分裝置可以由集成頻率綜合器裝置、發(fā)送機部分和接收機部分在同一半導體襯底上構成。頻率綜合器裝置或單片無線電部分裝置可以半安裝到諸如移動電話之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第三實施例，使用可變分頻器的輸出信號和基準信號作為累加器部分的操作時鐘，多個累加器在數(shù)量上被分為兩個半部分(如果累加器的數(shù)量是奇數(shù)，則幾乎是數(shù)量的一半)，并且在前半部分中的寄存器利用基準信號作為時鐘進行工作，和在后半部分中的寄存器利用可變分頻器的輸出作為時鐘進行工作。因此，可以降低由于分頻比控制電路的工作產生的襯底電位的變化和電源電壓的變化。另外，可以降低頻率綜合器的C/N的惡化，并且還可以減少鎖定時間。此外，可以降低間歇操作中的功耗，并且還可以減少對在同一襯底上構成的各電路塊的噪聲干擾。另外，因為由累加器的前半部分和后半部分分別使用fref和fdiv，與第一和第二實施例不同，可以減少工作噪聲。
(第四實施例)
本發(fā)明的第四實施例提供一種頻率綜合器裝置，其中在分頻比控制電路設置延遲部件，可變分頻器的輸出信號和輸出信號的延遲信號被用作累加器部分的操作時鐘，并且多個累加器經在相應各級中的寄存器的輸出連接到下一級的累加器。
圖9是表示按照本發(fā)明的第四實施例的頻率綜合器裝置的累加器81的組成的圖。在圖9中，累加器部分81包括累加器841到844，并且每個累加器具有加法器和寄存器。第四實施例的基本結構類似于第一實施例。與第一實施例的不同點在于累加器部分81和分數(shù)部分計算器電路70的組成不同。
圖10是表示通過時鐘累加器中的加法器和寄存器的操作變化狀態(tài)的時序圖。
圖11是表示分數(shù)部分計算器電路70的組成的圖。在圖11中，加法器701是通過計算二項式系數(shù)檢測分數(shù)部分的一種電路。延遲電路702到707、711到716是產生二項式系數(shù)的的電路，該系數(shù)是通過順序地延遲累加器的進位利用Pascal三角表示的。
下面將描述按照本發(fā)明的第四實施例如上所構成的頻率綜合器裝置的操作。除了分頻比控制電路5以外的各個部件的操作是類似于表示在圖21中的背景技術的。可變分頻器4的輸出fdiv和通過延遲fdiv獲得的信號fdiv2被用作累加器部分81的操作時鐘。
在如圖9所示的第一級的累加器841利用加法器相加由外部設置的分數(shù)部分數(shù)據(jù)和寄存器的輸出，然后利用fdiv作為時鐘更新寄存器的值。在第二級的累加器842利用加法器相加寄存器的輸出和在累加器841中的寄存器的輸出，然后利用fdiv2作為時鐘更新寄存器的值。累加器843、844執(zhí)行與累加器842相同的操作。
圖10表示通過時鐘在按這種方式連接的各自的累加器中的各加法器和各寄存器的操作的時序圖。在累加器841中的寄存器與fdiv同步地更新從加法器饋送的數(shù)據(jù)。加法器順序地執(zhí)行各個位操作，并且如果產生進位，則輸出進位信號。當接收到前級的寄存器的數(shù)據(jù)時，后級中的加法器執(zhí)行操作，該數(shù)據(jù)是隨fdiv的定時發(fā)生變化。累加器842中的寄存器與fdiv2同步地更新從加法器饋送的數(shù)據(jù)。類似于累加器842，累加器843、844與fdiv2同步地更新寄存器的數(shù)據(jù)。也就是說，在累加器中的數(shù)據(jù)變化點利用fdiv和fdiv2被分散，使得電路的操作不集中在一種定時。
圖11是表示分數(shù)部分計算器電路70的組成的圖。與背景技術組成的不同在于提供了延遲電路711到716。為匹配相應的附加的定時需要這些延遲電路，因為經由在累加器部分組成中的寄存器相應的各個級被連接到各個后級。這種狀態(tài)表示在圖12的時序圖中。在第一級中的累加器利用fdiv2的3個時鐘延遲信號，直至計算的結果被發(fā)送到第四級，此后通過fdiv2計算的結果被輸入到后級。在第二級的累加器延遲利用fdiv的2個時鐘延遲信號，并且在第三級的累加器利用fdiv的一個時鐘延遲信號。因此，累加器的計算結果可以按fdiv的定時精確地被發(fā)送到加法器701。
通過集成頻率綜合器裝置、發(fā)送機部分和接收機部分在同一半導體襯底上可以構成一種單片無線電部分裝置。頻率綜合器裝置或單片無線電部分裝置可以被安裝在諸如移動電話之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第四實施例，延遲部件被設置在分頻比控制電路上，此外可變分頻器的輸出信號和該輸出信號的延遲信號被作用作為累加器部分的操作時鐘。因此，可以降低由于分頻比控制電路的操作產生的襯底電位的變化和電源電位的變化。另外，可以降低頻率綜合器的C/N的惡化并且還可以減少鎖定時間。再有，可以減少在間歇操作中的功耗，并且還可以降低對在同一襯底上構成的其他電路塊的噪聲干擾。另外，多個累加器經由相應各級的寄存器的輸出被連接到各后級中的累加器上。因此，加法器的計算結果再不需要順序地發(fā)送到后級中的累加器的加法器上，從而減少總的電路操作時間，并與第一實施例不同，因此可以實現(xiàn)噪聲降低的效果。
(第五實施例)本發(fā)明的第五實施例提供一種頻率綜合器裝置，其中可變分頻器的輸出信號和基準信號被使用作為累加器部分的操作時鐘，多個累加器在數(shù)量上被分為兩個半部分(如果累加器的數(shù)量是奇數(shù)，則幾乎是數(shù)字的一半)，在奇數(shù)級中的寄存器是利用基準信號作為時鐘信號進行工作的，在偶數(shù)級中的寄存器是利用可變分頻器的輸出作為時鐘進行工作的，并且經由相應各級中的寄存器的輸出多個累加器連接到各后級的各自累加器上的。
圖13是表示按照本發(fā)明的第五實施例的頻率綜合器的組成的圖。在圖13中，累加器81的組成、分數(shù)部分計算器電路71的組成和使用兩個信號fdiv和fref作為時鐘是與第四實施例不同的。
圖14是表示累加器部分81的組成的圖。累加器部分81包括累加器851到854，并且每個累加器具有加法器和寄存器。
圖15是表示通過時鐘在累加器中的加法器和寄存器的操作變化狀態(tài)的時序圖。圖16是分數(shù)部分計算器71的功能方框圖。
下面將解釋按照本發(fā)明的第五實施例如上所組成的頻率綜合器的操作。除了分頻比控制電路5以外的各個部件的操作與如圖21所示的背景技術的類似。
在第一級中的累加器851利用加法器相加由外部設置的分數(shù)部分和寄存器的輸出，然后利用fref作為時鐘更新寄存器的值。在第二級中的累加器852利用加法器相加寄存器的輸出和在累加器851中的寄存器的輸出，然后利用fdiv作為時鐘更新寄存器的值。在第三級中累加器利用加法器相加寄存器的輸出和在累加器852中的寄存器的輸出，然后利用fref作為時鐘更新寄存器的值。在第四級中的累加器854利用加法器相加寄存器的輸出和在累加器853中的寄存器的輸出，然后利用fdiv作為時鐘更新寄存器的值。
圖15的時序圖表示在按這種方式連接的累加器中的各加法器和寄存器通過時鐘的操作的變化狀態(tài)。在累加器851和累加器853中的寄存器與fref同步地更新從各加法器饋送的數(shù)據(jù)。各個加法器順序地執(zhí)行各個位的操作，如果有進位產生的話，輸出進位信號。在累加器852和累加器854中的寄存器與fdiv同步地更新從各加法器饋送的數(shù)據(jù)。各個加法器順序地執(zhí)行各個位的操作，如果有進位發(fā)生的話，輸出進位信號。即，利用fref和fdiv，將累加器中的數(shù)據(jù)變化點予以分散，使得電路的操作不集中在一種定時上。
圖16是分數(shù)部分計算器電路71的功能方框圖。與第四實施例的不同在于提供了延遲電路721和延遲電路722。匹配加法的各自附加定時需要這些延遲電路，因為累加器部分的時鐘定時改變了。這種狀態(tài)表示在圖17的時序圖上。為了實現(xiàn)在第四級的輸出的同步，在第一級的累加器的計算結果被延遲了利用fdiv的2.5個時鐘，在第二級的累加器的計算結果被延遲了利用fdiv的1.5個時鐘，在第三級的累加器的計算結果被延遲了利用fref的0.5個時鐘和利用fdiv的0.5個時鐘，在第四級的累加器的計算結果被延遲了利用fdiv的0.5個時鐘。相應地，累加器的計算結果可以按fdiv的定時被精確地發(fā)送到加法器701。
可以通過在同一半導體襯底上集成頻率綜合器裝置、發(fā)送機部分和接收機部分構成單片無線電部分裝置。頻率綜合器裝置或單片無線電部分裝置可以安裝到諸如移動電話之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第五實施例，使用可變分頻器的輸出信號和基準信號作為累加器部分的操作時鐘，多個累加器在數(shù)量上被分為兩個半部分(如果累加器的數(shù)量是奇數(shù)，則幾乎是數(shù)量的一半)，在奇數(shù)級中的各寄存器利用基準信號作為時鐘信號進行操作，在偶數(shù)級中的各寄存器利用可變分頻器的輸出作為時鐘。因此，可以降低由于分頻比控制電路的工作產生的襯底電位的變化和電源電壓的變化。另外，可以降低頻率綜合器的C/N的惡化，并且還可以減少鎖定時間。此外，可以降低在間歇工作中的功耗，并且還可以降低在同一襯底上構成的各個電路塊的噪聲干擾。再有，由于利用了fref和fdiv作為時鐘，不再需要在第四實施例中使用的延遲部件。因此，可以去除延遲部件的優(yōu)化和由于變化兩個時鐘之間的相位調整。
(第六實施例)本發(fā)明的第六實施例提供一種頻率綜合器裝置，其中可變分頻器的輸出信號和基準信號被使用作為累加器部分的操作時鐘，并且多個累加器經各自各級中的寄存器的輸出被連接到下一級。
在按照本發(fā)明的第六實施例的頻率綜合器裝置的組成中，與第四實施例的不同之處在于累加器部分81的組成。
圖18是表示累加器部分81的組成的圖。累加器部分81包括累加器861到864，并且每個累加器具有加法器和寄存器。
下面將解釋按照第六實施例如上所構成的頻率綜合器裝置的操作。除了分頻比控制電路5以外的各部件的工作與圖21所示的背景技術類似。
在第一級的累加器861利用加法器相加由外部設置的分數(shù)部分數(shù)據(jù)和寄存器的輸出，然后利用fref作為時鐘更新寄存器的值。在第二級中的累加器862利用加法器相加寄存器的輸出和在累加器861中的寄存器的輸出，然后利用fdiv作為時鐘更新寄存器的值。累加器863、864執(zhí)行類似于累加器862的操作。
圖19表示通過時鐘在按照這種方式連接的累加器中各加法器和各寄存器的變化狀態(tài)的時序圖。在累加器861中的寄存器與fref同步地更新從加法器饋送的數(shù)據(jù)。該加法器按順序執(zhí)行各個位操作，如果有進位產生，則輸出進位。當接收到數(shù)據(jù)的變化時，在后級中的加法器執(zhí)行操作。在累加器862中的寄存器與fdiv同步地更新從加法器饋送的數(shù)據(jù)。類似于累加器862，累加器863和累加器864與fdiv同步地更新寄存器中的數(shù)據(jù)。亦即，利用fref和fdiv分散在累加器中的數(shù)據(jù)的各變化點，使得電路操作不集中在一種定時。
通過集成頻率綜合器裝置、發(fā)送機部分和接收機部分在同一半導體襯底上可以構成一個單片無線電部分裝置。頻率綜合器裝置或單片無線電部分裝置可以安裝到諸如移動電話等之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第六實施例，使用可變分頻器的輸出信號和基準信號作為累加器部分的操作時鐘。因此，可以降低由于分頻比控制電路的工作產生的襯底電位的變化和電源電壓的變化。另外，可以降低頻率綜合器的C/N的惡化，并且還可以降低鎖定時間。此外，可以減少在間歇操作中的功耗，并且還可以降低對在同一襯底上構成的其它各個電路塊的干擾噪聲。另外，由于利用fref和fdiv作為時鐘，所以不再需要使用在第四實施例中的延遲部件。因此，可以去除延遲部件的優(yōu)化和由于變化兩個時鐘之間的相位調整?；旧希诟骷臃ㄆ鞯牟僮髦?，可以減少寄存器的數(shù)據(jù)更新與前級中的寄存器的數(shù)據(jù)更新的重疊操作，因此與第四實施例不同，可以實現(xiàn)噪聲降低的效果。
(第七實施例)本發(fā)明的第七實施例提供多個頻率綜合器裝置，其中分別具有不同相位的基準信號被分配給頻率綜合器裝置中的多個累加器，這些累加器分別工作在不同時鐘定時上。
圖20是按照本發(fā)明的第七實施例的多個頻率綜合器裝置的功能方框圖。在圖20中，標號20和21表示在第一到第六實施例中所示的任何頻率綜合器裝置。反相器22是改變基準信號的相位的電路。
下面將解釋按照本發(fā)明的第七實施例如上所構成的頻率綜合器裝置的操作。基準信號不改變相位按原樣被輸入到頻率綜合器裝置20。利用反相器22反相基準信號的相位獲得的第二基準信號被輸入到頻率綜合器裝置21。按照這種組成，用于兩個頻率綜合器裝置中的分頻比控制電路的各操作時鐘之一具有必然不同的定時。因此，在累加器中數(shù)據(jù)的變化點被分散，使得電路操作不集中在一種定時上。
通過在同一半導體襯底上集成頻率綜合器裝置、發(fā)送機部分和接收機部分可以構成單片無線電部分裝置。頻率綜合器裝置或單片無線電部分裝置可以被安裝在諸如移動電話等之類的移動無線電裝置上。
如上所述，按照本發(fā)明的第七實施例，在改變各基準信號的相位的情況下，使用各基準信號。因此，可以降低由于分頻比控制電路的工作產生的襯底電位的變化和電源電壓的變化。另外，可以降低頻率綜合器的C/N的惡化，并且還降低鎖定時間。此外，可以降低間歇工作的功耗，并且還可以降低對在同一襯底上構成的其它各個電路塊的噪聲干擾。
從上面的解釋中明顯看出，按照本發(fā)明，可以提供一種頻率綜合器裝置，包括PLL電路，該電路包含基準信號輸入裝置、相位比較器、低通濾波器、壓控振蕩器和可變分頻器；分頻比控制電路，該電路包括a)多個累加器，用于控制可變分頻器的，使得可變分頻器的分頻比及時變化并且分頻比的時間平均值含有低于小數(shù)點的值，并且每個累加器具有一個寄存器和一個加法器；b)分數(shù)部分計算器電路，用于接收由加法器按順序相加二項式系數(shù)產生的進位信號；c)和分頻比加法器，用于相加分數(shù)部分計算器電路的輸出與的整數(shù)部分數(shù)據(jù)以在可變分頻器中設置分頻比，其中分頻比控制電路在具有不同定時的多個時鐘下工作，因此產生了具有等于分頻比的時間平均值頻率和基準信號的的頻率的信號。因此，可以實現(xiàn)可以降低由于分頻比控制電路的工作產生襯底電位的變化和電源電壓的變化、可以降低頻率綜合器的C/N惡化、可以降低鎖定時間、可以降低在間歇工作的功耗和可以降低對同一襯底上構成的其它各電路塊的噪聲干擾的這樣一些優(yōu)點。
權利要求
1．一種頻率綜合器裝置，包括一個PLL(鎖相環(huán))電路，該電路包括基準信號輸入裝置、相位比較器、低通濾波器、壓控振蕩器和可變分頻器；和一個分頻比控制電路，用于控制可變分頻器，使得可變分頻器的分頻比及時改變并且分頻比的時間平均值含有低于小數(shù)點的值，該分頻比控制電路包括多個累加器，每個累加器具有一個寄存器和一個加法器；一個分數(shù)部分計算電路，用于接收由加法器按順序相加二項式系數(shù)產生的進位信號；一個分頻比加法器，用于相加分數(shù)部分計算電路的輸出和整數(shù)部分，設置可變分頻器的分頻比；其中分頻比控制電路在具有不同定時的多個時鐘下進行操作；因此，產生具有等于分頻比的時間平均值與基準信號的頻率之積的頻率的信號。
2．按照權利要求1的頻率綜合器裝置，其中分頻比控制電路還包括一個裝置，用于利用可變分頻器的輸出作為時鐘操作第一級的累加器的寄存器；一個延遲裝置，用于利用可變分頻器的輸出的延遲信號作為時鐘操作第二級和后續(xù)各級的累加器的寄存器；一個連接器，用于饋送加法器的輸出作為后續(xù)級累加器的輸入；和一個裝置，使用分數(shù)部分計算電路的延遲電路將比前級進位信號長的進位信號延遲一個時鐘，該分數(shù)部分計算電路利用可變分頻器的輸出作為時鐘工作的。
3．按照權利要求1的頻率綜合器裝置，其中分頻比控制電路還包括一個裝置，用于利用基準信號作為時鐘操作第一級的累加器的寄存器；一個裝置，用于在第二級和后續(xù)各級利用可變分頻器的輸出作為時鐘操作累加器的寄存器；一個連接器，用于饋送加法器的輸出作為下一級累加器的輸入；和一個裝置，使用分數(shù)部分計算電路的延遲電路將比前級進位信號長的進位信號延遲一個時鐘，該分數(shù)部分計算電路利用可變分頻器的輸出作為時鐘工作的。
4．按照權利要求1的頻率綜合器裝置，其中分頻比控制電路還包括一個裝置，用于利用基準信號作為時鐘操作前半部分各累加器的寄存器；一個裝置，用于利用可變分頻器的輸出作為時鐘操作后半部分各累加器的寄存器；一個連接器，用于饋送加法器的輸出作為在后級累加器的輸入；和一個裝置，使用分數(shù)部分計算電路的延遲電路將比前級進位信號長的進位信號延遲一個時鐘，該分數(shù)部分計算電路利用可變分頻器的輸出作為時鐘工作的。
5．按照權利要求1的頻率綜合器裝置，其中分頻比控制電路還包括一個裝置，用于利用可變分頻器的輸出作為時鐘操作第一級的累加器的寄存器；一個延遲裝置，用于利用可變分頻器的輸出的延遲信號作為時鐘操作第二級和后續(xù)各級的累加器的寄存器；一個連接器，用于饋送寄存器的輸出作為后級的累加器的輸入；和一個裝置，用于利用分數(shù)部分計算電路的延遲電路以相同的量延遲所有進位信號，該分數(shù)部分計算電路是利用可變分頻器的輸出作為時鐘進行工作的。
6．按照權利要求1的頻率綜合器裝置，其中分頻比控制電路還包括一個裝置，用于利用基準信號作為時鐘操作各奇數(shù)級的累加器的寄存器；一個裝置，用于利用可變分頻器的輸出作為時鐘操作各偶數(shù)級的累加器的寄存器；一個連接器，用于饋送寄存器的輸出作為后級的累加器的輸入；和一個裝置，用于利用分數(shù)部分計算電路的延遲電路匹配進位信號的附加定時，該分數(shù)部分計算電路的利用基準信號與可變分頻器的輸出的兩種類型的時鐘進行工作的。
7．按照權利要求1的頻率綜合器裝置，其中分頻比控制電路還包括一個裝置，用于操作第一級的累加器的寄存器，該操作是利用基準信號作為時鐘進行操作的；一個裝置，用于使第二級和后續(xù)各級的累加器的寄存器進行操作，該操作是利用可變分頻器的輸出作為時鐘進行的一個連接器，用于饋送寄存器的輸出作為后級的累加器的輸入；和一個裝置，用于利用分數(shù)部分計算電路的延遲電路以相同的量延遲所有進位信號，該分數(shù)部分計算電路是利用可變分頻器的輸出作為時鐘進行工作的。
8．一種頻率綜合器裝置，包括按照權利要求1的多個頻率綜合器；一個裝置，用于產生具有與公共基準信號不同的相位的第二基準信號并且分配該第二基準信號。
9．一種無線電部分裝置，包括；按照權利要求1的頻率綜合器裝置；和發(fā)送機部分和接收機部分；其中發(fā)送機部分和接收機部分以及頻率綜合器部分集成在同一半導體襯底上。
10．一種移動無線電裝置，包括按照權利要求1的頻率綜合器裝置。
11．一種移動無線電裝置，包括按照權利要求9的無線電部分裝置。
12．一種操作頻率綜合器裝置的方法，包括以下步驟向分頻比控制電路中的第一級的累加器輸入分數(shù)部分數(shù)據(jù)，該分頻比控制電路控制PLL電路中的可變分頻器，PLL電路包括基準信號輸入裝置、相位比較器、低通濾波器、壓控振蕩器和可變分頻器；利用在相應各級中的累加器按順序地相加分數(shù)部分數(shù)據(jù)產生進位信號；根據(jù)進位信號通過順序地產生二項式系數(shù)并相加各二項式系數(shù)計算分數(shù)部分；通過相加整數(shù)部分數(shù)據(jù)到分數(shù)部分，計算其時間平均值及時改變并含有低于小數(shù)點的值的分頻比，設置可變分頻器中的分頻比；和產生一個信號，該信號具有等于時間平均值與基準信號的頻率之積的頻率；其中各累加器是按具有不同定時的時鐘進行操作的。
13．按照權利要求12的操作頻率綜合器裝置的方法，還包括以下步驟利用可變分頻器的輸出作為時鐘操作在第一級中的累加器的寄存器；利用可變分頻器的輸出的延遲信號作為時鐘操作在第二級和后續(xù)各級的累加器的寄存器；將在后級累加器中的加法器的輸出加到寄存器的輸出上；和使用分數(shù)部分計算電路的延遲電路將比前級進位信號長的進位信號延遲一個時鐘，該分數(shù)部分計算電路使用可變分頻器的輸出作為時鐘。
14．按照權利要求12的操作頻率綜合器裝置的方法，還包括以下步驟利用基準信號作為時鐘操作在第一級的累加器的寄存器；利用可變分頻器的輸出作為時鐘操作第二級和后續(xù)各級；相加后級的累加器的加法器的輸出到寄存器的輸出上；和延遲比在前級進位信號長的進位信號，該延遲是利用操作分數(shù)部分計算電路的延遲電路的一個時鐘進行的，該分數(shù)部分計算電路利用可變分頻器的輸出作為時鐘工作的。
15．按照權利要求12的操作頻率綜合器裝置的方法，還包括以下步驟利用基準信號作為時鐘操作前半部分累加器的寄存器；利用可變分頻器的輸出作為時鐘操作后半部分累加器的寄存器；相加后級的累加器中的加法器的輸出到寄存器的輸出上；和通過操作分數(shù)部分計算電路的延遲電路將比前級進位信號長的進位信號延遲一個時鐘，該分數(shù)部分計算電路利用可變分頻器的輸出作為時工作的。
16．按照權利要求12的頻率綜合器裝置的操作方法，還包括以下步驟利用可變分頻器的輸出作為時鐘操作在第一級的累加器的寄存器；利用可變分頻器的輸出的延遲信號作為時鐘操作在第二級和后續(xù)各級的累加器的寄存器；相加后級的累加器中的寄存器的輸出到該寄存器的輸出上；和利用可變分頻器的輸出作為時鐘，通過操作分數(shù)部分計算器電路的延遲電路，以相同的量延遲所有進位信號。
17．按照權利要求12的頻率綜合器裝置的操作方法，還包括以下步驟利用基準信號作為時鐘操作奇數(shù)級的累加器的各寄存器；利用可變分頻器的輸出作為時鐘操作在偶數(shù)級的累加器的各寄存器；相加在后級的累加器的寄存器的輸出到該寄存器的輸出上；和利用基準信號和可變分頻器的輸出的兩種類型時鐘，通過操作分數(shù)部分計算器電路的延遲電路，匹配進位信號的各附加定時。
18．按照權利要求12的操作頻率綜合器裝置的方法，還包括以下步驟利用基準信號作為時鐘操作第一級的累加器的寄存器；利用可變分頻器的輸出作為時鐘操作第二級和后續(xù)各級的累加器的寄存器；相加后級的累加器的寄存器的輸出到該寄存器的輸出上；和利用可變分頻器的輸出作為時鐘，通過操作分數(shù)部分計算器電路的延遲電路，以相同的量延遲所有進位信號。
19．一種操作頻率綜合器裝置的方法，包括以下步驟產生基準信號；從基準信號中產生具有與基準信號不同相位的各第二基準信號；和分配該各第二基準信號到多個頻率綜合器；該頻率綜合器包括PLL電路，該PLL電路包括基準信號輸入裝置、相位比較器、低通濾波器、壓控振蕩器、和可變分頻器；和可變分頻比控制電路，用于控制可變分頻器，使得可變分頻器的分頻比及時地改變并且該分頻比的時間平均值含有低于小數(shù)點的值；多個累加器，每個具有一個加法器和一個寄存器；分數(shù)部分計算器電路，用于接收通過加法器順序相加各二項式系數(shù)產生的進位信號；分頻比加法器，用于相加分數(shù)部分計算器電路的輸出與整數(shù)部分數(shù)據(jù)，在可變分頻器中設置分頻比，其中分頻比控制電路是按具有不同定時的多個時鐘進行操作的。
全文摘要
一種頻率綜合器裝置,包括PLL(鎖相環(huán))電路和分頻比控制電路。PLL電路包括相位比較器、低通濾波器、壓控振蕩器和可變分頻器。分頻比控制電路控制可變分頻器,使得可變分頻器的分頻比及時改變并且分頻比的時間平均值含有低于小數(shù)點的值。可變分頻器的輸出信號fdiv和經延遲部件獲得的輸出信號fdiv被用作分頻比控制電路中的累加器部分的時鐘?？梢越档陀捎诜诸l比控制電路的工作產生的襯底電位和電源電壓的變化,抑制頻率綜合器的C/N的惡化。
文檔編號H03L7/16GK1318901SQ01112340
公開日2001年10月24日 申請日期2001年4月2日 優(yōu)先權日2000年4月17日
發(fā)明者山田竜一, 平野俊介, 宮原泰德, 足立壽史, 高橋尚志, 兒島裕貴 申請人:松下電器產業(yè)株式會社