專利名稱：電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器及其單位元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種電流導(dǎo)引(current steering)的數(shù)字至模擬轉(zhuǎn)換器及其單位元件(unit cell)，特別是關(guān)于一種可適用于低電壓操作且可節(jié)省芯片使用面積的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器及其單位元件。
電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器經(jīng)常使用于信號(hào)處理過程中。例如在一繪圖芯片中可使用三個(gè)電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器而將紅色、藍(lán)色及綠色的數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬視頻信號(hào)。


圖1是已有的一電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器的結(jié)構(gòu)圖。該電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器10包含一參考電流產(chǎn)生模塊(currentreference generating module)11、一可控制電流開關(guān)模塊(controlledcurrent switching module)12及一電流至電壓轉(zhuǎn)換模塊(current-to-voltage coverting module)13。該參考電流產(chǎn)生模塊11利用一運(yùn)算放大器14的虛擬短路(virtual short)的特性，將正端的電壓Vref等效至負(fù)端。相對(duì)地，可求出流經(jīng)一電阻17的電流Iref為Vref/Rref。一晶體管18用作二極管，因此可以求得一偏置電壓BIA1，且流經(jīng)該晶體管18的電流亦為Iref。該可控制電流開關(guān)模塊12包含多個(gè)晶體管15及一電流開關(guān)矩陣16。該多個(gè)晶體管15可利用該偏置電壓BIA1而以電流鏡(current mirror)的方式產(chǎn)生電流Iref。該電流開關(guān)矩陣16接受并解碼該電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器10的輸入數(shù)字碼，并產(chǎn)生等比例的電流IO。該電流至電壓轉(zhuǎn)換模塊13可利用一運(yùn)算放大器19將該電流IO轉(zhuǎn)換為一輸出模擬電壓VO。
圖2將該可控制電流開關(guān)模塊12內(nèi)的多個(gè)晶體管15及電流開關(guān)矩陣16重組為多個(gè)單位元件21，且該多個(gè)單位元件21累積其輸出電流為IO。
圖3(a)至(c)為已有的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的結(jié)構(gòu)圖。圖3(a)的結(jié)構(gòu)包含第一至第四晶體管31～34，其中第三及第四晶體管33及34構(gòu)成一差動(dòng)對(duì)(differential pair)，而第一及第二晶體管31及32構(gòu)成一級(jí)聯(lián)(cascade)的偏壓負(fù)載，可用于提高電流源的輸出阻抗。該結(jié)構(gòu)將所有晶體管的n阱區(qū)域電壓電連接至電源端，因此對(duì)于第二至第四晶體管32-34而言，將因?yàn)轶w效應(yīng)(bodyeffect)而造成過大的閾值電壓。公式(1)為已有的MOS晶體管閾值電壓計(jì)算的公式。Vth=Vth0+γ2ψF+VBS-2ψF---(1)]]>其中Vth為閾值電壓，Vth0為VBS(襯底和源極的電壓差)等于0時(shí)的閾值電壓，r及ψF為襯底偏壓效應(yīng)的常數(shù)。由公式(1)可以看出體效應(yīng)正相關(guān)于VBS的值，且導(dǎo)致晶體管32～34的閾值電壓Vth的增加。圖3(a)的結(jié)構(gòu)并不適用于低電源電壓的操作模式，而將導(dǎo)致第一至第四晶體管31～34無法在飽和區(qū)(saturation region)工作。圖3(b)的結(jié)構(gòu)類似于圖3(a)的結(jié)構(gòu)，差別僅是以第一晶體管31作為級(jí)聯(lián)晶體管。類似的道理，圖3(b)的結(jié)構(gòu)亦不適用于低電源電壓的操作模式。
圖3(c)的結(jié)構(gòu)將第三及第四晶體管33及34的n阱區(qū)域電連接至源極端，使VBS為0而消除體效應(yīng)。雖然設(shè)計(jì)上較方便，但卻衍生布局面積過大的缺點(diǎn)。
圖4為圖3(c)的布局結(jié)構(gòu)。上述的晶體管若使用PMOS型式，在制作上需要分隔成許多n阱區(qū)域。其中該多個(gè)第一及第二晶體管31及32可制作于同一n阱區(qū)域41，每一個(gè)第三及第四晶體管33及34可共用一個(gè)n阱區(qū)域42，而每一個(gè)n阱區(qū)域之間須保持一距離d。依據(jù)PMOS設(shè)計(jì)準(zhǔn)則，各個(gè)n阱區(qū)域之間必須保持一最小的距離。以0.18um的制作工藝為例，各n阱區(qū)域之間的最小距離約為10um。而對(duì)于一個(gè)8比特的數(shù)字至模擬轉(zhuǎn)換器而言，共須分隔出255個(gè)n阱區(qū)域之間的距離d。因此圖3(c)的設(shè)計(jì)結(jié)構(gòu)將浪費(fèi)許多芯片面積。
近年來電子產(chǎn)品均向低電壓供電的趨勢(shì)發(fā)展，因此產(chǎn)業(yè)界的確需要一適合低電壓操作的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器及其單位元件。
本發(fā)明的第一目的是說明一可在低電壓操作的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件。
本發(fā)明的第二目的是說明一可降低芯片面積的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件。
為了達(dá)到該第一及第二目的，本發(fā)明提供一n阱區(qū)域偏壓控制電路，可產(chǎn)生一較電源電壓更低的偏置電壓，因此可降低晶體管的體效應(yīng)(相對(duì)地，該晶體管的閾值電壓及柵源極電壓(VGS)也可降低)。因此即使在低電壓操作下，各晶體管仍可在飽和區(qū)正常地工作。此外，本發(fā)明的多個(gè)差動(dòng)對(duì)晶體管(電流開關(guān)對(duì))可制作成同一n阱區(qū)域，不需如已有技術(shù)那樣需制作于不同的n阱區(qū)域而彼此保持一段距離，因此芯片面積可以縮小。
本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的第一實(shí)施例包含至少一個(gè)級(jí)聯(lián)晶體管及一差動(dòng)對(duì)晶體管。該級(jí)聯(lián)晶體管之間以級(jí)聯(lián)的方式電連接，且彼此的n阱區(qū)域電連接至一電源端。該差動(dòng)對(duì)晶體管的源極電連接至該級(jí)聯(lián)晶體管的一端的第二晶體管的漏極，其n阱區(qū)域電連接至一獨(dú)立控制的第二偏置電壓VBW，且其柵極由輸入的數(shù)字碼經(jīng)解碼后所控制。通過上述連接方式，該差動(dòng)對(duì)晶體管的漏極端輸出與該數(shù)字碼等比例的電流值。
本發(fā)明的電流引導(dǎo)的數(shù)字至模擬轉(zhuǎn)換單位元件的第二實(shí)施例包含至少一個(gè)級(jí)聯(lián)晶體管及一差動(dòng)對(duì)晶體管。該級(jí)聯(lián)晶體管以級(jí)聯(lián)的方式電連接，且除了該級(jí)聯(lián)晶體管的一端的第二晶體管外，彼此的n阱區(qū)域電連接至一電源端。該差動(dòng)對(duì)晶體管的源極電連接至該第二晶體管的漏極，且該差動(dòng)對(duì)晶體管及該第二晶體管的n阱區(qū)域電連接至一獨(dú)立控制的第二偏置電壓VBW，且其柵極由輸入的數(shù)字碼經(jīng)解碼后所控制。通過上述連接方式，該差動(dòng)對(duì)晶體管的漏極端輸出與該數(shù)字碼等比例的電流值。
用于產(chǎn)生第二偏置電壓VBW的該偏壓電路包含一n阱偏壓復(fù)制電路、一緩沖器及至少一電容。該n阱偏壓復(fù)制電路用于產(chǎn)生一第一偏置電壓VBW0。該緩沖器連接至該n阱偏壓復(fù)制電路，用于提高該第一偏置電壓VBW0的驅(qū)動(dòng)能力，并產(chǎn)生該第二偏置電壓VBW。該電容連接至該緩沖器的輸出，用于穩(wěn)定該第二偏置電壓VBW。
本發(fā)明的第三目的是說明一可在低電壓操作的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器。
本發(fā)明的第四目的是說明一可降低芯片面積的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器。
為了達(dá)到該第三及第四目的，本發(fā)明提供一種電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器，包含一可控制電流開關(guān)模塊、一參考電流產(chǎn)生模塊及一偏壓電路。該可控制電流開關(guān)模塊包含多個(gè)前述的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件。該參考電流產(chǎn)生模塊用于產(chǎn)生該級(jí)聯(lián)晶體管的偏置電壓。該偏壓電路用于產(chǎn)生該第二偏置電壓。
本發(fā)明將依照附圖來說明，其中圖1為已有的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器；圖2為圖1的可控制電流開關(guān)模塊的重組示意圖；圖3(a)至(c)為已有的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的結(jié)構(gòu)圖；圖4為圖3(c)的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的布局圖；圖5為本發(fā)明的電流導(dǎo)引數(shù)字至模擬轉(zhuǎn)換器的可控制電流開關(guān)模塊的示意圖；圖6(a)至(d)為本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的結(jié)構(gòu)圖；圖7為本發(fā)明的n阱偏壓電路的示意圖；圖8為本發(fā)明的n阱偏壓復(fù)制電路的單位元件；及圖9為本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的布局結(jié)構(gòu)。
本發(fā)明并不限于任何型式的晶體管，但以P溝道金屬氧化物半導(dǎo)體(PMOS)效果較佳，因此以下各實(shí)施例均以PMOS為所使用的晶體管型式。
圖5為本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器的可控制電流開關(guān)模塊的示意圖。本發(fā)明的可控制電流開關(guān)模塊12由多個(gè)單位元件52所組成，該多個(gè)單位元件52接收該參考電流產(chǎn)生模塊11所產(chǎn)生的偏置電壓BIA1及BIA2(假設(shè)有兩個(gè)級(jí)聯(lián)晶體管，不同個(gè)數(shù)的級(jí)聯(lián)晶體管對(duì)應(yīng)不同個(gè)數(shù)的偏置電壓)及一個(gè)獨(dú)立控制n阱區(qū)域的第二偏置電壓VBW，且該多個(gè)單位元件52累積其輸出電流為IO。
圖6(a)至(d)為本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的結(jié)構(gòu)圖。圖6(a)的結(jié)構(gòu)由第一及第二晶體管31及32組成偏壓負(fù)載，第三及第四晶體管33及34組成差動(dòng)對(duì)，并通過負(fù)載35及36接地。和已有的圖3(a)結(jié)構(gòu)不同的是，本結(jié)構(gòu)并不將第三及第四晶體管33及34的n阱區(qū)域電連接至電源端，而由一第二偏置電壓VBW所獨(dú)立控制。該第二偏置電壓VBW可經(jīng)設(shè)定而小于電源電壓，因此可降低該晶體管33及34的體效應(yīng)。相對(duì)地，也等于降低其閾值電壓。圖6(a)～(d)結(jié)構(gòu)的輸出采用差動(dòng)對(duì)輸出，但在實(shí)際應(yīng)用時(shí)也可因不同需求而改為采用單端輸出。該差動(dòng)對(duì)晶體管33及34的輸入端由所輸入的數(shù)字碼經(jīng)解碼后所控制，以產(chǎn)生等比例的模擬電流輸出。圖6(b)的結(jié)構(gòu)和圖6(a)不同的是，該第二晶體管32的n阱偏壓由該第二偏置電壓VBW所控制，且該結(jié)構(gòu)的特性降低該第二晶體管32的閾值電壓，而略為提升該第三及第四晶體管33及34的閾值電壓。圖6(c)的結(jié)構(gòu)和圖6(a)不同的是，僅由第一晶體管31構(gòu)成負(fù)載，且本發(fā)明并不限制該級(jí)聯(lián)晶體管的級(jí)聯(lián)數(shù)目。圖6(d)的結(jié)構(gòu)和圖6(b)不同的是，該級(jí)聯(lián)晶體管由三個(gè)晶體管31、32及61所構(gòu)成，而第二晶體管32的n阱區(qū)域由該第二偏置電壓VBW所控制。
圖7為本發(fā)明的n阱偏壓電路的示意圖，其目的為產(chǎn)生多個(gè)晶體管的第二偏置電壓VBW。首先，由已有的偏壓電路產(chǎn)生所需的電壓值BIA1及BIA2，再通過一n阱偏壓復(fù)制電路(n-well bias replicacircuit)71產(chǎn)生第一偏置電壓VBW0。該第一偏置電壓VBW0通過一緩沖器72產(chǎn)生該第二偏置電壓VBW。該緩沖器72完成一電壓跟隨器(voltage follower)的功能，可提供高輸出阻抗及較強(qiáng)的驅(qū)動(dòng)能力。值得注意的是，該第二偏置電壓VBW還連接至一芯片內(nèi)電容(on-chipcapacitor)73或一外部電容74，可作為穩(wěn)壓的用途，例如降低電壓切換時(shí)的噪聲。本發(fā)明的偏壓電路結(jié)構(gòu)并不復(fù)雜，且僅占據(jù)芯片的極小部分面積。
圖8為本發(fā)明的n阱偏壓復(fù)制電路的單位元件的一實(shí)施例，其由三個(gè)晶體管81～83所級(jí)聯(lián)而成。第六晶體管83的柵極電連接至接地端VSS。晶體管81及82作為級(jí)聯(lián)晶體管(在實(shí)際應(yīng)用時(shí)，可隨需求調(diào)整級(jí)聯(lián)晶體管的個(gè)數(shù))，其柵極電連接至偏置電壓BIA1及BIA2。第六晶體管83的源極及n阱區(qū)域彼此電連接，且輸出第一偏置電壓VBW0。該n阱偏壓復(fù)制電路71可利用該三個(gè)晶體管的結(jié)構(gòu)作為基本元件復(fù)制而成。
圖9為本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件的布局結(jié)構(gòu)，其中該多個(gè)第一及第二晶體管31及32可以制作在同一n阱區(qū)域91。而該多個(gè)第三及第四晶體管33及34可制作于同一n阱區(qū)域92。由于每個(gè)第三及第四晶體管33及34所組成的差動(dòng)對(duì)之間并不必象已有技術(shù)那樣在制作上需間隔一距離d，因此本發(fā)明的設(shè)計(jì)結(jié)構(gòu)將節(jié)省許多芯片面積。
本發(fā)明的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器包含上述的單位元件52所構(gòu)成的一可控制電流開關(guān)模塊12，一參考電流產(chǎn)生模塊11及一電流至電壓轉(zhuǎn)換模塊13。圖1的參考電流產(chǎn)生模塊11的結(jié)構(gòu)僅是本發(fā)明的構(gòu)成元件的一實(shí)施例，該參考電流產(chǎn)生模塊11用于產(chǎn)生該單位元件52的級(jí)聯(lián)晶體管的偏置電壓BIA或一參考電流。圖1的電流至電壓轉(zhuǎn)換模塊13的結(jié)構(gòu)僅是本發(fā)明的構(gòu)成元件的一實(shí)施例，另一可行的實(shí)施例采用一電阻矩陣。該電流至電壓轉(zhuǎn)換模塊13用于將該多個(gè)單位元件52的輸出電流IO轉(zhuǎn)換為一輸出電壓。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已如上所述，然而本專業(yè)技術(shù)人員仍可能基于本發(fā)明的示例及說明而作種種不背離本發(fā)明精神的替換及修改；因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所說明的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修改，并為以下的權(quán)利要求范圍所涵蓋。
權(quán)利要求
1.一種電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，包含至少一個(gè)級(jí)聯(lián)晶體管，以級(jí)聯(lián)的方式進(jìn)行彼此的電連接，且其n阱區(qū)域電連接至一電源端；及一差動(dòng)對(duì)晶體管，其源極電連接至該至少一級(jí)聯(lián)晶體管的一端晶體管的漏極，其n阱區(qū)域電連接至外部的一偏壓電路所輸出的第二偏置電壓，且其柵極由輸入的數(shù)字碼經(jīng)解碼后所控制；通過上述連接方式，由該差動(dòng)對(duì)晶體管的漏極端輸出和該數(shù)字碼等比例的電流值。
2.如權(quán)利要求1所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，其中該偏壓電路包含一n阱偏壓復(fù)制電路，用于產(chǎn)生一第一偏置電壓；一緩沖器，用于提高該第一偏置電壓的驅(qū)動(dòng)能力，并產(chǎn)生該第二偏置電壓；及至少一電容，連接至該緩沖器的輸出，用于穩(wěn)定該第二偏置電壓。
3.如權(quán)利要求2所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，其中該n阱偏壓復(fù)制電路包含多個(gè)單位元件，且該單位元件包含至少一個(gè)級(jí)聯(lián)晶體管，以級(jí)聯(lián)的方式進(jìn)行彼此的電連接，且其n阱區(qū)域電連接至一電源端；及一第六晶體管，其柵極和漏極電連接至接地端，其源極電連接至該至少一級(jí)聯(lián)晶體管的一端晶體管的漏極，且其n阱區(qū)域電連接至源極且輸出該第一偏置電壓。
4.如權(quán)利要求1所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，其中該差動(dòng)對(duì)晶體管的漏極端輸出采用差動(dòng)輸出及單端輸出之一。
5.一種電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，包含至少一個(gè)級(jí)聯(lián)晶體管，以級(jí)聯(lián)的方式進(jìn)行彼此的電連接，且除了一端的第二晶體管外，其余的晶體管的n阱區(qū)域電連接至一電源端；及一差動(dòng)對(duì)晶體管，其源極電連接至該第二晶體管的漏極；該差動(dòng)對(duì)晶體管及該第二晶體管的n阱區(qū)域電連接至外部的一偏壓電路所輸出的第二偏置電壓，且其柵極由輸入的數(shù)字碼經(jīng)解碼后所控制；通過上述連接方式，由該差動(dòng)對(duì)晶體管的漏極端輸出與該數(shù)字碼等比例的電流值。
6.如權(quán)利要求5所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，其中該偏壓電路包含一n阱偏壓復(fù)制電路，用于產(chǎn)生一第一偏置電壓；一緩沖器，用于提高該第一偏置電壓的驅(qū)動(dòng)能力，并產(chǎn)生該第二偏置電壓；及至少一電容，連接至該緩沖器的輸出，用于穩(wěn)定該第二偏置電壓。
7.如權(quán)利要求6所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，其中該n阱偏壓復(fù)制電路包含多個(gè)單位元件，且該單位元件包含至少一個(gè)級(jí)聯(lián)晶體管，以級(jí)聯(lián)的方式進(jìn)行彼此的電連接，且其n阱區(qū)域電連接至一電源端；及一第六晶體管，其柵極和漏極電連接至接地端，其源極電連接至該至少一級(jí)聯(lián)晶體管的一端晶體管的漏極，且其n阱區(qū)域電連接至源極且輸出該第一偏置電壓。
8.如權(quán)利要求5所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，其中該差動(dòng)對(duì)晶體管的漏極端輸出采用差動(dòng)輸出及單端輸出之一。
9.一種電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器，包含一可控制電流開關(guān)模塊，包含多個(gè)電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，該單位元件包含至少一個(gè)級(jí)聯(lián)晶體管，以級(jí)聯(lián)的方式進(jìn)行彼此的電連接，且其n阱區(qū)域電連接至一電源端；及一差動(dòng)對(duì)晶體管，其源極電連接至該至少一級(jí)聯(lián)晶體管的一端晶體管的漏極，其n阱區(qū)域電連接至一偏壓電路所輸出的第二偏置電壓，其柵極由輸入的數(shù)字碼經(jīng)解碼后所控制，且其漏極輸出與該數(shù)字碼等比例的電流值；一參考電流產(chǎn)生模塊，用于產(chǎn)生該級(jí)聯(lián)晶體管的偏置電壓；以及一偏壓電路，用于產(chǎn)生該第二偏置電壓。
10.如權(quán)利要求9所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器，其中產(chǎn)生該偏壓電路包含一n阱偏壓復(fù)制電路，用于產(chǎn)生一第一偏置電壓；一緩沖器，用于提高該第一偏置電壓的驅(qū)動(dòng)能力，并產(chǎn)生該第二偏置電壓；及至少一電容，連接至該緩沖器的輸出，用于穩(wěn)定該第二偏置電壓。
11.一種電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器，包含一可控制電流開關(guān)模塊，包含多個(gè)電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換單位元件，該單位元件包含至少一個(gè)級(jí)聯(lián)晶體管，以級(jí)聯(lián)的方式進(jìn)行彼此的電連接，且除了一端的第二晶體管外，其余的晶體管的n阱區(qū)域電連接至一電源端；及一差動(dòng)對(duì)晶體管，其源極電連接至該第二晶體管的漏極；該差動(dòng)對(duì)晶體管及該第二晶體管的n阱區(qū)域電連接至一偏壓電路所輸出的第二偏置電壓；且該差動(dòng)對(duì)晶體管之柵極由輸入的數(shù)字碼經(jīng)解碼后所控制，而其漏極輸出與該數(shù)字碼等比例的電流值；一參考電流產(chǎn)生模塊，用于產(chǎn)生該級(jí)聯(lián)晶體管的偏置電壓；以及一偏壓電路，用于產(chǎn)生該第二偏置電壓。
12.如權(quán)利要求11所說的電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器，其中該偏壓電路包含一n阱偏壓復(fù)制電路，用于產(chǎn)生一第一偏置電壓；一緩沖器，用于提高該第一偏置電壓的驅(qū)動(dòng)能力，并產(chǎn)生該第二偏置電壓；及至少一電容，連接至該緩沖器的輸出，用于穩(wěn)定該第二偏置電壓。
全文摘要
本發(fā)明描述一種電流導(dǎo)引的數(shù)字至模擬轉(zhuǎn)換器及其單位元件。本發(fā)明提供一n阱區(qū)域偏壓控制電路,可產(chǎn)生一較電源電壓更低的偏置電壓,因此可降低晶體管的體效應(yīng)。相應(yīng)地,該晶體管的閾值電壓及柵源極電壓也可降低。因此即使在低電源電壓操作下,各晶體管仍可正常地在飽和區(qū)工作。此外,本發(fā)明的多個(gè)差動(dòng)對(duì)晶體管可制作在同一n阱區(qū)域,而不需象已有技術(shù)那樣需制作在不同的n阱區(qū)域而彼此保持一段距離,因此本發(fā)明的芯片面積可以縮小。
文檔編號(hào)H03M1/66GK1369969SQ0110381
公開日2002年9月18日 申請(qǐng)日期2001年2月15日 優(yōu)先權(quán)日2001年2月15日
發(fā)明者姚啟泰, 沈威辰, 劉鴻志 申請(qǐng)人:矽統(tǒng)科技股份有限公司