一種dc-dc轉(zhuǎn)換器的制造方法
【專(zhuān)利摘要】本發(fā)明屬于DC?DC轉(zhuǎn)換器技術(shù)領(lǐng)域，公開(kāi)了一種DC?DC轉(zhuǎn)換器。在本發(fā)明中，通過(guò)采用包括控制電路、電流采樣電路、儲(chǔ)能電路、反饋電路以及線損補(bǔ)償電路的DC?DC轉(zhuǎn)換器，使得電源電壓經(jīng)過(guò)電流采樣電路、控制電路以及儲(chǔ)能電路后輸出芯片電壓，芯片電壓經(jīng)過(guò)外部的線損電阻向外部的負(fù)載提供負(fù)載電壓；電流采樣電路對(duì)流經(jīng)儲(chǔ)能電路的電流進(jìn)行采樣并輸出采樣電流至線損補(bǔ)償電路；線損補(bǔ)償電路根據(jù)采樣電流與控制電路輸出的控制信號(hào)輸出線損補(bǔ)償電流至反饋電路的反饋端，反饋電路根據(jù)線損補(bǔ)償電流對(duì)負(fù)載電壓的線損壓降進(jìn)行補(bǔ)償，進(jìn)而使得負(fù)載電壓恒定，從而解決了現(xiàn)有DC?DC轉(zhuǎn)換器存在因線損而降低負(fù)載端輸出電壓的問(wèn)題。
【專(zhuān)利說(shuō)明】
一種DC-DC轉(zhuǎn)換器
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于直流變換技術(shù)領(lǐng)域，尤其涉及一種DC-DC轉(zhuǎn)換器。
【背景技術(shù)】
[0002] 圖1示出了現(xiàn)有DC-DC轉(zhuǎn)換器典型系統(tǒng)框圖。如圖1所示，現(xiàn)有DC-DC轉(zhuǎn)換器芯片通 過(guò)環(huán)路使反饋電壓Vfb與內(nèi)部基準(zhǔn)電壓Vref相等實(shí)現(xiàn)輸出端Vciuti輸出的芯片電壓Vciuti的十旦 定，而由圖1可知，DC-DC轉(zhuǎn)換器芯片輸出的芯片電壓V QUT1的表達(dá)式為：
[0003] V〇uti = Vref X ( 1+Rfi/Rf2) (1)
[0004] 在實(shí)際應(yīng)用中，DC-DC轉(zhuǎn)換器芯片在給外部負(fù)載供電時(shí)，由于其輸出端到負(fù)載端存 在接口電阻、導(dǎo)線寄生電阻等形成的線損電阻Rc^bie，導(dǎo)致負(fù)載端實(shí)際得到的負(fù)載電壓V QUT表 達(dá)式為：
[0005] V〇UT = VrEF X ( 1+Rfi/Rf2)~Il〇AD X Rcable (2)
[0006] 從表達(dá)式（1)與表達(dá)式⑵可以看出，負(fù)載端得到的負(fù)載電壓VQUT比DC-DC轉(zhuǎn)換器芯 片輸出的芯片電壓V QUT1低，并且隨著負(fù)載增加電壓降低的越多，在大負(fù)載情況下，該問(wèn)題表 現(xiàn)的更為明顯，以至于負(fù)載端的負(fù)載電壓V QUT的降低超出可接受的范圍。
[0007] 綜上所述，現(xiàn)有DC-DC轉(zhuǎn)換器存在因線損而降低負(fù)載端輸出電壓的問(wèn)題。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明的目的在于提供一種DC-DC轉(zhuǎn)換器，旨在解決現(xiàn)有DC-DC轉(zhuǎn)換器存在因線損 而降低負(fù)載端輸出電壓的問(wèn)題。
[0009] 本發(fā)明是這樣實(shí)現(xiàn)的，一種DC-CD轉(zhuǎn)換器，包括控制電路、電流采樣電路、儲(chǔ)能電 路、反饋電路以及線損補(bǔ)償電路；
[0010] 所述控制電路的第一輸入端與所述電流采樣電路的輸出端連接，所述控制電路的 第二輸入端接收參考電壓，所述控制電路的第三輸入端與所述反饋電路的反饋端連接，所 述控制電路的第一輸出端與所述儲(chǔ)能電路的輸入端以及所述電流采樣電路的采樣端共接， 所述控制電路的第二輸出端與所述線損補(bǔ)償電路的第一輸入端連接;所述電流采樣電路的 輸入端接收電源電壓，所述電流采樣電路的輸出端與所述線損補(bǔ)償電路的第二輸入端連 接;所述反饋電路的輸入端與所述儲(chǔ)能電路的輸出端連接，所述線損補(bǔ)償電路的輸出端與 所述反饋電路的反饋端連接；
[0011] 所述電源電壓經(jīng)過(guò)所述電流采樣電路、所述控制電路以及所述儲(chǔ)能電路后輸出芯 片電壓，所述芯片電壓經(jīng)過(guò)外部的線損電阻向外部的負(fù)載提供負(fù)載電壓;所述電流采樣電 路對(duì)流經(jīng)所述儲(chǔ)能電路的電流進(jìn)行采樣并輸出采樣電流至線損補(bǔ)償電路;所述線損補(bǔ)償電 路根據(jù)所述采樣電流與所述控制電路輸出的控制信號(hào)輸出線損補(bǔ)償電流至所述反饋電路 的反饋端，所述反饋電路根據(jù)所述線損補(bǔ)償電流對(duì)所述負(fù)載電壓的線損壓降進(jìn)行補(bǔ)償。
[0012] 在本發(fā)明中，通過(guò)采用包括控制電路、電流采樣電路、儲(chǔ)能電路、反饋電路以及線 損補(bǔ)償電路的DC-DC轉(zhuǎn)換器，使得電源電壓經(jīng)過(guò)電流采樣電路、控制電路以及儲(chǔ)能電路后輸 出芯片電壓，芯片電壓經(jīng)過(guò)外部的線損電阻向外部的負(fù)載提供負(fù)載電壓；電流采樣電路對(duì) 流經(jīng)儲(chǔ)能電路的電流進(jìn)行采樣并輸出采樣電流至線損補(bǔ)償電路;線損補(bǔ)償電路根據(jù)采樣電 流與控制電路輸出的控制信號(hào)輸出線損補(bǔ)償電流至反饋電路的反饋端，反饋電路根據(jù)線損 補(bǔ)償電流對(duì)負(fù)載電壓的線損壓降進(jìn)行補(bǔ)償，進(jìn)而使得負(fù)載電壓恒定，從而解決了現(xiàn)有DC-DC 轉(zhuǎn)換器存在因線損而降低負(fù)載端輸出電壓的問(wèn)題。
【附圖說(shuō)明】
[0013]圖1是現(xiàn)有DC-DC轉(zhuǎn)換器典型系統(tǒng)框圖；
[0014]圖2是本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的模塊結(jié)構(gòu)示意圖；
[0015]圖3是本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的電路結(jié)構(gòu)示意圖；
[0016] 圖4是本發(fā)明另一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的模塊結(jié)構(gòu)示意圖；
[0017] 圖5是圖4所示的DC-DC轉(zhuǎn)換器中的電流采樣電路與線損補(bǔ)償電路的電路結(jié)構(gòu)示意 圖；
[0018] 圖6是本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的線損補(bǔ)償電流與采樣電流之間的 關(guān)系不意圖；
[0019] 圖7是本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的線損補(bǔ)償電流與負(fù)載電流之間的 關(guān)系不意圖；
[0020] 圖8a是現(xiàn)有DC-DC轉(zhuǎn)換器的芯片電壓與負(fù)載電壓的關(guān)系示意圖；
[0021]圖8b是本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的芯片電壓和負(fù)載電壓的關(guān)系示意 圖。
【具體實(shí)施方式】
[0022]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì) 本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。
[0023]以下結(jié)合具體附圖對(duì)本發(fā)明的實(shí)現(xiàn)進(jìn)行詳細(xì)的描述：
[0024]圖2示出了本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的模塊結(jié)構(gòu)，為了便于說(shuō)明，僅 示出了與本實(shí)施例相關(guān)的部分，詳述如下：
[0025]如圖2所示，本實(shí)施例提供的DC-DC轉(zhuǎn)換器10包括控制電路100、電流采樣電路101、 儲(chǔ)能電路102、反饋電路103以及線損補(bǔ)償電路104。
[0026] 其中，控制電路100的第一輸入端與電流采樣電路101的輸出端連接，控制電路100 的第二輸入端接收參考電壓Vref，控制電路100的第三輸入端與反饋電路103的反饋端連接， 控制電路100的第一輸出端與儲(chǔ)能電路102的輸入端以及電流采樣電路101的采樣端共接， 控制電路100的第二輸出端與線損補(bǔ)償電路104的第一輸入端連接；電流采樣電路101的輸 入端接收電源電壓Vin，電流采樣電路101的輸出端與線損補(bǔ)償電路104的第二輸入端連接； 反饋電路103的輸入端與儲(chǔ)能電路102的輸出端Voun連接，線損補(bǔ)償電路104的輸出端與反 饋電路103的反饋端連接。
[0027] 具體的，電源電壓Vin經(jīng)過(guò)電流采樣電路101、控制電路100以及儲(chǔ)能電路102后輸 出芯片電壓VciUTl，芯片電壓VciUTl經(jīng)過(guò)線損電阻Rcable向負(fù)載提供負(fù)載電壓VciUT;電流米樣電路 101對(duì)流經(jīng)儲(chǔ)能電路102的電流進(jìn)行采樣并輸出采樣電流至線損補(bǔ)償電路104;線損補(bǔ)償電 路104根據(jù)采樣電流與控制電路100輸出的控制信號(hào)輸出線損補(bǔ)償電流至反饋電路103的反 饋端，反饋電路103根據(jù)線損補(bǔ)償電流對(duì)負(fù)載電壓V QUT的線損壓降進(jìn)行補(bǔ)償。
[0028]圖3示出了本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器的電路結(jié)構(gòu)，為了便于說(shuō)明，僅 示出了與實(shí)施例相關(guān)的部分，詳述如下：
[0029]如圖3所示，本發(fā)明實(shí)施例所提供的DC-DC轉(zhuǎn)換器10中的控制電路100包括振蕩器 與斜坡補(bǔ)償模塊l〇〇a、誤差放大器100b、脈寬調(diào)制比較器100c、邏輯模塊100d、主功率管Μη 以及晶體管Ml;儲(chǔ)能電路102包括電感L，電感L的第一端為儲(chǔ)能電路102的輸入端，電感L的 第二端為儲(chǔ)能電路102的輸出端Vcrnn;反饋電路103包括反饋電阻R F1與反饋電阻RF2,反饋電 阻RF1的第一端為反饋電路103的輸入端，反饋電阻R F1的第二端與反饋電阻RF2的第一端共接 形成反饋電路103的反饋端;此外，本實(shí)施例提供的DC-DC轉(zhuǎn)換器10還包括電容C，電容C的第 一端與反饋電阻Rfi的第一端以及電感L的第二端共接，電容C的第二端接地，在本實(shí)施例中， 電感L與電容C組成LC濾波電路，對(duì)DC-DC轉(zhuǎn)換器10輸出的芯片電壓Vciun進(jìn)行濾波處理。
[0030]進(jìn)一步地，作為本發(fā)明一優(yōu)選實(shí)施例，如圖4所示，電流采樣電路101包括鏡像電流 模塊101 a與電流采樣模塊101 b。
[0031 ]其中，鏡像電流模塊101a的輸入端接收輸入電壓VCC，鏡像電流模塊101a的輸出端 與電流采樣模塊l〇lb的第一輸入端連接，電流采樣模塊101b的第二輸入端為電流采樣電路 1 〇 1的輸入端，電流采樣模塊1 〇 1 b的采樣端為電流采樣電路101的采樣端，電流采樣模塊 l〇lb的輸出端為電流采樣電路101的輸出端；
[0032 ]鏡像電流模塊101 a根據(jù)輸入電壓VCC生成鏡像電流，并根據(jù)鏡像電流輸出偏置電 壓至電流采樣模塊101b，電流采樣模塊101b對(duì)流經(jīng)儲(chǔ)能電路102的電流進(jìn)行采樣，并根據(jù)偏 置電壓輸出米樣電流。
[0033] 進(jìn)一步地，作為本發(fā)明一優(yōu)選實(shí)施例，如圖5所示，鏡像電流模塊101a包括電流源 S、第十一開(kāi)關(guān)元件Q11、第十二開(kāi)關(guān)元件Q12、第十三開(kāi)關(guān)元件Q13、第十四開(kāi)關(guān)元件Q14、第 十五開(kāi)關(guān)元件Q15以及第十六開(kāi)關(guān)元件Q16。
[0034] 電流源S的負(fù)端為鏡像電流模塊101a的輸入端，電流源S的正端與第十一開(kāi)關(guān)元件 Q11的輸入端、第十一開(kāi)關(guān)元件Q11的控制端、第十二開(kāi)關(guān)元件Q12的控制端、第十三開(kāi)關(guān)元 件Q13的控制端、第十四開(kāi)關(guān)元件Q14的控制端、第十五開(kāi)關(guān)元件Q15的控制端以及第十六開(kāi) 關(guān)元件Q16的控制端共接，第十一開(kāi)關(guān)元件Q11的輸出端、第十二開(kāi)關(guān)元件Q12的輸出端、第 十三開(kāi)關(guān)元件Q13的輸出端、第十四開(kāi)關(guān)元件Q14的輸出端、第十五開(kāi)關(guān)元件Q15的輸出端以 及第十六開(kāi)關(guān)元件Q16的輸出端共接于地，第十五開(kāi)關(guān)元件Q15的輸入端為鏡像電流模塊 l〇la的輸出端。
[0035]需要說(shuō)明的是，在本實(shí)施例中，第十一開(kāi)關(guān)元件Q11、第十二開(kāi)關(guān)元件Q12、第十三 開(kāi)關(guān)元件Q13、第十四開(kāi)關(guān)元件Q14、第十五開(kāi)關(guān)元件Q15以及第十六開(kāi)關(guān)元件Q16均為第一 開(kāi)關(guān)管，該第一開(kāi)關(guān)管為NM0S晶體管，該NM0S晶體管的柵極、漏極以及源極分別為該第一開(kāi) 關(guān)管的控制端、輸入端以及輸出端;此外，第十一開(kāi)關(guān)元件Q11為第十一 NM0S晶體管，第十二 開(kāi)關(guān)元件Q12為第十二匪0S晶體管，第十三開(kāi)關(guān)元件Q13為第十三NM0S晶體管，第十四開(kāi)關(guān) 元件Q14為第十四匪0S晶體管，第十五開(kāi)關(guān)元件Q15為十第五匪0S晶體管，第十六開(kāi)關(guān)元件 Q16為第十六匪0S晶體管，并且第^^一匪0S晶體管的寬長(zhǎng)比與第十五匪0S晶體管的寬長(zhǎng)比 以及第十六NMOS晶體管的寬長(zhǎng)比為1:1:1，即（W/L)Q11: (W/L)Q15: (W/L)Q16 = 1:1:1;第十 一 NM0S晶體管的寬長(zhǎng)比與第十二NM0S晶體管的寬長(zhǎng)比、第十三NM0S晶體管的寬長(zhǎng)比以及第 十四 NM0S 晶體管的寬長(zhǎng)比為1:8:6:2，SP(W/L)Q11:(W/L)Q12:(W/L)Q13:(W/L)Q14 = 1:8:6: 2〇
[0036]進(jìn)一步地，作為本發(fā)明一優(yōu)選實(shí)施例，如圖5所示，電流采樣模塊101b包括第二電 阻R2、第三電阻R3、第四電阻R4、第十七開(kāi)關(guān)元件Q17、第十八開(kāi)關(guān)元件Q18、第十九開(kāi)關(guān)元件 Q19、第二十開(kāi)關(guān)元件Q20、第二十一開(kāi)關(guān)元件Q21、第二十二開(kāi)關(guān)元件Q22、第二十三開(kāi)關(guān)元 件Q23以及第二十四開(kāi)關(guān)元件Q24。
[0037]其中，第二電阻R2的第一端與第四電阻R4的第一端共接形成電流采樣模塊101b的 采樣端，第三電阻R3的第一端與第四電阻R4的第二端共接形成電流采樣模塊101b的第二輸 入端，第二電阻R2的第二輸與第十九開(kāi)關(guān)元件Q19的輸入端連接，第十九開(kāi)關(guān)元件Q19的輸 出端與第十七開(kāi)關(guān)元件Q17的輸入端以及第二十一開(kāi)關(guān)元件Q21的控制端連接，第十九開(kāi)關(guān) 元件Q19的控制端與第二十開(kāi)關(guān)元件Q20的控制端連接，第二十開(kāi)關(guān)元件Q20的輸入端與第 三電阻R3的第二端以及第二十一開(kāi)關(guān)元件Q21的輸入端共接，第十七開(kāi)關(guān)元件Q17的控制端 與第十八開(kāi)關(guān)元件Q18的控制端共接，并接收輸入電壓VCC，第十七開(kāi)關(guān)元件Q17的輸出端與 第十二開(kāi)關(guān)元件Q12的輸入端連接，第十八開(kāi)關(guān)元件Q18的輸出端與第十三開(kāi)關(guān)元件Q13的 輸入端連接，第十八開(kāi)關(guān)元件Q18的輸入端與第二十開(kāi)關(guān)元件Q20的輸出端連接，第二十一 開(kāi)關(guān)元件Q21的輸出端與第二十三開(kāi)關(guān)元件Q23的輸入端以及第十四開(kāi)關(guān)元件Q14的輸入端 連接，第二十三開(kāi)關(guān)元件Q23的控制端與第二十二開(kāi)關(guān)元件Q22的控制端、輸出端以及第十 五開(kāi)關(guān)元件Q15的輸入端共接，第二十三開(kāi)關(guān)元件Q23的輸出端為電流采樣模塊101b的輸出 端，第二十二開(kāi)關(guān)元件Q22的輸入端與第二十四開(kāi)關(guān)元件Q24的控制端、第二十四開(kāi)關(guān)元件 Q24的輸出端以及第一開(kāi)關(guān)元件Q1的控制端共接，第二十四開(kāi)關(guān)元件Q24的輸入端接收輸入 電壓VCC。
[0038]需要說(shuō)明的是，在本實(shí)施例中，第十七開(kāi)關(guān)元件Q17與第十八開(kāi)關(guān)元件Q18均為第 一開(kāi)關(guān)管，該第一開(kāi)關(guān)管為NM0S晶體管，該NM0S晶體管的柵極、漏極以及源極分別為該第一 開(kāi)關(guān)管的控制端、輸入端以及輸出端;此外，第十九開(kāi)關(guān)元件Q19、第二十開(kāi)關(guān)元件Q20、第二 十一開(kāi)關(guān)元件Q21、第二十二開(kāi)關(guān)元件Q22、第二十三開(kāi)關(guān)元件Q23以及第二十四開(kāi)關(guān)元件 Q24均為第二開(kāi)關(guān)管，該第二開(kāi)關(guān)管為PM0S晶體管，該P(yáng)M0S晶體管的柵極、源極以及漏極分 別為該第二開(kāi)關(guān)管的控制端、輸入端以及輸出端。
[0039]進(jìn)一步地，作為本發(fā)明一優(yōu)選實(shí)施例，如圖5所示，線損補(bǔ)償電路104包括第一開(kāi)關(guān) 元件Q1、第二開(kāi)關(guān)元件Q2、第三開(kāi)關(guān)元件Q3、第四開(kāi)關(guān)元件Q4、第五開(kāi)關(guān)元件Q5、第六開(kāi)關(guān)元 件Q6、第七開(kāi)關(guān)元件Q7、第八開(kāi)關(guān)元件Q8、第九開(kāi)關(guān)元件Q9、第十開(kāi)關(guān)元件Q10、第一電阻R1、 第一電容C1以及第二電容C2。
[0040]其中，第一開(kāi)關(guān)元件Q1的輸入端、第七開(kāi)關(guān)元件Q7的輸入端以及第八開(kāi)關(guān)元件Q8 的輸入端均接收輸入電壓VCC，第一開(kāi)關(guān)元件Q1的輸出端與第二開(kāi)關(guān)元件Q2的輸入端、第三 開(kāi)關(guān)元件Q3的控制端、第三開(kāi)關(guān)元件Q3的輸入端以及第四開(kāi)關(guān)元件Q4的控制端共接，第二 開(kāi)關(guān)元件Q2的控制端為線損補(bǔ)償電路104的第一輸入端，第二開(kāi)關(guān)元件Q2的輸出端、第三開(kāi) 關(guān)元件Q3的輸出端、第四開(kāi)關(guān)元件Q4的輸出端、第五開(kāi)關(guān)元件Q5的輸入端以及第五開(kāi)關(guān)元 件Q5的控制端共接形成線損補(bǔ)償電路104的第二輸入端，第四開(kāi)關(guān)元件Q4的輸入端與第六 開(kāi)關(guān)元件Q6的控制端以及第一電容Cl的第一端共接，第六開(kāi)關(guān)元件Q6的輸入端與第七開(kāi)關(guān) 元件Q7的輸出端、第七開(kāi)關(guān)元件Q7的控制端以及第八開(kāi)關(guān)元件Q8的控制端共接，第八開(kāi)關(guān) 元件Q8的輸出端與第九開(kāi)關(guān)元件Q9的輸入端、第九開(kāi)關(guān)元件Q9的控制端以及第一電阻R1的 第一端共接，第一電阻R1的第二端與第二電容C2的第一端以及第十開(kāi)關(guān)元件Q10的控制端 共接，第十開(kāi)關(guān)元件Q10的輸入端為線損補(bǔ)償電路104的輸出端，第五開(kāi)關(guān)元件Q5的輸出端、 第六開(kāi)關(guān)元件Q6的輸出端、第一電容C1的第二端、第九開(kāi)關(guān)元件Q9的輸出端、第二電容C2的 第二端以及第十開(kāi)關(guān)元件Q10的輸出端共接于地。
[0041]需要說(shuō)明的是，在本實(shí)施例中，第二開(kāi)關(guān)元件Q2、第三開(kāi)關(guān)元件Q3、第四開(kāi)關(guān)元件 Q4、第五開(kāi)關(guān)元件Q5、第六開(kāi)關(guān)元件Q6、第九開(kāi)關(guān)元件Q9以及第十開(kāi)關(guān)元件Q10均為第一開(kāi) 關(guān)管，該第一開(kāi)關(guān)管為NM0S晶體管，該NM0S晶體管的柵極、漏極以及源極分別為該第一開(kāi)關(guān) 管的控制端、輸入端以及輸出端;此外，第一開(kāi)關(guān)元件Q1、第七開(kāi)關(guān)元件Q7以及第八開(kāi)關(guān)元 件Q8均為第二開(kāi)關(guān)管，該第二開(kāi)關(guān)管為PM0S晶體管，該P(yáng)M0S晶體管的柵極、源極以及漏極分 別為該第二開(kāi)關(guān)管的控制端、輸入端以及輸出端。
[0042]再者，在本實(shí)施例中，第一開(kāi)關(guān)元件Q1為第一 PM0S晶體管，第二十四開(kāi)關(guān)元件Q24 為第二十四PM0S晶體管，并且該第二十四PM0S晶體管的寬長(zhǎng)比與該第一 PM0S晶體管的寬長(zhǎng) 比為1:1，即(W/L)Q1: (W/L)Q24= 1:1;第七開(kāi)關(guān)元件Q7為第七PM0S晶體管，第八開(kāi)關(guān)元件Q8 為第八PM0S晶體管，并且該第七PM0S晶體管的寬長(zhǎng)比與該第八PM0S晶體管的寬長(zhǎng)比為l:m， 即（￥/1)〇7 :(1/1)〇8=1:111，111為大于零的數(shù);第九開(kāi)關(guān)元件〇9為第九匪05晶體管，第十開(kāi)關(guān) 元件Q10為第十NM0S晶體管，該第九NM0S晶體管的寬長(zhǎng)比與該第十匪0S晶體管的寬長(zhǎng)比為 1:1，即(W/L)Q9 : (W/L)Q10 = 1 :n，n為大于零的數(shù)。
[0043]下面以圖3與圖5所示的具體電路為例對(duì)本發(fā)明實(shí)施例提供的DC-DC轉(zhuǎn)換器10的工 作原理作具體說(shuō)明，詳述如下：
[0044] 如圖3所示，電源電壓Vin經(jīng)過(guò)電流采樣電路101與控制電路100，以使控制電路100 中的邏輯模塊l〇〇d輸出導(dǎo)通控制信號(hào)至主功率管Mh，進(jìn)而使得主功率管Μη根據(jù)該導(dǎo)通控制 信號(hào)導(dǎo)通，從而使得電源電壓Vin通過(guò)電感L后輸出芯片電壓V QUT1，該芯片電壓VQUT1經(jīng)過(guò)線損 電阻Rrabie向外部負(fù)載提供負(fù)載電壓Vout。
[0045] 進(jìn)一步地，如圖5所示，由包括第十一開(kāi)關(guān)元件Q11至第二十四開(kāi)關(guān)元件Q24以及第 二電阻R2至第四電阻R4組成的電流采樣電路101對(duì)電感L的電流進(jìn)行采樣得到的采樣電流 Ise3nse3，該采樣電路的表達(dá)式為：
[0046]
[0047] 其中，R〇n為主功率管Μη的導(dǎo)通阻抗值，R為第二電阻R2的阻值，并且第二電阻R2的 阻值與第三電阻R3的阻值相等，1為電流采樣比例;此外，從圖6可知，電流采樣電路101采樣 的采樣電流Is?%的波形為梯形。
[0048] 進(jìn)一步地，如圖5所示，由包括第一開(kāi)關(guān)元件Q1至第十開(kāi)關(guān)元件Q10、第一電阻R1、 第一電容C1以及第二電容C2組成的線損補(bǔ)償電路104將電流采樣電路101的采樣電流Isense 轉(zhuǎn)化為近似直流的線損補(bǔ)償電流Idle，線損補(bǔ)償電流Idle的波形如圖6所示。
[0049]具體的，如圖4與圖5所示，當(dāng)電流采樣電路101接收輸入電壓VCC時(shí)，電流源S為整 個(gè)電流采樣電路1 〇 1與線損補(bǔ)償電路104提供偏置電流Ib;由于第^^一匪0S晶體管Q11分別 與第十二匪OS晶體管Q12、第十三匪OS晶體管Q13、第十四NMOS晶體管Q14、第十五NMOS晶體 管Q15、第十六NM0S晶體管Q16構(gòu)成電流鏡，并且第^^一匪0S晶體管Ql 1的寬長(zhǎng)比與第十五 匪0S晶體管Q15的寬長(zhǎng)比以及第十六NM0S晶體管Q16的寬長(zhǎng)比為1:1:1，第一^hNMOS晶體管 Q11的寬長(zhǎng)比與第十二匪0S晶體管Q12的寬長(zhǎng)比、第十三NM0S晶體管Q13的寬長(zhǎng)比以及第十 四匪0S晶體管Q14的寬長(zhǎng)比為1:8:6:2，則流過(guò)第十五NM0S晶體管Q15與第十六匪0S晶體管 Q16的電流均為偏置電流Ib，該偏置電流lb流經(jīng)第二十二PM0S晶體管Q22,并為第二十二 PM0S晶體管Q22與第二十三PM0S晶體管Q23提供偏置電壓，進(jìn)而使得第二十三PM0S晶體管 Q23輸出采樣電流Isense至第五NM0S晶體管Q5,即第五NM0S晶體管Q5上的電流等于采樣電流 Isense 〇
[0050]進(jìn)一步地，由于流過(guò)第二十二PM0S晶體管Q22的電流為偏置電流Ib，且第二十四 PM0S晶體管Q24與第二十二PM0S晶體管Q22在同一通路，因此，流經(jīng)第二十四PM0S晶體管Q24 的電流為偏置電流lb。由于第二十四PM0S晶體管Q24與第一 PM0S晶體管Q1構(gòu)成電流鏡，且其 鏡像關(guān)系為1:1，則流經(jīng)第一匪0S晶體管Q1的電流為偏置電流Ib，進(jìn)而使得流經(jīng)第二NM0S晶 體管Q2的電流為偏置電流lb。此外，當(dāng)主功率管Μη導(dǎo)通，且邏輯模塊100d輸出的控制信號(hào) Ctri = 0時(shí)，第二匪0S晶體管Q2截止，進(jìn)而使得流經(jīng)第一匪0S晶體管Q1的偏置電流lb均流過(guò) 第三NM0S晶體管Q3,從而在第三NM0S晶體管Q3的柵源兩端產(chǎn)生壓降為第四NM0S晶體管Q4提 供偏置電壓，即Vgs . 3 = Vgs . 4;第四匪0S晶體管Q4在該偏置電壓的作用下導(dǎo)通，此時(shí)第四 匪0S晶體管Q4等效為電阻，其與第一電容C1構(gòu)成低通濾波結(jié)構(gòu)，并將采樣電流I sense轉(zhuǎn)換為 較為平穩(wěn)的電壓給第六匪0S晶體管Q9提供偏執(zhí)電壓，又由于第五NM0S晶體管Q5和第六NM0S 晶體管Q6是一組受控于第四NM0S晶體管Q4的鏡像關(guān)系為1:1的電流鏡；因此，流過(guò)第六NM0S 晶體管Q6的電流即為主功率管Μη導(dǎo)通期間采樣電流Isense的平均值。
[0051 ]當(dāng)主功率管Μη截止，且邏輯模塊100d輸出的控制信號(hào)Ctri = l時(shí)，第二匪0S晶體管 Q2導(dǎo)通，進(jìn)而使得流經(jīng)第一 PM0S晶體管Q1的偏置電流lb全部流過(guò)第二NM0S晶體管Q2,第三 匪0S晶體管Q3被短路，即第三匪0S晶體管Q3的柵源電壓Vgs. 3 = 0，從而使得第四NM0S晶體 管Q4的柵源電壓Vgs.4也為0,第四NM0S晶體管Q4呈現(xiàn)高阻態(tài)，但是由于第一電容C1具有儲(chǔ) 能作用，并且該第一電容C1沒(méi)有放電路徑，因此，流過(guò)第二十NM0S晶體管Q20的電流仍為主 功率管Μη導(dǎo)通期間采樣電流I sense的平均值，即流過(guò)第六NM0S晶體管Q6的電流與電感電流平 均值成比例關(guān)系，并且與占空比無(wú)關(guān)，電感電流平均值即為負(fù)載電流Iload，具體波形可參考 圖6;此外，由于第七PM0S晶體管Q7與第六NM0S晶體管Q6為一通路，因此，流經(jīng)第七PM0S晶體 管Q7的電流即為流過(guò)第六NM0S晶體管Q6的電流，又因?yàn)榈谄逷M0S晶體管Q7與第八PM0S晶體 管Q8構(gòu)成電流鏡，且鏡像關(guān)系為l:m，因此，流經(jīng)第八PM0S晶體管Q8的電流為m倍的流經(jīng)第六 NM0S晶體管Q6的電流;再者，由于第九NM0S晶體管Q23與第八PM0S晶體管Q8為一通路，因此， 流經(jīng)第九NM0S晶體管Q9的電流即為流過(guò)第八PM0S晶體管Q8的電流，又因?yàn)榈诰臢M0S晶體管 Q9與第十匪0S晶體管Q10構(gòu)成電流鏡，且鏡像關(guān)系為l:n，因此，流經(jīng)第十NM0S晶體管Q10的 電流為mXn倍的流經(jīng)第六NM0S晶體管Q6的電流，即線損補(bǔ)償電路104得到的線損補(bǔ)償電流 Icabie為m X η倍的流經(jīng)第六NM0S晶體管Q6的電流。需要說(shuō)明的是，在本實(shí)施例中，第一電阻R1 與第二電容C2構(gòu)成低通濾波器，其作用是對(duì)第十NM0S晶體管Q10的柵極偏置電壓進(jìn)行濾波， 以使得第十NM0S晶體管Q10輸出更加平穩(wěn)的線損補(bǔ)償電流Idle。
[0052]從上述描述可知，線損補(bǔ)償電路104得到的線損補(bǔ)償電流Icable的表達(dá)式為：
[0053] icable = l XmXnX lL〇AD = kX Iload; (4)
[0054] 即線損補(bǔ)償電流Icabie與負(fù)載電流Ilqad成線性比例關(guān)系，其中k=l XmXn，并且l、m 以及η均為大于零的數(shù)。
[0055] 從圖3可知，負(fù)載電壓Vciut的表達(dá)式為：
[0056] Vout = VrefX ( 1+Rfi/Rf2)-IloadXRcabie+IcabieXRfi； (5)
[0057] 將表達(dá)式(4)代入表達(dá)式(5)可得：
[0058] Vout = VrefX ( 1+Rfi/Rf2)-Iload XRcabie+k X IloadXRfi； (6)
[0059] 其中，Vref為參考電壓值，Rfi和Rf2分別為反饋電阻Rfi和反饋電阻Rf2的電阻值，Iload 為負(fù)載電流，Rdk為線損電阻Rc^ie的電阻值。
[0060] 從負(fù)載電壓VQUT的表達(dá)式(6)可以看出，可通過(guò)調(diào)節(jié)反饋電阻RF1的阻值你:的大小， 使得lLQADXRcable = kX ILOADXRFI，即RFl = Rcable/k，即可實(shí)現(xiàn)不同負(fù)載、不同占空比情況下負(fù) 載端得到的輸出電壓恒定，即負(fù)載電壓VQUT恒定。
[0061] 進(jìn)一步地，圖6示出了本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器10的線損補(bǔ)償電流 I。-與采樣電流之間的關(guān)系，從圖6可以看出，本發(fā)明實(shí)施例所提供的線損補(bǔ)償電路 104得到的線損補(bǔ)償電流1^1(3在整個(gè)開(kāi)關(guān)周期內(nèi)均為采樣電流I_ se3的平均值。
[0062]進(jìn)一步地，不管是在主功率管Μη導(dǎo)通或者截止，流過(guò)第六NM0S晶體管Q6的電流仍 為主功率管Μη導(dǎo)通期間采樣電流Isense的平均值，而采樣電流Ise_的平均值與電感電流平均 值成比例關(guān)系，因此，流過(guò)第六NM0S晶體管Q6的電流與電感電流平均值成比例關(guān)系，并且與 占空比無(wú)關(guān);此外，由于電感電流平均值即為負(fù)載電流Iload，流過(guò)第六NM0S晶體管Q6的電流 與負(fù)載電流1圓成比例關(guān)系，再者，線損補(bǔ)償電路104得到的線損補(bǔ)償電流I cable為mXn倍的 流經(jīng)第六NM0S晶體管Q6的電流，因此，本發(fā)明實(shí)施例得到的線損補(bǔ)償電流Icabi e與負(fù)載電流 I LOAD成比例關(guān)系，具體如圖7所示。
[0063] 進(jìn)一步地，8a示出了現(xiàn)有DC-DC轉(zhuǎn)換器芯片輸出的芯片電壓Voun與負(fù)載電壓VQUT的 關(guān)系，圖8b不出了本發(fā)明一實(shí)施例所提供的DC-DC轉(zhuǎn)換器10的芯片電壓Vquti和負(fù)載電壓Vout 的關(guān)系。從圖8a可以看出，現(xiàn)有的DC-DC轉(zhuǎn)換器芯片輸出的芯片電壓Voun恒定，但是由于線 損電阻的存在，進(jìn)而使得負(fù)載得到的負(fù)載電壓Vout減??；而從圖8b可以看出，由于本發(fā)明實(shí) 施例提供的DC-DC轉(zhuǎn)換器10在芯片電壓Vciuti上疊加了一個(gè)線損補(bǔ)償電壓k X Iload X Rfi，進(jìn)而 使得芯片電壓Vciuti隨著負(fù)載電流Iload增大而增大，從而保證負(fù)載端得到的負(fù)載電壓Vciut恒定 不變。
[0064] 在本發(fā)明中，通過(guò)采用包括控制電路100、電流采樣電路101、儲(chǔ)能電路102、反饋電 路103以及線損補(bǔ)償電路104的DC-DC轉(zhuǎn)換器10,使得電源電壓Vin經(jīng)過(guò)電流采樣電路101、控 制電路100以及儲(chǔ)能電路102后輸出芯片電壓Voun，芯片電壓Voun經(jīng)過(guò)外部的線損電阻R cabie 向外部的負(fù)載提供負(fù)載電壓Vqut;電流采樣電路101對(duì)流經(jīng)儲(chǔ)能電路102的電流進(jìn)行采樣并 輸出采樣電流Ism%至線損補(bǔ)償電路104;線損補(bǔ)償電路104根據(jù)采樣電流I se3nse3與控制電路 100輸出的控制信號(hào)輸出線損補(bǔ)償電流Idle至反饋電路103的反饋端，反饋電路103根據(jù)線 損補(bǔ)償電流Idle對(duì)負(fù)載電壓Vout的線損壓降進(jìn)行補(bǔ)償，進(jìn)而使得負(fù)載電壓V QUT恒定，從而解 決了現(xiàn)有DC-DC轉(zhuǎn)換器存在由于線損導(dǎo)致的負(fù)載端輸出電壓降低的問(wèn)題。
[0065] 以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種DC-DC轉(zhuǎn)換器，其特征在于，所述DC-DC轉(zhuǎn)換器包括： 控制電路、電流采樣電路、儲(chǔ)能電路、反饋電路以及線損補(bǔ)償電路； 所述控制電路的第一輸入端與所述電流采樣電路的輸出端連接，所述控制電路的第二 輸入端接收參考電壓，所述控制電路的第三輸入端與所述反饋電路的反饋端連接，所述控 制電路的第一輸出端與所述儲(chǔ)能電路的輸入端以及所述電流采樣電路的采樣端共接，所述 控制電路的第二輸出端與所述線損補(bǔ)償電路的第一輸入端連接;所述電流采樣電路的輸入 端接收電源電壓，所述電流采樣電路的輸出端與所述線損補(bǔ)償電路的第二輸入端連接;所 述反饋電路的輸入端與所述儲(chǔ)能電路的輸出端連接，所述線損補(bǔ)償電路的輸出端與所述反 饋電路的反饋端連接； 所述電源電壓經(jīng)過(guò)所述電流采樣電路、所述控制電路以及所述儲(chǔ)能電路后輸出芯片電 壓，所述芯片電壓經(jīng)過(guò)外部的線損電阻向外部的負(fù)載提供負(fù)載電壓;所述電流采樣電路對(duì) 流經(jīng)所述儲(chǔ)能電路的電流進(jìn)行采樣并輸出采樣電流至線損補(bǔ)償電路;所述線損補(bǔ)償電路根 據(jù)所述采樣電流與所述控制電路輸出的控制信號(hào)輸出線損補(bǔ)償電流至所述反饋電路的反 饋端，所述反饋電路根據(jù)所述線損補(bǔ)償電流對(duì)所述負(fù)載電壓的線損壓降進(jìn)行補(bǔ)償。2. 根據(jù)權(quán)利要求1所述的DC-DC轉(zhuǎn)換器，其特征在于，所述線損補(bǔ)償電路包括第一開(kāi)關(guān) 元件、第二開(kāi)關(guān)元件、第三開(kāi)關(guān)元件、第四開(kāi)關(guān)元件、第五開(kāi)關(guān)元件、第六開(kāi)關(guān)元件、第七開(kāi) 關(guān)元件、第八開(kāi)關(guān)元件、第九開(kāi)關(guān)元件、第十開(kāi)關(guān)元件、第一電阻、第一電容以及第二電容； 所述第一開(kāi)關(guān)元件的輸入端、所述第七開(kāi)關(guān)元件的輸入端以及所述第八開(kāi)關(guān)元件的輸 入端均接收輸入電壓，所述第一開(kāi)關(guān)元件的輸出端與所述第二開(kāi)關(guān)元件的輸入端、所述第 三開(kāi)關(guān)元件的控制端、所述第三開(kāi)關(guān)元件的輸入端以及所述第四開(kāi)關(guān)元件的控制端共接， 所述第二開(kāi)關(guān)元件的控制端為所述線損補(bǔ)償電路的第一輸入端，所述第二開(kāi)關(guān)元件的輸出 端、所述第三開(kāi)關(guān)元件的輸出端、所述第四開(kāi)關(guān)元件的輸出端、所述第五開(kāi)關(guān)元件的輸入端 以及所述第五開(kāi)關(guān)元件的控制端共接形成所述線損補(bǔ)償電路的第二輸入端，所述第四開(kāi)關(guān) 元件的輸入端與所述第六開(kāi)關(guān)元件的控制端以及所述第一電容的第一端共接，所述第六開(kāi) 關(guān)元件的輸入端與所述第七開(kāi)關(guān)元件的輸出端、所述第七開(kāi)關(guān)元件的控制端以及所述第八 開(kāi)關(guān)元件的控制端共接，所述第八開(kāi)關(guān)元件的輸出端與所述第九開(kāi)關(guān)元件的輸入端、所述 第九開(kāi)關(guān)元件的控制端以及所述第一電阻的第一端共接，所述第一電阻的第二端與所述第 二電容的第一端以及所述第十開(kāi)關(guān)元件的控制端共接，所述第十開(kāi)關(guān)元件的輸入端為所述 線損補(bǔ)償電路的輸出端，所述第五開(kāi)關(guān)元件的輸出端、所述第六開(kāi)關(guān)元件的輸出端、所述第 一電容的第二端、所述第九開(kāi)關(guān)元件的輸出端、所述第二電容的第二端以及所述第十開(kāi)關(guān) 元件的輸出端共接于地。3. 根據(jù)權(quán)利要求2所述的DC-DC轉(zhuǎn)換器，其特征在于，所述電流采樣電路包括鏡像電流 模塊與電流采樣模塊； 所述鏡像電流模塊的輸入端接收輸入電壓，所述鏡像電流模塊的輸出端與所述電流采 樣模塊的第一輸入端連接，所述電流采樣模塊的第二輸入端為所述電流采樣電路的輸入 端，所述電流采樣模塊的采樣端為所述電流采樣電路的采樣端，所述電流采樣模塊的輸出 端為所述電流采樣電路的輸出端； 所述鏡像電流模塊根據(jù)所述輸入電壓生成鏡像電流，并根據(jù)所述鏡像電流輸出偏置電 壓至所述電流采樣模塊，所述電流采樣模塊對(duì)流經(jīng)所述儲(chǔ)能電路的電流進(jìn)行采樣，并根據(jù) 所述偏置電壓輸出所述采樣電流。4. 根據(jù)權(quán)利要求3所述的DC-DC轉(zhuǎn)換器，其特征在于，所述鏡像電流模塊包括電流源、第 十一開(kāi)關(guān)元件、第十二開(kāi)關(guān)元件、第十三開(kāi)關(guān)元件、第十四開(kāi)關(guān)元件、第十五開(kāi)關(guān)元件以及 第十六開(kāi)關(guān)元件； 所述電流源的負(fù)端為所述鏡像電流模塊的輸入端，所述電流源的正端與所述第十一開(kāi) 關(guān)元件的輸入端、所述第十一開(kāi)關(guān)元件的控制端、所述第十二開(kāi)關(guān)元件的控制端、所述第十 三開(kāi)關(guān)元件的控制端、所述第十四開(kāi)關(guān)元件的控制端、所述第十五開(kāi)關(guān)元件的控制端以及 所述十第六開(kāi)關(guān)元件的控制端共接，所述第十一開(kāi)關(guān)元件的輸出端、所述第十二開(kāi)關(guān)元件 的輸出端、所述第十三開(kāi)關(guān)元件的輸出端、所述第十四開(kāi)關(guān)元件的輸出端、所述第十五開(kāi)關(guān) 元件的輸出端以及所述第十六開(kāi)關(guān)元件的輸出端共接于地，所述第十五開(kāi)關(guān)元件的輸入端 為所述鏡像電流模塊的輸出端。5. 根據(jù)權(quán)利要求4所述的DC-DC轉(zhuǎn)換器，其特征在于，所述電流采樣模塊包括第二電阻、 第三電阻、第四電阻、第十七開(kāi)關(guān)元件、第十八開(kāi)關(guān)元件、第十九開(kāi)關(guān)元件、第二十開(kāi)關(guān)元 件、第二十一開(kāi)關(guān)元件、第二十二開(kāi)關(guān)元件、第二十三開(kāi)關(guān)元件以及第二十四開(kāi)關(guān)元件； 所述第二電阻的第一端與所述第四電阻的第一端共接形成所述電流采樣模塊的采樣 端，所述第三電阻的第一端與所述第四電阻的第二端共接形成所述電流采樣模塊的第二輸 入端，所述第二電阻的第二輸與所述第十九開(kāi)關(guān)元件的輸入端連接，所述第十九開(kāi)關(guān)元件 的輸出端與所述第十七開(kāi)關(guān)元件的輸入端以及所述第二十一開(kāi)關(guān)元件的控制端連接，所述 第十九開(kāi)關(guān)元件的控制端與所述第二十開(kāi)關(guān)元件的控制端連接，所述第二十開(kāi)關(guān)元件的輸 入端與所述第三電阻的第二端以及所述第二十一開(kāi)關(guān)元件的輸入端共接，所述第十七開(kāi)關(guān) 元件的控制端與所述第十八開(kāi)關(guān)元件的控制端共接，并接收所述輸入電壓，所述第十七開(kāi) 關(guān)元件的輸出端與所述第十二開(kāi)關(guān)元件的輸入端連接，所述第十八開(kāi)關(guān)元件的輸出端與所 述第十三開(kāi)關(guān)元件的輸入端連接，所述第十八開(kāi)關(guān)元件的輸入端與所述第二十開(kāi)關(guān)元件的 輸出端連接，所述第二十一開(kāi)關(guān)元件的輸出端與所述第二十三開(kāi)關(guān)元件的輸入端以及所述 第十四開(kāi)關(guān)元件的輸入端連接，所述第二十三開(kāi)關(guān)元件的控制端與所述第二十二開(kāi)關(guān)元件 的控制端、輸出端以及所述第十五開(kāi)關(guān)元件的輸入端共接，所述第二十三開(kāi)關(guān)元件的輸出 端為所述電流采樣模塊的輸出端，所述第二十二開(kāi)關(guān)元件的輸入端與所述第二十四開(kāi)關(guān)元 件的控制端、所述第二十四開(kāi)關(guān)元件的輸出端以及所述第一開(kāi)關(guān)元件的控制端共接，所述 第二十四開(kāi)關(guān)元件的輸入端接收所述輸入電壓。6. 根據(jù)權(quán)利要求5所述的DC-DC轉(zhuǎn)換器，其特征在于，所述第二開(kāi)關(guān)元件、所述第三開(kāi)關(guān) 元件、所述第四開(kāi)關(guān)元件、所述第五開(kāi)關(guān)元件、所述第六開(kāi)關(guān)元件、所述第九開(kāi)關(guān)元件、所述 第十開(kāi)關(guān)元件、所述第十一開(kāi)關(guān)元件、所述第十二開(kāi)關(guān)元件、所述第十三開(kāi)關(guān)元件、所述第 十四開(kāi)關(guān)元件、所述第十五開(kāi)關(guān)元件、所述第十六開(kāi)關(guān)元件、所述第十七開(kāi)關(guān)元件以及所述 第十八元件開(kāi)關(guān)元件均為相同類(lèi)型的第一開(kāi)關(guān)管，所述第一開(kāi)關(guān)管為匪OS晶體管，所述 NMOS晶體管的柵極、漏極以及源極分別為所述第一開(kāi)關(guān)管的控制端、輸入端以及輸出端。7. 根據(jù)權(quán)利要求6所述的DC-DC轉(zhuǎn)換器，其特征在于，所述第一開(kāi)關(guān)元件、所述第七開(kāi)關(guān) 元件、所述第八開(kāi)關(guān)元件、所述第十九開(kāi)關(guān)元件、所述第二十開(kāi)關(guān)元件、所述第二十一開(kāi)關(guān) 元件、所述第二十二開(kāi)關(guān)元件、所述第二十三開(kāi)關(guān)元件以及所述第二十四開(kāi)關(guān)元件均為相 同類(lèi)型的第二開(kāi)關(guān)管，所述第二開(kāi)關(guān)管為PMOS晶體管，所述PMOS晶體管的柵極、源極以及漏 極分別為所述第二開(kāi)關(guān)管的控制端、輸入端以及輸出端。8. 根據(jù)權(quán)利要求6所述的DC-DC轉(zhuǎn)換器，其特征在于，所述第十一開(kāi)關(guān)元件為第十一 匪OS晶體管，所述第十五開(kāi)關(guān)元件為第十五匪OS晶體管，所述第^^一匪OS晶體管的寬長(zhǎng)比 與所述第十五NMOS晶體管的寬長(zhǎng)比相同。9. 根據(jù)權(quán)利要求7所述的DC-DC轉(zhuǎn)換器，其特征在于，所述第二十四開(kāi)關(guān)元件為第二十 四PMOS晶體管，所述第一開(kāi)關(guān)元件為第一 PMOS晶體管，所述第二十四PMOS晶體管的寬長(zhǎng)比 與所述第一 PMOS晶體管的寬長(zhǎng)比相同。10. 根據(jù)權(quán)利要求7所述的DC-DC轉(zhuǎn)換器，其特征在于，所述第七開(kāi)關(guān)元件為第七PMOS晶 體管，所述第八開(kāi)關(guān)元件為第八PMOS晶體管，所述第八PMOS晶體管的寬長(zhǎng)比為所述第七 PMOS晶體管的寬長(zhǎng)比的η倍;所述第九開(kāi)關(guān)元件為第九NMOS晶體管，所述第十開(kāi)關(guān)元件為第 十NMOS晶體管，所述第十NMOS晶體管的寬長(zhǎng)比為所述第九NMOS晶體管的寬長(zhǎng)比的m倍;m與η 均為大于〇的數(shù)。
【文檔編號(hào)】H02M3/156GK105932877SQ201610485561
【公開(kāi)日】2016年9月7日
【申請(qǐng)日】2016年6月28日
【發(fā)明人】蘇丹, 楊敏, 賀仲達(dá)
【申請(qǐng)人】深圳市富滿(mǎn)電子集團(tuán)股份有限公司