一種級聯(lián)電池保護(hù)電路及其系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子領(lǐng)域中的集成電路設(shè)計(jì)技術(shù)領(lǐng)域，特別是一種級聯(lián)電池保護(hù)電路及其系統(tǒng)。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中單體鋰電池的保護(hù)電路已經(jīng)很成熟，但是對于多節(jié)串聯(lián)的鋰電池來講，組建與其匹配的保護(hù)電路有一定的難度。
[0003]在滿足電池保護(hù)系統(tǒng)的需求情況下，當(dāng)電池保護(hù)系統(tǒng)中需要串聯(lián)的電池保護(hù)芯片單元數(shù)目增多時(shí)，由于電池總電壓的升高，需要通過級聯(lián)多個(gè)電池保護(hù)芯片單元作為電池保護(hù)系統(tǒng)的電池保護(hù)電路。
[0004]在芯片級聯(lián)時(shí)，通常仍會使用上級芯片的充電控制輸出和放電控制輸出向下級傳遞保護(hù)信息，但是在這兩個(gè)級聯(lián)傳遞的信號通路上會串聯(lián)兩個(gè)大電阻用于限制電流大小以節(jié)省功耗和保護(hù)芯片免受大電流沖擊。
[0005]圖1為現(xiàn)有技術(shù)提供的一種級聯(lián)電池保護(hù)電路示意圖。如圖1中上級電池保護(hù)芯片麗3474(2)的充電控制輸出管腳0V串聯(lián)一個(gè)電阻Rsocl2，然后與下級電池保護(hù)芯片MM3474
(1)的過充電保護(hù)信號輸入管腳S0C相連;上級芯片的放電控制輸出管腳DCHG串聯(lián)一個(gè)電阻Rsocl2后，與下級芯片的過放電保護(hù)信號輸入管腳SDC相連。Rsocl2為10ΚΩ。
[0006]然而，在保護(hù)芯片的外圍電路串聯(lián)大電阻，使得電池保護(hù)電路的成本上升，芯片的集成度也不高。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的是針對現(xiàn)有技術(shù)的缺陷，提供一種級聯(lián)電池保護(hù)電路，去掉現(xiàn)有技術(shù)芯片的外圍電路串聯(lián)的兩個(gè)大電阻;在電池保護(hù)芯片上實(shí)現(xiàn)芯片的限制電流大小以節(jié)省功耗和保護(hù)芯片免受大電流沖擊。
[0008]本發(fā)明第一方面提供一種級聯(lián)電池保護(hù)電路，該電路包括級聯(lián)的至少兩個(gè)電池保護(hù)芯片電路，每個(gè)電池保護(hù)芯片模塊上設(shè)置有充電控制輸出管腳0V、放電控制輸出管腳DCHG、過充電保護(hù)信號輸入管腳S0C以及過放電保護(hù)信號輸入管腳SDC;每個(gè)電池保護(hù)芯片電路包括充放電控制輸出子電路和過充放電保護(hù)輸入子電路;其中，所述充放電控制輸出子電路，接收所述電池保護(hù)芯片電路的內(nèi)部第一控制信號(:_(^此來判斷是否上拉所述充電控制輸出管腳0V的電平;接收所述電池保護(hù)芯片電路的內(nèi)部第二控制信號D_CTRL來判斷是否上拉放電控制輸出管腳DCHG的電平;過充放電保護(hù)輸入子電路，通過所述過充電保護(hù)信號輸入管腳S0C直接與上級電池保護(hù)芯片的所述充電控制輸出管腳0V相連形成充電控制輸出通路;并通過所述過放電保護(hù)信號輸入管腳SDC直接與上級電池保護(hù)芯片的所述放電控制輸出管腳DCHG相連形成放電控制輸出通路;所述每個(gè)電池保護(hù)芯片電路根據(jù)所述充電控制輸出通路以及所述放電控制輸出通路來限制通路上的電流大小。
[0009 ] 優(yōu)選地，充放電控制輸出子電路包括第一 PM0S管MPU 1、第二 PM0S管MPU2、第三PM0S管MPU3、第四PMOS管MPU4、第五PMOS管MPU5以及第六PMOS管MPU6，第一匪OS管MNU1、第二NM0S管MNU2以及第三NM0S管MNU3，第一電阻RU1;其中，第一 PM0S管MPU1分別和第二 PM0S管MPU2、第三PM0S管MPU3以及第四PM0S管MPU4共源共柵，第一 PM0S管MPU1的漏極和柵極與第一NM0S管MNU1的漏極相連，其源極接電源VDD ；第二 PM0S管MPU2的漏極與第一 NM0S管MNU1的柵極以及第二 NM0S管MNU2的漏極相連;第三PM0S管MPU3的漏極與第五PM0S管MPU5的漏極相連;第四PM0S管MPU4的漏極與第六PM0S管MPU6的源極相連；第一匪OS管MNU1的源極與第一電阻RU1的一端以及第二 NM0S管MNU2的柵極相連;第一電阻RU1的另一端接地;第二匪OS管麗U2的源極接地;第五PM0S管MPU5的柵極接收第一控制信號C_CTRL，其漏極與所述充電控制輸出管腳0V相連;第六PM0S管MPU6的柵極接收第二控制信號D_CTRL并與第三NM0S管MNU3的柵極相連，其漏極與所述放電控制輸出管腳DCHG以及第三NM0S管MNU3的漏極相連;第三NM0S管MNU3的源極接地。
[0010]優(yōu)選地，第三PM0S管MPU3與所述第一 PM0S管MPU1以及所述第二 PM0S管MPU2為電流鏡，且MPU3: MPU2: MPU1比例為K: 1:1，K為預(yù)設(shè)的大于1的系數(shù);所述第四PM0S管MPU4與所述第一 PM0S管MPU1以及所述第二 PM0S管MPU2為電流鏡，且MPU4: MPU2: MPU1比例為K: 1:1，K為預(yù)設(shè)的大于1的系數(shù)。
[0011]優(yōu)選地，第三PM0S管MPU3可設(shè)置于第五PM0S管MPU5和所述充電控制輸出管腳0V之間；其中，其柵極與所述第二PM0S管MPU2以及所述第一PM0S管MPU1的柵極相連，其源極與第五PM0S管MPU5的漏極相連，其漏極與充電控制輸出管腳0V相連;和/或所述第四PM0S管MPU4可設(shè)置于第六PM0S管MPU6和所述放電控制輸出管腳DCHG之間；其中，其柵極與所述第二PM0S管MPU2以及所述第一 PM0S管MPU1的柵極相連，其源極與第六PM0S管MPU6的漏極相連，其漏極與所述放電控制輸出管腳DCHG相連。
[0012]優(yōu)選地，可用第二電阻取代第三PM0S管MPU3;其中，第二電阻的一端與所述第一PM0S管MPU1、所述第二 PM0S管MPU2的源極相連，其另一端與所述第五PM0S管MPU5的源極相連；和/或可用第三電阻取代第四PM0S管MPU4;其中，第三電阻的一端與所述第一PM0S管MPU1、所述第二 PM0S管MPU2的源極相連，其另一端與所述第六PM0S管MPU6的源極相連。
[0013]優(yōu)選地，過充放電保護(hù)輸入子電路包括第一 PM0S管MPD1、第二 PM0S管MPD2、第三PM0S管MPD3、第四PM0S管MPD4、第五PM0S管MPD5以及第六PM0S管MPD6，第一 NM0S管MND1、第二NM0S管MND2、第三NM0S管MND3、第四NM0S管MND4、第五NM0S管MND5以及第六NM0S管MND6，第一電阻RD1，第一反相器INV1以及第二反相器INV2 ;其中，第一PM0S管MPD1、第二PM0S管MPD2、第四PM0S管MPD4以及第六PM0S管MPD6共源共柵，第一 PM0S管MPD1的源極接電源VDD，其柵極和漏極與第一 NM0S管MND1的漏極相連;第二 PM0S管MPD2的漏極與第一 NM0S管MND1的柵極以及第二 NM0S管MND2的漏極相連;第四PM0S管MPD4的漏極與第四NM0S管MND4的漏極以及第一反相器INV1的輸入端相連;第六PM0S管MPD6的漏極與第六NM0S管MND6的漏極以及第二反相器INV2的輸出端相連;第三PM0S管MPD3的源極與所述過充電保護(hù)信號輸入管腳S0C相連，其柵極與第一 PM0S管MPD1的柵極相連，其漏極與第三W0S管MND3的漏極和柵極相連；第五PM0S管MPD5的源極與所述過放電保護(hù)信號輸入管腳SDC相連，其柵極與第一 PM0S管MPD1的柵極相連，其漏極與第五NM0S管MND5的漏極和柵極相連;第一匪0S管MND1的源極與第一電阻RD1的一端以及第二匪0S管MND2的柵極相連；第一電阻RD1的另一端接地；第二匪0S管MND2的源極接地;第三匪0S管MND3的源極接地，其柵極與第四匪0S管MND4的柵極相連;第四NMOS管MND4的源極接地;第一反相器INV1的電流源接電源VDD，其電流沉接地，其輸出UPPER_0V信號;第五NM0S管MND5的源極接地，其柵極與第六NM0S管MND6的柵極相連;第六匪OS管MND6源極接地;第二反相器INV2的電流源接電源VDD，其電流沉接地，其輸出UPPER_DCHG信號。
[0014]優(yōu)選地，第三NM0S管MND3與第四NM0S管MND4為電流鏡，且MND3:MND4比例為1:1;第一PM0S管MPD1、第二 PM0S管MPD2以及第四PM0S管MPD4為電流鏡，且Mro 1:MPD2: MPD4比例為1:1:M，M為預(yù)設(shè)的大于1的系數(shù);第五NM0S管MND5與第六NM0S管MND6為電流鏡，且MND5:MND6比例為1: 1;第一PM0S管MPD1、第二PM0S管MPD2以及第六PM0S管MPD6為電流鏡，且MPD1:MPD2: MPD6比例為1:1: Μ，Μ為預(yù)設(shè)的大于1的系數(shù)。
[0015]優(yōu)選地，第三PM0S管MPD3以及第五PM0S管MPD5的閾值大于第二 PM0S管MPD2的閾值。
[0016]優(yōu)選地，所述第一控制信號C_CTRL為高電平時(shí)，所述電池保護(hù)芯片不上拉充電控制輸出管腳0V電平;所述第一控制信號C_CTRL為低電平時(shí)，所述電池保護(hù)芯片上拉