用于脈沖寬度調(diào)制的調(diào)制器的載荷瞬變異步升壓的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電源管理單元(PMU)的領(lǐng)域，尤其涉及需要脈沖寬度調(diào)制控制器的電源管理單元。這樣的PMU普遍用在許多設(shè)備中，但尤其是用在移動設(shè)備中，該移動設(shè)備諸如移動電話、智能手機、平板電腦以及其他類似的通信和數(shù)據(jù)處理設(shè)備。
【背景技術(shù)】
[0002]移動設(shè)備意味著對嵌入式電源管理單元的高約束。通常，這些電源管理單元由降壓轉(zhuǎn)換器組成，所述降壓轉(zhuǎn)換器由脈沖寬度調(diào)制(PWM)控制所定相的主時鐘同步。圖1示出了這種常規(guī)架構(gòu)。
[0003]主時鐘I (CLK)通過塊2、塊3、塊4(PH1、PH2、PH3)進行相移。這些塊中的每個塊使時鐘相位移動不同的值以便產(chǎn)生3個不同的時鐘CLK_1、CLK_2、CLK_3。這些時鐘中的每個時鐘驅(qū)動各自的降壓轉(zhuǎn)換器5、降壓轉(zhuǎn)換器6、降壓轉(zhuǎn)換器7 (分別為BUCKl、BUCK2、BUCK3)。在圖1的基本示例中，僅描述3個降壓轉(zhuǎn)換器5、降壓轉(zhuǎn)換器6、降壓轉(zhuǎn)換器7。塊PH1、塊PH2、塊PH3可因此在時鐘之間強加60°相移。例如:
[0004]時鐘CLK_1可對于主時鐘CLK未移動。
[0005]時鐘CLK_2可對于主時鐘CLK移動+60°。
[0006]時鐘CLK_3可對于主時鐘CLK移動+120°。
[0007]通常，N是降壓轉(zhuǎn)換器的數(shù)量，驅(qū)動降壓轉(zhuǎn)換器BUCK_i的時鐘CLK_i可移動360Xi/N，其中，i e [0，N-1]。這種架構(gòu)防止所有的降壓轉(zhuǎn)換器在相同的時鐘上升沿開始它們的導(dǎo)通周期，否則將導(dǎo)致電池上的大下沖。由于這個原因，降壓轉(zhuǎn)換器常被稱為PWM同步電壓模式控制。
[0008]圖2示出了標準同步PWM電壓模式控制DC/DC架構(gòu)的高電平框圖。輸出電壓Vout與基準電壓Vref進行比較，并通過由電阻器Z1、電阻器Z2、電容器c和放大器(Amp)組成的補償網(wǎng)絡(luò)進行放大。無源元件Z1、無源元件Z2致力于整體環(huán)路的穩(wěn)定性。在放大器(Amp)的輸出端處，信號Verror與同步至?xí)r鐘信號的上升沿的內(nèi)部斜坡(Vramp)進行比較。
[0009]在時鐘信號的開始，狀態(tài)機SM操作鎖存器LI以使PMOS 8通電并導(dǎo)通，時鐘信號將同步地保持NMOS 9不導(dǎo)通(斷開)。每當誤差信號Verror與Vramp信號交叉時，狀態(tài)機使PMOS 8斷開，并切換鎖存器L2以使NMOS 9通電為導(dǎo)通狀態(tài)。NMOS導(dǎo)通周期的結(jié)束是由時鐘周期的結(jié)束處的信號Vx所設(shè)置。這由圖3進一步示出，圖3示出了(自上而下)時鐘10、信號Vx 11、斜坡Vramp 12和誤差信號Verror 13以及PMOS和NMOS的輸出(分別為CMD_P 14和CMD_N15)的時間線。
[0010]這種架構(gòu)的重大缺陷是在高輸出載荷瞬變的情況下，輸出電壓下沖。載荷瞬變性能不僅取決于輸出濾波器L和C，而且取決于輸出載荷瞬變階躍和時鐘上升沿之間的相位差(△ Td)。由于對輸出載荷瞬變階躍和時鐘上升沿之間的相位差的依賴，因此載荷瞬變性能可被影響30%。
[0011]高輸出載荷瞬變越來越成為市場的需求。因此需要降低對高輸出載荷瞬變性能的影響的技術(shù)方案。

【發(fā)明內(nèi)容】

[0012]因此，本發(fā)明提供一種具有同步脈沖寬度調(diào)制(PWM)電壓模式控制架構(gòu)的PWM控制器，包括:
[0013]用于檢測瞬變載荷的裝置，以及
[0014]用于異步改變狀態(tài)機的狀態(tài)的裝置。
[0015]所述PWM優(yōu)選降低輸出載荷瞬變階躍和時鐘上升沿之間的相位差以便最小化或防止輸出電壓下沖。優(yōu)選地，這通過將PWM的放大器的輸出施加到由瞬變載荷檢測電路提供的瞬變載荷檢測裝置來實現(xiàn)。瞬變載荷檢測電路可包括MOSFET或具有類似性能的晶體管，該MOSFET或具有類似性能的晶體管具有柵極端子，由放大器輸出的誤差電壓信號被施加到所述柵極端子以在漏極端子處產(chǎn)生檢測信號。
[0016]所述檢測信號可被施加到延遲電路。延遲電路優(yōu)選響應(yīng)于快速變化的檢測信號以產(chǎn)生用于控制PMOS晶體管和NMOS晶體管中的每個晶體管的導(dǎo)通狀態(tài)的信號。所述信號可以是用于驅(qū)動鎖存器控制每個相應(yīng)的PMOS晶體管和NMOS晶體管的鎖存信號。延遲電路在相對不同的時間產(chǎn)生每個鎖存信號，即，延遲電路提供用于異步改變狀態(tài)機的狀態(tài)的裝置。
[0017]為了使ATd最小化，MOSFET的源極連接到與電容器并聯(lián)的載荷/源級電阻器。這在當電容器未導(dǎo)通時的穩(wěn)態(tài)運行期間使源極和漏極處的電流最小化。然而，在快速轉(zhuǎn)變時，電容器的行為好像使電阻器短路，以在MOSFET漏極端子處產(chǎn)生具有大大降低的相位延遲的檢測信號。延遲電路幾乎瞬時響應(yīng)于檢測信號以導(dǎo)致PMOS晶體管和NMOS晶體管的異步導(dǎo)通狀態(tài)切換。
【附圖說明】
[0018]現(xiàn)在參照示例性的附圖僅以示例的方式描述實施本發(fā)明的PMU和PMU的操作方法，其中:
[0019]圖4a和圖4b示出由發(fā)明人進行的穿過線圈L的電流對于載荷瞬變的行為的實驗結(jié)果。
[0020]圖5a和圖5b示出根據(jù)相位差(Λ Td)的多個值的降壓載荷瞬變性能。
[0021]圖6示出同步PWM電壓模式控制架構(gòu)。
[0022]圖7a和圖7b分別示出Verror信號和輸出電壓Vout。
[0023]圖8a、圖8b和圖8c分別不出檢測信號S、Verror信號和輸出信號Vout。
[0024]圖9示出矩形鎖存信號S1、矩形鎖存信號S2對于檢測信號S的時序。
【具體實施方式】
[0025]圖4a示出在PMOS導(dǎo)通周期期間發(fā)生載荷瞬變10事件的情況。只要載荷瞬變10開始使輸出電容器C放電，并且由于應(yīng)力位于PMOS導(dǎo)通周期之內(nèi)，線圈電流I_coil 11便瞬時以恒定的正電流斜率持續(xù)增加并補償輸出電容器放電。這持續(xù)到線圈電流I_coil 11達到載荷瞬變階躍I_load 10為止。
[0026]圖4b示出在匪OS導(dǎo)通周期期間發(fā)生載荷瞬變事件的情況。由于整個架構(gòu)在時鐘上同步，因此狀態(tài)機首先等候時鐘周期的結(jié)束，并隨后對輸出應(yīng)力作出反應(yīng)。意味著在這個情況中，線圈電流I_coil 10未對瞬變階躍I_load作出瞬時響應(yīng)。延遲ATd影響載荷瞬變性能。該延遲ATd越嚴重(越大)，載荷瞬變下沖幅度越大。
[0027]圖5a和圖5b示出根據(jù)相位差的多個值的降壓載荷瞬變性能。圖5a示出線圈電流相對于載荷瞬變而