令值，變得甚至當(dāng)占空指令值在初級側(cè)與次級側(cè)之間不同時(shí)，也可以將兩端電壓％和V2 的電壓波形設(shè)置為相同。這意味著利用該配置，不存在占空比在初級側(cè)與次級側(cè)之間必須 被設(shè)置為相等的限制。
[0057] 上述系統(tǒng)是假定的電路結(jié)構(gòu)系統(tǒng)，并且本實(shí)施例進(jìn)一步改進(jìn)了這樣的電路結(jié)構(gòu)系 統(tǒng)。
[0058]〈本實(shí)施例的電路結(jié)構(gòu)系統(tǒng)〉
[0059]圖3示出了假定上述電路系統(tǒng)結(jié)構(gòu)的本實(shí)施例的電力轉(zhuǎn)換電路系統(tǒng)8。除了圖1 的結(jié)構(gòu)之外，校正項(xiàng)確定處理器57被添加到控制電路50。
[0060] 將描述如下示例配置：其中，直流電源連接到次級側(cè)的輸入/輸出端口B，并且電 力被傳送到初級側(cè)的輸入/輸出端口A。
[0061] 如圖4所示，校正項(xiàng)確定處理器57是如下功能塊：其對半橋相位差Y確定處理器 56算出的半橋相位差指令值進(jìn)行校正，并且進(jìn)一步對使用關(guān)系式 Tl* =2JI-62*和 =231 - 算出的半橋相位差指令值進(jìn)行校正。具體地，由于兩端電壓％和￥2的電壓 波形可能在死區(qū)時(shí)間段期間改變或者由于輸入電壓的改變而改變，從而導(dǎo)致不同的電壓波 形，因此考慮到這些影響對半橋相位差指令值進(jìn)行校正，以更精確地使兩端電壓％和V2的 電壓波形一致。
[0062] 校正項(xiàng)確定處理器57具體地基于以下公式來確定校正項(xiàng)：
[0063] Ay2=dt? ? Sff+ (2 3i- 8 (1 -NVA/VB) (1)
[0064] 其中，dt表示死區(qū)時(shí)間，《sw表示切換角頻率，N表示變壓器40的匝數(shù)比，VA表示 初級側(cè)電壓，并且VB表示次級側(cè)電壓。
[0065] 校正項(xiàng)確定處理器57然后通過將校正項(xiàng)與通過Y2* =2 S#算出的指令值相 加來施加校正。換言之，校正項(xiàng)確定處理器57使用關(guān)系式計(jì)算半橋相位差指令值：
[0066] y= 2 3T- 8 2*
[0067]y2* = 2it- 53+Ay2
[0068] = 2it-63+dt? ?sw+(2it-63) (1-NVa/Vb)
[0069] 上述公式（1)的右側(cè)的第一項(xiàng)是與死區(qū)時(shí)間對應(yīng)的校正項(xiàng)，并且右側(cè)的第二項(xiàng)是 與輸入電壓的改變對應(yīng)的校正項(xiàng)。
[0070] 接下來，將分別針對公式的右側(cè)的第一項(xiàng)和第二項(xiàng)詳細(xì)描述校正項(xiàng)A丫2。
[0071]〈右側(cè)的第一項(xiàng)：死區(qū)時(shí)間校正項(xiàng)〉
[0072] 圖5示出了當(dāng)電力從次級側(cè)傳送到初級側(cè)時(shí)切換晶體管的操作波形。在圖5中， S1至S4對應(yīng)于初級側(cè)電力轉(zhuǎn)換電路20的切換晶體管22、24、26和28,并且S5至S8對應(yīng)于 次級側(cè)電力轉(zhuǎn)換電路30的切換晶體管32、34、36和38(參照圖1)。在圖5中，"S1，S2"表 示S1和S2的切換定時(shí)。切換晶體管S1和S2交替地接通和關(guān)斷。描述"S3,S4"、"S5,S6" 和"S7，S8"與以上類似。描述"NV/'表示由初級側(cè)電壓（S卩，兩端電壓％)與變壓器的匝數(shù) N的乘積示出的電壓波形，"V2"表示次級側(cè)的兩端電壓V2的電壓波形，并且"i/表示初級 側(cè)的電流。陰影部分對應(yīng)于死區(qū)時(shí)間段。在圖5中，還示出了相位差9和死區(qū)時(shí)間段的長 度A。另外，示出了時(shí)段[1]至[4]作為示例。
[0073] 圖6示出了圖5的時(shí)段[1]中的切換晶體管S1至S8的導(dǎo)通-關(guān)斷狀態(tài)。切換 晶體管Sl、S4、S5和S8處于導(dǎo)通狀態(tài)，并且其它切換晶體管處于關(guān)斷狀態(tài)。該情況下的電 流流動如圖6所示。在次級側(cè)（電力發(fā)送側(cè)），由于切換晶體管S5和S8導(dǎo)通，因此電流從 S5流到線圈46和47并且進(jìn)一步流到S8 (S5 - 46, 47 -S8)。類似地，在初級側(cè)（電力接 收側(cè)），由于切換晶體管S1和S4導(dǎo)通，因此電流從S4流到線圈42和43并且進(jìn)一步流到 S1(S4 - 42, 43 -S1)。
[0074] 圖7示出了圖5的時(shí)段[2]中的切換晶體管S1至S8的導(dǎo)通-關(guān)斷狀態(tài)。切換晶 體管S1、S4和S8處于導(dǎo)通狀態(tài)，并且其它切換晶體管處于關(guān)斷狀態(tài)。在時(shí)段[2]中，與時(shí) 段[1]相比，切換晶體管S5從導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)殛P(guān)斷狀態(tài)。當(dāng)次級側(cè)（電力發(fā)送側(cè)）的S5 關(guān)斷時(shí)，電流繼續(xù)流過與S6并聯(lián)連接的二極管，并且次級側(cè)的兩端電壓％減小為零。因此， 上臂的S5的導(dǎo)通-關(guān)斷確定次級側(cè)（電力發(fā)送側(cè)）的兩端電壓V2。
[0075] 圖8示出了圖5的時(shí)段[3]中的切換晶體管S1至S8的導(dǎo)通-關(guān)斷狀態(tài)。切換晶 體管Sl、S4、S6和S8處于導(dǎo)通狀態(tài)，并且其它切換晶體管處于關(guān)斷狀態(tài)。
[0076] 圖9示出了圖5的時(shí)段[4]中的切換晶體管S1至S8的導(dǎo)通-關(guān)斷狀態(tài)。切換晶 體管S4、S6和S8處于導(dǎo)通狀態(tài)，并且其它切換晶體管處于關(guān)斷狀態(tài)。在時(shí)段[4]中，與時(shí) 段[3]相比，切換晶體管S1從導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)殛P(guān)斷狀態(tài)。當(dāng)初級側(cè)（電力接收側(cè)）的S1 關(guān)斷時(shí)，電流繼續(xù)流過與S1并聯(lián)連接的二極管，并且初級側(cè)的兩端電壓％在S2接通時(shí)才 變?yōu)榱恪Ｒ虼?，下臂上的S2的導(dǎo)通-關(guān)斷確定初級側(cè)（電力接收側(cè)）的兩端電壓％。
[0077] 通常，在具有如圖3所示的半橋電路的電路系統(tǒng)中，提供了幾百納秒到幾微秒的 死區(qū)時(shí)間，以使得上部切換晶體管和下部切換晶體管不會短路。這是圖5中提供如下死區(qū) 時(shí)間段的原因：其中，S1和S2均關(guān)斷，S3和S4均關(guān)斷，S5和S6均關(guān)斷，并且S7和S8均關(guān) 斷。另一方面，當(dāng)提供死區(qū)時(shí)間時(shí)，如上所述，確定變壓器40的兩端電壓VJPV2的臂在電 力發(fā)送側(cè)與電力接收側(cè)之間不同。因此，在兩端電壓％與￥2之間引起脈沖寬度的差。具體 地，與初級側(cè)（電力接收側(cè)）的脈沖寬度相比，次級側(cè)（電力發(fā)送側(cè)）的脈沖寬度由死區(qū)時(shí) 間dt來調(diào)節(jié)（脈沖寬度減?。?。
[0078] 因此，為了針對兩端電壓VJPV^現(xiàn)相同的波形，調(diào)節(jié)后的死區(qū)時(shí)間dt可與次級 偵U(電力發(fā)送側(cè)）的兩端電壓^的脈沖寬度相加。具體地，死區(qū)時(shí)間校正項(xiàng)可被設(shè)置為：
[0079] 死區(qū)時(shí)間校正項(xiàng)=dt??sw
[0080] 圖10A和圖10B示出了當(dāng)不存在死區(qū)時(shí)間校正項(xiàng)時(shí)兩端電壓V#V2的電壓波形 和初級側(cè)的電流iu的計(jì)算機(jī)仿真結(jié)果。這些圖示出了如下情況下的結(jié)果：其中，dt辛0， Di>D2，并且匝數(shù)=N。圖10A示出了兩端電SVJPV2的波形，并且圖10B示出了初級側(cè)電 流iu的波形。應(yīng)注意，初級側(cè)和次級側(cè)的占空比彼此不同。如從圖10A可以理解，如圖10A 中的"a"所示，在觀:與V2之間引起了脈沖寬度的差，并且針對V2脈沖寬度減小。如從圖 10B可以理解，甚至當(dāng)兩端電壓 '和V2為零時(shí)，初級側(cè)電流iu也沒有被設(shè)置為零，并且在非 傳輸時(shí)段中引起了循環(huán)電流。由于在傳輸時(shí)段期間在電感器中累積的能量不能完全從初級 側(cè)的端口輸出，因此該循環(huán)電流是在非傳輸時(shí)段期間在初級側(cè)循環(huán)的電流。這樣的循環(huán)電 流的出現(xiàn)導(dǎo)致轉(zhuǎn)換效率的降低。
[0081] 相反，圖11A和圖11B示出了當(dāng)存在死區(qū)時(shí)間校正項(xiàng)時(shí)兩端電壓電壓波 形和初級側(cè)的電流iu。圖11A示出了兩端電壓％和￥2的波形，并且圖11B示出了初級側(cè)電 流iu的波形。如從圖11A可以理解，如圖11A中的"a"所示，與圖10A相比，階1與￥2之間 的脈沖寬度的差被校正，并且波形近似彼此相等。如從圖11B可以理解，抑制了非傳輸時(shí)段 中的循環(huán)電流，并且改進(jìn)了轉(zhuǎn)換效率。
[0082] 〈右側(cè)的第二項(xiàng)：電壓改變校正項(xiàng)〉
[0083] 同樣，隨著連接到輸入/輸出端口B的電源電壓的改變，可在兩端電壓％和乂2的 電壓波形中引起差，并且可產(chǎn)生循環(huán)電流。
[0084] 圖12示出了當(dāng)輸入/輸出端口B的電源電壓￥#曾加并且NV'^時(shí)的電壓波形和 初級側(cè)電流iu的波形。上部示出了 ￥2和NVi的電壓波形，并且下部示出了iu的電流波形。 如下部所示，在非傳輸時(shí)段中引起了循環(huán)電流。
[0085