本發(fā)明涉及用于將振動(dòng)能轉(zhuǎn)換為電能的壓電振動(dòng)能量采集系統(tǒng)，尤其涉及一種自供電的低相位滯后的壓電振動(dòng)能量采集電路。

背景技術(shù)：

振動(dòng)是環(huán)境中廣泛存在的一種能量形式，如大自然中水和空氣的流動(dòng)、工業(yè)機(jī)器運(yùn)作時(shí)的振動(dòng)、交通工具運(yùn)行時(shí)的振動(dòng)及人體運(yùn)動(dòng)產(chǎn)生的振動(dòng)等都具有振動(dòng)能，而且振動(dòng)能具有較高的能量密度。基于振動(dòng)的能量采集方法一般有三種：電磁式、靜電式和壓電式，其中壓電式能量采集系統(tǒng)由于具有結(jié)構(gòu)簡(jiǎn)單、不發(fā)熱、無電磁干擾、無污染、易于加工及實(shí)現(xiàn)微型化、集成化等諸多優(yōu)點(diǎn)而備受青睞。由于振動(dòng)使壓電元件輸出的電壓是交變的，而常見的微型電子設(shè)備供電是需要穩(wěn)定的直流電壓，所以，在壓電元件與用電設(shè)備之間需要設(shè)計(jì)接口電路，最常見的是壓電換能器與全橋整流電路（SEH）連接，但是全橋整流電路直接用于壓電發(fā)電系統(tǒng)的效果并不理想，由于壓電換能器的內(nèi)部等效電路中電容Cp的存在，使得電壓電流總是存在一定的相位差，導(dǎo)致全橋整流電路存在無功功率，采集效率低。

為提高壓電振動(dòng)能量采集系統(tǒng)的采集效率，研究人員提出了多種非線性能量提取電路，但是目前的這些非線性能量提取電路中，有些電路的能量采集效率受儲(chǔ)能電容電壓及負(fù)載阻抗的大小影響較大；有些電路實(shí)現(xiàn)起來過于復(fù)雜，且需要較多的外部控制電路，這些控制電路所消耗的功耗嚴(yán)重影響了系統(tǒng)的采集效率，還有些電路由于采用無源極值檢測(cè)電路導(dǎo)致同步控制信號(hào)產(chǎn)生較大的相位滯后，這在壓電換能器低電壓情況下會(huì)嚴(yán)重降低采集效率。此外，這些電路均采用分立元件，體積較大，不利于集成。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是提供一種可降低同步電荷采集相位滯后、減少元件數(shù)量降低電路功耗、回收檢測(cè)電路中電容所存儲(chǔ)的能量以提高壓電能量采集效率的自供電的低相位滯后的壓電振動(dòng)能量采集電路。

本發(fā)明解決上述技術(shù)問題所采用的技術(shù)方案為：一種自供電的低相位滯后的壓電振動(dòng)能量采集電路，包括壓電換能器、檢測(cè)電容、電感、二極管、儲(chǔ)能電容、襯底電平切換電路、正極值檢測(cè)電路、負(fù)極值檢測(cè)電路、正極值互鎖開關(guān)、負(fù)極值互鎖開關(guān)、正半周檢測(cè)互鎖開關(guān)和負(fù)半周檢測(cè)互鎖開關(guān)，所述的襯底電平切換電路分別與芯片的P型襯底、所述的壓電換能器的第一輸出端、第二輸出端相連接，所述的正極值檢測(cè)電路上具有第二包絡(luò)檢測(cè)外接電阻端、第一包絡(luò)檢測(cè)電容檢測(cè)端、第二包絡(luò)檢測(cè)電阻檢測(cè)端和控制信號(hào)端，所述的負(fù)極值檢測(cè)電路上具有第二包絡(luò)檢測(cè)外接電阻端、第一包絡(luò)檢測(cè)電容檢測(cè)端、第二包絡(luò)檢測(cè)電阻檢測(cè)端和控制信號(hào)端，所述的檢測(cè)電容的一端與所述的正極值檢測(cè)電路的第一包絡(luò)檢測(cè)電容檢測(cè)端連接，所述的檢測(cè)電容的另一端與所述的負(fù)極值檢測(cè)電路的第一包絡(luò)檢測(cè)電容檢測(cè)端連接，所述的壓電換能器的第一輸出端分別與所述的正極值檢測(cè)電路的第二包絡(luò)檢測(cè)外接電阻端、所述的負(fù)極值檢測(cè)電路、所述的正極值互鎖開關(guān)、所述的負(fù)極值互鎖開關(guān)、所述的正半周檢測(cè)互鎖開關(guān)、所述的負(fù)半周檢測(cè)互鎖開關(guān)相連接，所述的壓電換能器的第二輸出端分別與所述的負(fù)極值檢測(cè)電路的第二包絡(luò)檢測(cè)外接電阻端、所述的正極值檢測(cè)電路、所述的正極值互鎖開關(guān)、所述的負(fù)極值互鎖開關(guān)、所述的正半周檢測(cè)互鎖開關(guān)、所述的負(fù)半周檢測(cè)互鎖開關(guān)相連接，所述的正極值檢測(cè)電路分別與所述的正極值互鎖開關(guān)、所述的負(fù)極值互鎖開關(guān)相連接，所述的負(fù)極值檢測(cè)電路分別與所述的正極值互鎖開關(guān)、所述的負(fù)極值互鎖開關(guān)相連接，所述的正極值互鎖開關(guān)與所述的正半周檢測(cè)互鎖開關(guān)相連接，所述的負(fù)極值互鎖開關(guān)與所述的負(fù)半周檢測(cè)互鎖開關(guān)相連接，所述的正半周檢測(cè)互鎖開關(guān)與所述的負(fù)半周檢測(cè)互鎖開關(guān)相連接并具有輸出電感正端和輸出電感負(fù)端，所述的電感的一端和所述的二極管的正極分別與所述的輸出電感正端相連接，所述的二極管的負(fù)極和所述的儲(chǔ)能電容的一端連接后作為輸出直流電源的正極，所述的電感的另一端、所述的輸出電感負(fù)端和所述的儲(chǔ)能電容的另一端均接地（作為輸出直流電源的負(fù)極）。

進(jìn)一步地，所述的正極值檢測(cè)電路包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管和第一電阻，所述的第一NMOS管的源極與漏極之間連接有第一寄生二極管，所述的第二NMOS管的源極與漏極之間連接有第二寄生二極管，所述的第一PMOS管的源極與漏極之間連接有第三寄生二極管，所述的第二PMOS管的源極與漏極之間連接有第四寄生二極管，所述的第一NMOS管的源極、所述的第一PMOS管的源極、所述的第二NMOS管的源極均與所述的壓電換能器的第二輸出端連接，所述的第一NMOS管的柵極與所述的壓電換能器的第一輸出端連接，所述的第一NMOS管的漏極、所述的第一PMOS管的柵極和漏極、所述的第二PMOS管的源極相連接為所述的第一包絡(luò)檢測(cè)電容檢測(cè)端，所述的第二NMOS管的漏極和柵極、所述的第二PMOS管的柵極、所述的第一電阻的一端相連接為所述的第二包絡(luò)檢測(cè)電阻檢測(cè)端，所述的第二PMOS管的漏極為所述的控制信號(hào)端，所述的第一電阻的另一端為所述的第二包絡(luò)檢測(cè)外接電阻端，所述的負(fù)極值檢測(cè)電路包括第三NMOS管、第四NMOS管、第三PMOS管、第四PMOS管和第二電阻，所述的第三NMOS管的源極與漏極之間連接有第五寄生二極管，所述的第四NMOS管的源極與漏極之間連接有第六寄生二極管，所述的第三PMOS管的源極與漏極之間連接有第七寄生二極管，所述的第四PMOS管的源極與漏極之間連接有第八寄生二極管，所述的第三NMOS管的源極、第四NMOS管的源極、所述的第三PMOS管的源極均與所述的壓電換能器的第一輸出端連接，所述的第三NMOS管的柵極與所述的壓電換能器的第二輸出端連接，所述的第三NMOS管的漏極、所述的第三PMOS管的漏極和柵極、所述的第四PMOS管的源極相連接為所述的第一包絡(luò)檢測(cè)電容檢測(cè)端，所述的第四NMOS管的漏極和柵極、所述的第四PMOS管的柵極、所述的第二電阻的一端相連接為所述的第二包絡(luò)檢測(cè)電阻檢測(cè)端，所述的第四PMOS管的漏極為所述的控制信號(hào)端，所述的第二電阻的另一端為所述的第二包絡(luò)檢測(cè)外接電阻端。

進(jìn)一步地，所述的襯底電平切換電路包括第五NMOS管和第六NMOS管，所述的第五NMOS管的源極和漏極之間連接有第九寄生二極管，所述的第六NMOS管的源極和漏極之間連接有第十寄生二極管，所述的第五NMOS管的源極和所述的第六NMOS管的源極均與芯片的P型襯底連接，所述的第五NMOS管的漏極、所述的第六NMOS管的柵極均與所述的壓電換能器的第一輸出端連接，所述的第五NMOS管的柵極、所述的第六NMOS管的漏極均與所述的壓電換能器的第二輸出端連接。

進(jìn)一步地，所述的正半周檢測(cè)互鎖開關(guān)包括第七NMOS管和第五PMOS管，所述的第七NMOS管的源極和漏極之間連接有第十一寄生二極管，所述的第五PMOS管的源極和漏極之間連接有第十二寄生二極管，所述的負(fù)半周檢測(cè)互鎖開關(guān)包括第八NMOS管和第六PMOS管，所述的第八NMOS管的源極和漏極之間連接有第十三寄生二極管，所述的第六PMOS管的源極和漏極之間連接有第十四寄生二極管，所述的正極值互鎖開關(guān)包括第九NMOS管、第十NMOS管、第七PMOS管和第三電阻，所述的第九NMOS管的源極和漏極之間連接有第十五寄生二極管，所述的第七PMOS管的源極和漏極之間連接有第十六寄生二極管，所述的第十NMOS管的源極和漏極之間連接有第十七寄生二極管，所述的負(fù)極值互鎖開關(guān)包括第十一NMOS管、第十二NMOS管、第八PMOS管和第四電阻，所述的第十一NMOS管的源極和漏極之間連接有第十八寄生二極管，所述的第八PMOS管的源極和漏極之間連接有第十九寄生二極管，所述的第十二NMOS管的源極和漏極之間連接有第二十寄生二極管，所述的第七NMOS管的源極和所述的第八NMOS管的源極相連接為輸出電感正端，所述的第七NMOS管的柵極、所述的第十一NMOS管的源極、所述的第八PMOS管的漏極均與所述的壓電換能器的第二輸出端連接，所述的第七NMOS管的漏極、所述的第九NMOS管的漏極、所述的第七PMOS管的源極相連接，所述的第八NMOS管的柵極、第九NMOS管的源極、所述的第七PMOS管的漏極均與所述的壓電換能器的第一輸出端連接，所述的第八NMOS管的漏極、所述的第十一NMOS管的漏極、所述的第八PMOS管的源極相連接，所述的第九NMOS管的柵極、所述的第八PMOS管的柵極、所述的第十NMOS管的柵極、所述的第三電阻的一端相連接為控制信號(hào)端，所述的第三電阻的另一端接地，所述的第十一NMOS管的柵極、所述的第七PMOS管的柵極、所述的第十二NMOS管的柵極、所述的第四電阻的一端相連接為控制信號(hào)端，所述的第四電阻的另一端接地，所述的第五PMOS管的源極和所述的第六PMOS管的源極相連接為輸出電感負(fù)端，所述的第五PMOS管的漏極與所述的第十NMOS管的源極連接，所述的第五PMOS管的柵極、所述的第十二NMOS管的漏極均與所述的壓電換能器的第一輸出端連接，所述的第六PMOS管的漏極與所述的第十二NMOS管的源極連接，所述的第六PMOS管的柵極、第十NMOS管的漏極均與所述的壓電換能器的第二輸出端連接。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)是該壓電振動(dòng)能量采集電路在采集振動(dòng)能量并轉(zhuǎn)換為直流電壓輸出的過程中，降低了同步電荷采集相位滯后，并回收檢測(cè)電路中電容所存儲(chǔ)的能量，同時(shí)由于采用MOS管作為開關(guān)電路降低了采集主回路中的導(dǎo)通電壓和導(dǎo)通電阻，也減少了元件數(shù)量降低了電路功耗，從而提高了壓電能量的采集效率；此外，該壓電振動(dòng)能量采集電路采用集成電路的方法減少了電路體積，易于壓電能量采集系統(tǒng)的集成。

附圖說明

圖1為本發(fā)明的整體電路連接框圖；

圖2為本發(fā)明的正極值檢測(cè)電路和負(fù)極值檢測(cè)電路的電路圖；

圖3為本發(fā)明的襯底電平切換電路、正極值互鎖開關(guān)、負(fù)極值互鎖開關(guān)、正半周檢測(cè)互鎖開關(guān)和負(fù)半周檢測(cè)互鎖開關(guān)的電路圖；

圖4為本發(fā)明的低相位滯后模式下能量提取過程的電壓（a）和電流(b)波形圖。

具體實(shí)施方式

以下結(jié)合附圖實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。

如圖所示，一種自供電的低相位滯后的壓電振動(dòng)能量采集電路，包括壓電換能器PZT、檢測(cè)電容C1、電感L、二極管D0、儲(chǔ)能電容Csto、襯底電平切換電路、正極值檢測(cè)電路、負(fù)極值檢測(cè)電路、正極值互鎖開關(guān)、負(fù)極值互鎖開關(guān)、正半周檢測(cè)互鎖開關(guān)和負(fù)半周檢測(cè)互鎖開關(guān)，正極值檢測(cè)電路包括第一NMOS管Mn1、第二NMOS管Mn2、第一PMOS管Mp1、第二PMOS管Mp2和第一電阻R1，第一NMOS管Mn1的源極與漏極之間連接有第一寄生二極管D1，第二NMOS管Mn2的源極與漏極之間連接有第二寄生二極管D2，第一PMOS管Mp1的源極與漏極之間連接有第三寄生二極管D3，第二PMOS管Mp2的源極與漏極之間連接有第四寄生二極管D4，第一NMOS管Mn1的源極、第一PMOS管Mp1的源極、第二NMOS管Mn2的源極均與壓電換能器PZT的第二輸出端PZT2連接，第一NMOS管Mn1的柵極與壓電換能器PZT的第一輸出端PZT1連接，第一NMOS管Mn1的漏極、第一PMOS管Mp1的柵極和漏極、第二PMOS管Mp2的源極相連接為第一包絡(luò)檢測(cè)電容檢測(cè)端CDET1，第二NMOS管Mn2的漏極和柵極、第二PMOS管Mp2的柵極、第一電阻R1的一端相連接為第二包絡(luò)檢測(cè)電阻檢測(cè)端RDET1，第二PMOS管Mp2的漏極為控制信號(hào)端CON1，第一電阻R1的另一端為第二包絡(luò)檢測(cè)外接電阻端RP1，壓電換能器PZT的第一輸出端PZT1與第二包絡(luò)檢測(cè)外接電阻端RP1相連接，負(fù)極值檢測(cè)電路包括第三NMOS管Mn3、第四NMOS管Mn4、第三PMOS管Mp3、第四PMOS管Mp4和第二電阻R2，第三NMOS管Mn3的源極與漏極之間連接有第五寄生二極管D5，第四NMOS管Mn4的源極與漏極之間連接有第六寄生二極管D6，第三PMOS管Mp3的源極與漏極之間連接有第七寄生二極管D7，第四PMOS管Mp4的源極與漏極之間連接有第八寄生二極管D8，第三NMOS管Mn3的源極、第四NMOS管Mn4的源極、第三PMOS管Mp3的源極均與壓電換能器PZT的第一輸出端PZT1連接，第三NMOS管Mn3的柵極與壓電換能器PZT的第二輸出端PZT2連接，第三NMOS管Mn3的漏極、第三PMOS管Mp3的漏極和柵極、第四PMOS管Mp4的源極相連接為第一包絡(luò)檢測(cè)電容檢測(cè)端CDET2，檢測(cè)電容C1的一端與第一包絡(luò)檢測(cè)電容檢測(cè)端CDET1連接，檢測(cè)電容C1的另一端與第一包絡(luò)檢測(cè)電容檢測(cè)端CDET2連接，第四NMOS管Mn4的漏極和柵極、第四PMOS管Mp4的柵極、第二電阻R2的一端相連接為所述的第二包絡(luò)檢測(cè)電阻檢測(cè)端RDET2，第四PMOS管Mp4的漏極為控制信號(hào)端CON2，第二電阻R2的另一端為第二包絡(luò)檢測(cè)外接電阻端RP2，壓電換能器PZT的第二輸出端PZT2與第二包絡(luò)檢測(cè)外接電阻端RP2相連接；

襯底電平切換電路包括第五NMOS管Mn5和第六NMOS管Mn6，第五NMOS管Mn5的源極和漏極之間連接有第九寄生二極管D9，第六NMOS管Mn6的源極和漏極之間連接有第十寄生二極管D10，第五NMOS管Mn5的源極和第六NMOS管Mn6的源極均與芯片的P型襯底Sub連接，第五NMOS管Mn5的漏極、第六NMOS管Mn6的柵極均與壓電換能器PZT的第一輸出端PZT1連接，第五NMOS管Mn5的柵極、第六NMOS管Mn6的漏極均與壓電換能器PZT的第二輸出端PZT2連接；

正半周檢測(cè)互鎖開關(guān)包括第七NMOS管Mn7和第五PMOS管Mp5，第七NMOS管Mn7的源極和漏極之間連接有第十一寄生二極管D11，第五PMOS管Mp5的源極和漏極之間連接有第十二寄生二極管D12，負(fù)半周檢測(cè)互鎖開關(guān)包括第八NMOS管Mn8和第六PMOS管Mp6，第八NMOS管Mn8的源極和漏極之間連接有第十三寄生二極管D13，第六PMOS管Mp6的源極和漏極之間連接有第十四寄生二極管D14，正極值互鎖開關(guān)包括第九NMOS管Mn9、第十NMOS管Mn10、第七PMOS管Mp7和第三電阻R3，第九NMOS管Mn9的源極和漏極之間連接有第十五寄生二極管D15，第七PMOS管Mp7的源極和漏極之間連接有第十六寄生二極管D16，第十NMOS管Mn10的源極和漏極之間連接有第十七寄生二極管D17，負(fù)極值互鎖開關(guān)包括第十一NMOS管Mn11、第十二NMOS管Mn12、第八PMOS管Mp8和第四電阻R4，第十一NMOS管Mn11的源極和漏極之間連接有第十八寄生二極管D18，第八PMOS管Mp8的源極和漏極之間連接有第十九寄生二極管D19，第十二NMOS管Mn12的源極和漏極之間連接有第二十寄生二極管D20，第七NMOS管Mn7的源極和第八NMOS管Mn8的源極相連接為輸出電感正端RPIN，第七NMOS管Mn7的柵極、第十一NMOS管Mn11的源極、第八PMOS管Mp8的漏極均與壓電換能器PZT的第二輸出端PZT2連接，第七NMOS管Mn7的漏極、第九NMOS管Mn9的漏極、第七PMOS管Mp7的源極相連接，第八NMOS管Mn8的柵極、第九NMOS管Mn9的源極、第七PMOS管Mp7的漏極均與壓電換能器PZT的第一輸出端PZT1連接，第八NMOS管Mn8的漏極、第十一NMOS管Mn11的漏極、第八PMOS管Mp8的源極相連接，第九NMOS管Mn9的柵極、第八PMOS管Mp8的柵極、第十NMOS管Mn10的柵極、第三電阻R3的一端相連接為控制信號(hào)端CON1，第三電阻R3的另一端接地，第十一NMOS管Mn11的柵極、第七PMOS管Mp7的柵極、第十二NMOS管Mn12的柵極、第四電阻R4的一端相連接為控制信號(hào)端CON2，第四電阻R4的另一端接地，第五PMOS管Mp5的源極和第六PMOS管Mp6的源極相連接為輸出電感負(fù)端LPIN，第五PMOS管Mp5的漏極與第十NMOS管Mn10的源極連接，第五PMOS管Mp5的柵極、第十二NMOS管Mn12的漏極均與壓電換能器PZT的第一輸出端PZT1連接，第六PMOS管Mp6的漏極與第十二NMOS管Mn12的源極連接，第六PMOS管Mp6的柵極、第十NMOS管Mn10的漏極均與壓電換能器PZT的第二輸出端PZT2連接，電感L的一端和二極管D0的正極分別與輸出電感正端RPIN相連接，二極管D0的負(fù)極和儲(chǔ)能電容Csto的一端連接后作為輸出直流電源的正極，電感L的另一端、輸出電感負(fù)端LPIN和儲(chǔ)能電容Csto的另一端均接地。

上述實(shí)施例中，襯底電平切換電路的具體工作原理為：由于CMOS的N阱工藝中，N阱和P襯底構(gòu)成寄生二極管，在CMOS電路中，襯底需要接最低電平，以確保二極管處于反偏狀態(tài)，而且要求從襯底Sub流出的電流為0，所以在壓電換能器PZT的兩個(gè)輸出端PZT1和PZT2之間直接連接一個(gè)襯底電平切換電路，如圖3所示，第五NMOS管Mn5和第六NMOS管Mn6構(gòu)成了該襯底電平切換電路，Mn5和Mn6的源極都與襯底Sub直接相連，Mn5的漏極和Mn6的柵極相連后接PZT1，Mn6的漏極和Mn5的柵極相連后接PZT2。假設(shè)定義V_PZT2>V_PZT1的半周期為正半周期，V_PZT1>V_PZT2的半周期為負(fù)半周期，在正半周期里，Mn5開啟，Mn6關(guān)閉，所以襯底Sub與PZT1直接短接；在負(fù)半周期里，Mn5關(guān)閉，Mn6開啟，所以襯底Sub與PZT2直接短接，實(shí)現(xiàn)了襯底在整個(gè)芯片中處于最低電平。

極值檢測(cè)電路的具體工作原理為：該電路由正極值檢測(cè)電路和負(fù)極值檢測(cè)電路構(gòu)成，如圖2所示，只需要一個(gè)外部檢測(cè)電容C1即可完成極值檢測(cè)。由于正極值檢測(cè)電路與負(fù)極值檢測(cè)電路是完全對(duì)稱的，所以以正半周期為例，MOS管的閾值電壓為Vth，當(dāng)V_PZT2-V_PZT1> Vth后，負(fù)極值檢測(cè)電路里的第三NMOS管Mn3處于導(dǎo)通狀態(tài)，由于MOS管導(dǎo)通電阻和導(dǎo)通壓降很低，所以CDET2與PZT1直接導(dǎo)通，而正極值檢測(cè)電路里的第一NMOS管Mn1處于截止?fàn)顟B(tài)。第一PMOS管Mp1漏極與柵極短接后與CDET1相連，其源極與PZT2相連，在V_PZT2不斷上升的過程中，由于Mp1的柵極起始電壓低于源極電壓，所以Mp1處于導(dǎo)通狀態(tài)直到V_CDET1上升到其關(guān)斷閾值電壓V_PZT2-Vth，隨著V_PZT2的不斷升高，V_CDET1也一直保持其跟隨特性，使V_CDET1=V_PZT2-Vth。由于第一NMOS管Mn1的第一寄生二極管D1的存在，其導(dǎo)通壓降為V_D>Vth, Mn1管的第一寄生二極管D1在這個(gè)階段不起作用，第一PMOS管Mp1與檢測(cè)電容C1構(gòu)成第一路包絡(luò)檢測(cè)(envelope)，其包絡(luò)降低壓降為Vth。而第二NMOS管Mn2與第一電阻R1構(gòu)成了第二個(gè)包絡(luò)檢測(cè)電路(envelope)，Mn2管的源極與PZT2相連，而漏極與柵極短接后與RDET1腳相連，第一電阻R1=1MΩ，其一端與RDET1相連，另外一端與RP1管腳相連，在V_PZT2不斷上升的過程中，Mn2管始終處于關(guān)閉狀態(tài)，利用的是Mn2管的第二寄生二極管D2，通過第二寄生二極管D2與第一電阻R1構(gòu)成檢測(cè)電路，其導(dǎo)通壓降為V_D,所以第二包絡(luò)檢測(cè)的輸出V_RDET1= V_PZT2-V_D。電路中正極值檢測(cè)電路中第二PMOS管Mp2作為極值檢測(cè)電路的比較器（comparator），其源極與CDET1端相連，柵極與RDET1端相連，該比較器的比較的電壓是第一檢測(cè)電路的CDET1端與第二檢測(cè)電路RDET1端的電壓，其輸出為控制信號(hào)CON1。在同步電荷提取階段，由于采用CMOS工藝, 與CON1控制腳相連的都為MOS管的柵極，所以需要一條回收線路將積累在檢測(cè)電容C1上的電荷進(jìn)行回收和利用，如圖2所示，在正常回收能量的時(shí)候檢測(cè)電容C1上的電能將通過第一二PMOS管Mp1的第三寄生二極管D3流到PZT2端，所以在能量采集過程中CDET1的電壓V_CDET1始終比PZT2的電壓高一個(gè)二極管壓降V_D。

組合開關(guān)電路的具體工作原理為：極值檢測(cè)電路在檢測(cè)到極值位置信號(hào)后，輸出一個(gè)控制信號(hào)來控制組合開關(guān)電路完成同步電荷能量提取，其電路圖如圖3所示，由正極值互鎖開關(guān)、負(fù)極值互鎖開關(guān)、正半周檢測(cè)互鎖開關(guān)和負(fù)半周檢測(cè)互鎖開關(guān)組成；其中，由正極值互鎖開關(guān)和正半周檢測(cè)互鎖開關(guān)完成正半周的能量采集功能，而負(fù)極值互鎖開關(guān)和負(fù)半周檢測(cè)互鎖開關(guān)完成負(fù)半周的能量采集功能。正半周檢測(cè)互鎖開關(guān)由第五PMOS管Mp5和第七NMOS管Mn7組成，負(fù)半周檢測(cè)互鎖開關(guān)由第六PMOS管Mp6和第八NMOS管Mn8組成，兩個(gè)NMOS管Mn7和Mn8的源極短接后連接輸出電感正端RPIN，Mn7的柵極連接PZT2端，Mn8的柵極連接PZT1端，兩個(gè)PMOS管Mp5和Mp6的源極短接后連接輸出電感負(fù)端LPIN，Mp5的柵極連接PZT1端，Mp6的柵極連接PZT2端。正半周期，當(dāng)V_PZT2-V_PZT1> Vth后，正半周檢測(cè)互鎖開關(guān)的Mn7和Mp5處于開啟狀態(tài)，而負(fù)半周檢測(cè)互鎖開關(guān)的Mn8和Mp6處于關(guān)閉狀態(tài)；由于正負(fù)半周電路完全對(duì)稱，所以負(fù)半周期時(shí)，工作過程類似。正極值互鎖開關(guān)由第七PMOS管Mp7、第九NMOS管Mn9、第十NMOS管Mn10和電阻R3組成，當(dāng)?shù)竭_(dá)正向極值位置后，正極值檢測(cè)電路輸出的控制信號(hào)輸出到CON1端，傳送的信號(hào)為V_CDET1的高電平，而此時(shí)負(fù)極值檢測(cè)電路輸出CON2的輸出一直保持低電平，正極值互鎖開關(guān)的輸入不只包括正極值檢測(cè)電路的CON1，還需要負(fù)極值檢測(cè)電路的CON2，為了防止CON2和CON1端口斷開而出現(xiàn)懸空狀態(tài)，在兩個(gè)端口可以設(shè)置第三電阻R3和第四電阻R4。如圖3所示，CON1控制端與NMOS管Mn9和Mn10的柵極相連，CON2與PMOS管Mp7的柵極相連，Mp7的漏極和Mn9的源極短接后與PZT1端相連，Mp7的源極和Mn9的漏極短接后與Mn7的漏極相連，Mn10的漏極與PZT2端相連，Mn10的源極與Mp5的漏極相連，由于正、負(fù)極值互鎖開關(guān)是完全對(duì)稱的，所以負(fù)極值互鎖開關(guān)的連接方式不再詳細(xì)展開。當(dāng)正極值檢測(cè)電路檢測(cè)到極值信號(hào)后，輸出一個(gè)高電平V_CDET1至CON1端，而此時(shí)Mn7和Mp5已經(jīng)處于開啟狀態(tài)，但由于還有沒回路電流，所以Mn10的源極也為低電平，所以V_CDET1也觸發(fā)Mn10開啟，由于Mn10傳送的是PZT2高電平，一般情況下將有高電平閾值損失存在，而根據(jù)極值檢測(cè)電路的分析可知，能量采集過程中CDET1的電壓V_CDET1始終比PZT2的電壓高一個(gè)二極管壓降V_D，而V_D>Vth，所以，Mn10的源端電平輸出是PZT2端的電平，不需要配置PMOS管組成互補(bǔ)結(jié)構(gòu)。此外，采用CMOS工藝的電路中，由于MOS管自己的寄生二極管和MOS雙向?qū)ǖ茸饔?，在LC諧振的第一階段完成后，由于原有電感的電流回路斷開，所以電感會(huì)產(chǎn)生感應(yīng)電動(dòng)勢(shì)。如圖3所示，如果極值互鎖開關(guān)只設(shè)置了Mn10和Mn12兩個(gè)開關(guān)，則在正半周期提取的LC諧振第一階段結(jié)束的時(shí)候，由于Mn10還處于開啟狀態(tài)，電感產(chǎn)生的電動(dòng)勢(shì)將導(dǎo)致電感直接通過Mp5和Mn8的寄生二極管直接短路，并將電感存儲(chǔ)的能量消耗掉。所以在設(shè)計(jì)的電路結(jié)構(gòu)中增加了兩個(gè)互鎖的PMOS管Mp7和Mp8防止出現(xiàn)以上漏電回路。以正半周期為例，在采集過程中，Mp8管的柵極連接的是PZT2端過來的高電平，所以Mp8管是關(guān)閉的，兩個(gè)控制信號(hào)的互鎖結(jié)構(gòu)防止由于寄生二極管的存在所導(dǎo)致的漏電發(fā)生；在負(fù)半周期時(shí)，Mp7管的作用也是一樣的。但是 Mp7在正半周期里，由于其柵極一直為低電平，所以當(dāng)PZT2端的高電平傳送過來時(shí)Mp7將一直開啟，但是由于此時(shí)PZT1=0V，而PMOS傳送低電平將有一個(gè)閾值損失，也就是說，在Mp7的源極將有一個(gè)值為Vtp的電平存在，這將嚴(yán)重影響能量采集效率，所以在PMOS管Mp7的位置配置了一個(gè)互補(bǔ)的NMOS管Mn9，由于此時(shí)PZT1=0V，V_CDET1>Vth, 所以Mn9達(dá)到閾值條件而開啟,而且解決了閾值損失問題；在負(fù)半周期里Mp8和Mn11的工作原理與上述描述相同，不再重復(fù)。

需要說明的是，由于普通的NMOS管在芯片里是直接在P-Sub上加工，而且其源端是和P-Sub連接在一起的，所以不能直接在非最低電壓點(diǎn)的串聯(lián)支路中作為開關(guān)使用。整個(gè)芯片中的NMOS管中，Mn5和Mn6是用來自動(dòng)選擇P-Sub與壓電元件最低點(diǎn)相連，其它的所有NMOS管都需要與P-Sub隔離，如圖2和圖3所示，所設(shè)計(jì)的其它NMOS管都采用 Deep N-WELL將NMOS管的源端與P-Sub隔離開。

以下以低相位滯后模式下某一個(gè)典型的能量提取過程為例，電壓和電流波形如圖4所示，在t₀時(shí)刻，壓電換能器PZT輸出的電荷的電壓V_PZT2積累到最大值后開始下降，第一包絡(luò)檢測(cè)電容上的電壓V_CDET1保持不變，而第二包絡(luò)檢測(cè)的電阻上的電壓V_RDET1隨著V_PZT2的下降也開始下降；到了t₁時(shí)刻，V_PZT2-V_RDET1達(dá)到MOS管開啟閾值Vth，開啟能量提取，V_PZT2、V_CDET1和V_RDET1都開始下降，電流變化波形如圖4(b)所示，壓電換能器PZT內(nèi)部的受夾電容Cp與電感L產(chǎn)生諧振，隨著電壓的下降，受夾電容Cp的輸出電流I_Cp和電感L 的輸入電流I_L開始上升，由于第一包絡(luò)檢測(cè)中Mp1的第三寄生二極管D3沒有達(dá)到開啟電壓V_D,所以檢測(cè)電容C1上的電壓沒有變化，隨著V_PZT2的快速下降，Mp1的第三寄生二極管D3達(dá)到開啟條件，檢測(cè)電容C1的能量回收回路打開，檢測(cè)電容C1的輸出電流I_C1也開始上升；到達(dá)t₂時(shí)刻，組合開關(guān)的開啟條件V_PZT2-V_RDET1低于閾值電壓，LC諧振第一階段完成，兩個(gè)電容的輸出電流I_Cp和I_C1和電感L 的輸入電流I_L都達(dá)到最大值。由于電感L 保持電流不變的特性，電感L 將產(chǎn)生一個(gè)等于外部?jī)?chǔ)能電容Csto原有電壓V_Csto加上二極管D0導(dǎo)通電壓V_D的感應(yīng)電動(dòng)勢(shì)，使二極管D0導(dǎo)通，并通過二極管D0對(duì)儲(chǔ)能電容Csto進(jìn)行充電。如圖4（b）所示，儲(chǔ)能電容Csto的輸入電流I_Csto開始增加，但和電感電流I_L沒有完全重合，主要是由于受夾電容Cp還有部分殘存電荷通過亞閾值導(dǎo)通狀態(tài)的組合開關(guān)進(jìn)行放電，Cp的電荷放完后，I_Csto和I_L完全重合，該階段儲(chǔ)能電容Csto的電壓V_Csto開始升高，如圖4（a）的所示。值得注意的是，無論V_Csto原始電壓多高，電感L都可以通過產(chǎn)生的感應(yīng)電動(dòng)勢(shì)對(duì)儲(chǔ)能電容Csto進(jìn)行充電，實(shí)現(xiàn)了儲(chǔ)能電容Csto的電壓狀態(tài)不影響能量采集效率的優(yōu)點(diǎn)。到達(dá)t3時(shí)刻，儲(chǔ)能電容Csto從電感端提取能量的過程完成，I_L下降到零，而V_Csto上升到一個(gè)新的電平后不再變化, 在這個(gè)階段檢測(cè)電容C1上的大部分電荷已經(jīng)被回收，但是小于V_D的這部分電能由于回收通路斷開，所以一直留在檢測(cè)電容C1上。在t3時(shí)刻后，由于已經(jīng)進(jìn)入負(fù)半周期, 等效的電流源已經(jīng)反向，所以對(duì)檢測(cè)電容C1進(jìn)行反向充電，到t4時(shí)刻檢測(cè)電容C1端的電荷完全變成零，從而開始負(fù)半周期的能量積累過程。