本發(fā)明涉及無(wú)線充電領(lǐng)域，特別涉及一種同步整流時(shí)序控制器、無(wú)線充電全橋同步整流電路及系統(tǒng)。
背景技術(shù)：
：圖1示意出了現(xiàn)有的基于二極管的無(wú)線充電全橋同步整流系統(tǒng)100。所述無(wú)線充電全橋同步整流系統(tǒng)100包括發(fā)送端Tx和接收端Rx。所述發(fā)送端Tx包括脈寬調(diào)制(PulsewidthModulation,PWM)單元、直流-交流功率轉(zhuǎn)換單元和初級(jí)線圈(PrimaryCoil)。所述接收端Rx包括次級(jí)線圈(SecondaryCoil)、電容CS和Cd、由二極管D1-D4組成的全橋電路和穩(wěn)壓電容C，所述接收端Rx也可以被稱(chēng)為無(wú)線充電全橋同步整流電路。然而，由于二極管D1-D4導(dǎo)通壓降約為0.7V，在整流輸出端Rect帶載大電流1A時(shí)，整流系統(tǒng)由于導(dǎo)通壓降產(chǎn)生的發(fā)熱損耗較大，整流效率偏低。采用NLDMOS(N-typeLaterallyDiffusedMetalOxideSemiconductor，N型LDMOS管)管全橋同步整流技術(shù)可以降低整流電路自身?yè)p耗，提高整機(jī)效率。目前，對(duì)整流效率要求高的電路應(yīng)用中常用同步整流技術(shù)。圖2示意出了一種基于N型LDMOS管的無(wú)線充電全橋同步整流系統(tǒng)200。如圖2所示，其與圖1不同的是，所述無(wú)線充電全橋同步整流系統(tǒng)200中的全橋電路由四個(gè)N型LDMOS整流管N1、N2、N3和N4組成，，而不是由四個(gè)二極管組成，另外其還包括同步整流時(shí)序控制器來(lái)控制四個(gè)N型LDMOS管N1、N2、N3和N4的導(dǎo)通或截止，從而實(shí)現(xiàn)整流?，F(xiàn)有無(wú)線充電全橋同步整流電路為了獲取較高的系統(tǒng)效率，一般是在整流前的交流信號(hào)AC1和AC2為零時(shí)，將所述整流管N1、N2、N3和N4進(jìn)行切換，即盡量將整流管N1、N2、N3和N4工作在AC交流信號(hào)的斷續(xù)模式(DiscontinuousConductionMode，簡(jiǎn)稱(chēng)DCM)。為了實(shí)現(xiàn)DCM的控制，需要高性能的AC過(guò)零檢測(cè)電路，這就對(duì)AC過(guò)零檢測(cè)電路中的比較器的偏移量控制提出較高的要求，提高了無(wú)線充電全橋同步整流電路的成本和復(fù)雜度。另外，現(xiàn)有同步整流電路僅對(duì)整流前的AC交流信號(hào)做過(guò)零檢測(cè)，當(dāng)被采樣的交流信號(hào)有干擾時(shí)，過(guò)零檢測(cè)輸出會(huì)出現(xiàn)毛刺等錯(cuò)誤波形，此時(shí)需要通過(guò)數(shù)字信號(hào)處理調(diào)整所述AC過(guò)零檢測(cè)電路的輸出信號(hào)的占空比，并濾除信號(hào)中出現(xiàn)的毛刺；最終將處理后的信號(hào)送入同步整流驅(qū)動(dòng)電路。此外，由于AC交流信號(hào)在同步整流過(guò)程中會(huì)出現(xiàn)過(guò)沖現(xiàn)象(高于整流輸出電平或低于交流地電平)，對(duì)于受到干擾的AC交流信號(hào)，僅通過(guò)AC過(guò)零檢測(cè)做硬件采樣，并依靠軟件處理產(chǎn)生同步整流驅(qū)動(dòng)控制信號(hào)，既增加了硬件采樣設(shè)計(jì)難度，也增加了軟件處理的復(fù)雜度，同時(shí)軟件信號(hào)處理必然帶來(lái)相對(duì)于硬件處理而言更長(zhǎng)的時(shí)序延遲，進(jìn)而影響同步整流效率。另外，在無(wú)線充電Qi標(biāo)準(zhǔn)中，發(fā)送端Tx與接收端Rx之間還可以進(jìn)行通訊，通訊是以2FSK(二進(jìn)制頻移鍵控)方式傳輸，通訊包絡(luò)數(shù)據(jù)疊加于AC交流信號(hào)中，為了解調(diào)出所述通訊包絡(luò)數(shù)據(jù)，需要事先解調(diào)出FSK解調(diào)所需的參考頻率，現(xiàn)有技術(shù)中需要單獨(dú)設(shè)計(jì)硬件電路來(lái)解調(diào)出FSK解調(diào)所需的參考頻率，無(wú)形中也增大了版圖面積，抬高了硬件成本。因此，有必要提供一種新的解決方案來(lái)解決上述問(wèn)題。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的目的之一在于提供一種同步整流時(shí)序控制器，其可以提高了同步整流效率及可靠性。本發(fā)明的目的之二在于提供一種無(wú)線充電全橋同步整流電路，其可以提高了同步整流效率及可靠性。本發(fā)明的目的之三在于提供一種無(wú)線充電全橋同步整流系統(tǒng)，其可以提高了同步整流效率及可靠性。為實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種同步整流時(shí)序控制器，用于對(duì)全橋電路中的第一整流開(kāi)關(guān)、第二整流開(kāi)關(guān)、第三整流開(kāi)關(guān)和第四整流開(kāi)關(guān)的導(dǎo)通或關(guān)斷進(jìn)行時(shí)序控制，其包括：第一比較器，用于比較第一交流輸入端的第一交流信號(hào)和整流輸出端的整流信號(hào)，輸出第一交流高采樣信號(hào)；第二比較器，用于比較第二交流輸入端的第二交流信號(hào)和整流輸出端的整流信號(hào)，輸出第二交流高采樣信號(hào)；第三比較器，用于比較第一交流輸入端的第一交流信號(hào)和預(yù)定低電壓閾值，輸出第一交流低采樣信號(hào)；第四比較器，用于比較第二交流輸入端的第二交流信號(hào)和預(yù)定低電壓閾值，輸出第二交流低采樣信號(hào)；邏輯組合電路，用于對(duì)第一交流高采樣信號(hào)、第一交流低采樣信號(hào)、第二交流高采樣信號(hào)、第二交流低采樣信號(hào)進(jìn)行邏輯組合運(yùn)算，產(chǎn)生控制第一整流開(kāi)關(guān)導(dǎo)通或截止的第一驅(qū)動(dòng)控制信號(hào)、控制第二整流開(kāi)關(guān)導(dǎo)通或截止的第二驅(qū)動(dòng)控制信號(hào)、控制第三整流開(kāi)關(guān)導(dǎo)通或截止的第三驅(qū)動(dòng)控制信號(hào)，以及控制第四整流開(kāi)關(guān)導(dǎo)通或截止的第四驅(qū)動(dòng)控制信號(hào)。進(jìn)一步的，第一驅(qū)動(dòng)控制信號(hào)和第四驅(qū)動(dòng)控制信號(hào)驅(qū)動(dòng)第一整流開(kāi)關(guān)和第四整流開(kāi)關(guān)同步導(dǎo)通或截止，第二驅(qū)動(dòng)控制信號(hào)和第三驅(qū)動(dòng)控制信號(hào)驅(qū)動(dòng)第二整流開(kāi)關(guān)和第三整流開(kāi)關(guān)同步導(dǎo)通或截止，第一整流開(kāi)關(guān)和第四整流開(kāi)關(guān)的導(dǎo)通時(shí)段與第二整流開(kāi)關(guān)和第三整流開(kāi)關(guān)的導(dǎo)通時(shí)段不交疊。進(jìn)一步的，第一交流信號(hào)和第二交流信號(hào)中加載有通訊包絡(luò)數(shù)據(jù)，基于各個(gè)驅(qū)動(dòng)控制信號(hào)的頻率得到解調(diào)所述通訊包絡(luò)數(shù)據(jù)時(shí)所需的參考頻率。進(jìn)一步的，所述同步整流時(shí)序控制器還包括：連接于第一交流輸入端和第一比較器的第一輸入端之間的第一電阻；連接于第一比較器的第一輸入端和接地端之間的第一可調(diào)整電流源；連接于所述整流輸出端和第一比較器的第二輸入端之間的第二電阻；連接于第一比較器的第二輸入端和接地端之間的第二可調(diào)整電流源；連接于第二交流輸入端和第二比較器的第一輸入端之間的第三電阻；連接于第二比較器的第一輸入端和接地端之間的第三可調(diào)整電流源；連接于所述整流輸出端和第二比較器的第二輸入端之間的第四電阻；連接于第二比較器的第二輸入端和接地端之間的第四可調(diào)整電流源。更進(jìn)一步的，通過(guò)調(diào)整各個(gè)可調(diào)整電流源的電流值，能夠調(diào)整第一整流開(kāi)關(guān)和第三整流開(kāi)關(guān)之間的導(dǎo)通死區(qū)。進(jìn)一步的，所述預(yù)定低電壓閾值高于且接近地電平，其取值范圍為0.1至0.4V。優(yōu)選的，所述預(yù)定低電壓閾值為0.25V。進(jìn)一步的，所述邏輯組合電路包括第一與非門(mén)、第二與非門(mén)、第一或非門(mén)、第二或非門(mén)、第一與門(mén)和第二與門(mén)，其中第一與非門(mén)的兩個(gè)輸入端分別與第一比較器的輸出端和第四比較器的輸出端相連，第一與非門(mén)的輸出端與第一或非門(mén)的一個(gè)輸入端相連，第二與非門(mén)的兩個(gè)輸入端分別與第二比較器的輸出端和第三比較器的輸出端相連，第二與非門(mén)的輸出端與第二或非門(mén)的一個(gè)輸入端相連，第一或非門(mén)的輸出端與第二或非門(mén)的另一個(gè)輸入端相連，第一或非門(mén)的輸出端輸出第四驅(qū)動(dòng)控制信號(hào)，第二或非門(mén)的輸出端與第一或非門(mén)的另一個(gè)輸入端相連，第二或非門(mén)的輸出端輸出第三驅(qū)動(dòng)控制信號(hào)，第一與門(mén)的三個(gè)輸入端分別與第一比較器的輸出端、第四比較器的輸出端和第一或非門(mén)的輸出端相連，第一與門(mén)的輸出端輸出第一驅(qū)動(dòng)控制信號(hào)，第二與門(mén)的三個(gè)輸入端分別與第二比較器的輸出端、第三比較器的輸出端和第二或非門(mén)的輸出端相連，第二與門(mén)的輸出端輸出第二驅(qū)動(dòng)控制信號(hào)。進(jìn)一步的，所述同步整流時(shí)序控制器還包括整流驅(qū)動(dòng)電路，第一驅(qū)動(dòng)控制信號(hào)、第二驅(qū)動(dòng)控制信號(hào)、第三驅(qū)動(dòng)控制信號(hào)和第四驅(qū)動(dòng)控制信號(hào)通過(guò)所述整流驅(qū)動(dòng)電路分別驅(qū)動(dòng)第一整流開(kāi)關(guān)、第二整流開(kāi)關(guān)、第三整流開(kāi)關(guān)、第四整流開(kāi)關(guān)。根據(jù)本發(fā)明的另一個(gè)方面，本發(fā)明提供一種無(wú)線充電全橋同步整流電路，其包括：全橋電路，其包括第一整流開(kāi)關(guān)、第二整流開(kāi)關(guān)、第三整流開(kāi)關(guān)和第四整流開(kāi)關(guān)，第一整流開(kāi)關(guān)連接于整流輸出端和第一交流輸入端之間，第二整流開(kāi)關(guān)連接于整流輸出端和第二交流輸入端之間，第三整流開(kāi)關(guān)連接于第一交流輸入端和接地端之間，第四整流開(kāi)關(guān)連接于第二交流輸入端和接地端之間；穩(wěn)壓電容，其連接于整流輸出端和接地端之間；同步整流時(shí)序控制器。所述同步整流時(shí)序控制器包括：第一比較器，用于比較第一交流輸入端的第一交流信號(hào)和整流輸出端的整流信號(hào)，輸出第一交流高采樣信號(hào)；第二比較器，用于比較第二交流輸入端的第二交流信號(hào)和整流輸出端的整流信號(hào)，輸出第二交流高采樣信號(hào)；第三比較器，用于比較第一交流輸入端的第一交流信號(hào)和預(yù)定低電壓閾值，輸出第一交流低采樣信號(hào)；第四比較器，用于比較第二交流輸入端的第二交流信號(hào)和預(yù)定低電壓閾值，輸出第二交流低采樣信號(hào)；邏輯組合電路，用于對(duì)第一交流高采樣信號(hào)、第一交流低采樣信號(hào)、第二交流高采樣信號(hào)、第二交流低采樣信號(hào)進(jìn)行邏輯組合運(yùn)算，產(chǎn)生控制第一整流開(kāi)關(guān)導(dǎo)通或截止的第一驅(qū)動(dòng)控制信號(hào)、控制第二整流開(kāi)關(guān)導(dǎo)通或截止的第二驅(qū)動(dòng)控制信號(hào)、控制第三整流開(kāi)關(guān)導(dǎo)通或截止的第三驅(qū)動(dòng)控制信號(hào)，以及控制第四整流開(kāi)關(guān)導(dǎo)通或截止的第四驅(qū)動(dòng)控制信號(hào)。進(jìn)一步的，所述無(wú)線充電全橋同步整流電路還包括有：次級(jí)線圈，其具有第一連接端和第二連接端，其第二連接端作為所述第二交流輸入端；第一電容，連接于所述次級(jí)線圈的第一連接端和第二連接端之間；第二電容，其一端與次級(jí)線圈的第一連接端相連，其另一端作為所述第一交流輸入端。進(jìn)一步的，第一整流開(kāi)關(guān)、第二整流開(kāi)關(guān)、第三整流開(kāi)關(guān)、第四整流開(kāi)關(guān)均為N型LDMOS管，第一整流開(kāi)關(guān)的漏極與所述整流輸出端相連，其源極與第一交流輸入端相連，第一驅(qū)動(dòng)控制信號(hào)通過(guò)所述第一整流開(kāi)關(guān)的柵極控制第一整流開(kāi)關(guān)的導(dǎo)通或截止，第三整流開(kāi)關(guān)的漏極與第一交流輸入端相連，其源極與接地端相連，第三驅(qū)動(dòng)控制信號(hào)通過(guò)所述第三整流開(kāi)關(guān)的柵極控制第三整流開(kāi)關(guān)的導(dǎo)通或截止，第二整流開(kāi)關(guān)的漏極與所述整流輸出端相連，其源極與第二交流輸入端相連，第二驅(qū)動(dòng)控制信號(hào)通過(guò)所述第二整流開(kāi)關(guān)的柵極控制第二整流開(kāi)關(guān)的導(dǎo)通或截止，第四整流開(kāi)關(guān)的漏極與第二交流輸入端相連，其源極與接地端相連，第四驅(qū)動(dòng)控制信號(hào)通過(guò)所述第四整流開(kāi)關(guān)的柵極控制第四整流開(kāi)關(guān)的導(dǎo)通或截止。根據(jù)本發(fā)明的再一個(gè)方面，本發(fā)明提供一種無(wú)線充電全橋同步整流系統(tǒng)，其包括：上文所述的無(wú)線充電全橋同步整流電路；和，發(fā)送端，其包括脈寬調(diào)制單元、直流-交流功率轉(zhuǎn)換單元和初級(jí)線圈，所述初級(jí)線圈能夠與所述次級(jí)線圈無(wú)線耦合形成變壓器。與現(xiàn)有技術(shù)相比，本發(fā)明通過(guò)對(duì)整流前的交流信號(hào)進(jìn)行高低電平采樣，并將采樣數(shù)據(jù)送入硬件電路進(jìn)行時(shí)序處理，以控制各個(gè)整流開(kāi)關(guān)的導(dǎo)通或截止，可以提高了同步整流效率及可靠性。此外，直接根據(jù)各個(gè)驅(qū)動(dòng)控制信號(hào)的頻率就可以得到解調(diào)所述通訊包絡(luò)數(shù)據(jù)時(shí)所需的參考頻率。【附圖說(shuō)明】結(jié)合參考附圖及接下來(lái)的詳細(xì)描述，本發(fā)明將更容易理解，其中同樣的附圖標(biāo)記對(duì)應(yīng)同樣的結(jié)構(gòu)部件，其中：圖1示意出了現(xiàn)有的基于二極管的無(wú)線充電全橋同步整流系統(tǒng)；圖2示意出了一種基于N型LDMOS管的無(wú)線充電全橋同步整流系統(tǒng)；圖3示出了本發(fā)明中的同步整流時(shí)序控制器在一個(gè)實(shí)施例中的電路圖；圖4示出了圖3中的同步整流時(shí)序控制器中的部分信號(hào)的時(shí)序圖；圖5示出了本發(fā)明中的無(wú)線充電全橋同步整流電路在一個(gè)示例中的仿真波形；圖6示出了用于進(jìn)行同步整流時(shí)序控制器驗(yàn)證的第一驗(yàn)證示例的交流信號(hào)AC1、AC2的波形，其中，所述交流信號(hào)AC1、AC2的頻率為205KHz，10％占空比，整流信號(hào)的電壓Vrect＝7V，無(wú)負(fù)載；圖7為圖6的驗(yàn)證示例的仿真數(shù)據(jù)；圖8示出了用于進(jìn)行同步整流時(shí)序控制器驗(yàn)證的第一驗(yàn)證示例的交流信號(hào)AC1、AC2的波形，其中，所述交流信號(hào)AC1、AC2的頻率為160KHz，整流信號(hào)的電壓Vrect＝10.2V，無(wú)負(fù)載；圖9為圖8的驗(yàn)證示例的仿真數(shù)據(jù)?！揪唧w實(shí)施方式】為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。本發(fā)明提供一種同步整流時(shí)序控制器、無(wú)線充電全橋同步整流電路及系統(tǒng)，其可以提高了同步整流效率及可靠性。另外，還可以同時(shí)得到解調(diào)通訊包絡(luò)數(shù)據(jù)時(shí)所需的參考頻率。圖2示意出了一種基于N型LDMOS管的無(wú)線充電全橋同步整流系統(tǒng)200。所述無(wú)線充電全橋同步整流系統(tǒng)200包括發(fā)送端Tx和接收端Rx。所述發(fā)送端Tx包括脈寬調(diào)制(PulsewidthModulation,PWM)單元、直流-交流功率轉(zhuǎn)換單元和初級(jí)線圈(PrimaryCoil)。所述接收端Rx包括次級(jí)線圈(SecondaryCoil)、第一電容Cd、第二電容Cs，由第一整流開(kāi)關(guān)N1、第二整流開(kāi)關(guān)N2、第三整流開(kāi)關(guān)N3、第四整流開(kāi)關(guān)N4組成的全橋電路、穩(wěn)壓電容C1和同步整流時(shí)序控制器220。所述接收端Rx也可以被稱(chēng)為無(wú)線充電全橋同步整流電路。所述發(fā)送端Tx可以利用初級(jí)線圈以電磁場(chǎng)的形式無(wú)線發(fā)送能量，而接收端Rx可以利用次級(jí)線圈接收電磁場(chǎng)的能量并將其轉(zhuǎn)化為交流電，兩者之間的電能傳輸是通過(guò)電磁感應(yīng)技術(shù)，之后，通過(guò)全橋電路將其整流成直流電壓，并通過(guò)整流輸出端Rect輸出，給負(fù)載RL供電。四個(gè)整流開(kāi)關(guān)的驅(qū)動(dòng)控制信號(hào)由所述同步整流時(shí)序控制器220決定。所述次級(jí)線圈具有第一連接端和第二連接端，第二連接端作為第二交流輸入端AC2。第一電容Cd連接于所述次級(jí)線圈的第一連接端和第二連接端之間。第二電容Cs的一端與所述次級(jí)線圈的第一連接端相連，另一端作為第一交流輸入端AC1。第一整流開(kāi)關(guān)N1連接于整流輸出端Rect和第一交流輸入端AC1之間，第二整流開(kāi)關(guān)N2連接于整流輸出端Rect和第二交流輸入端AC2之間，第三整流開(kāi)關(guān)N3連接于第一交流輸入端AC1和接地端PGND之間，第四整流開(kāi)關(guān)N4連接于第二交流輸入端AC2和接地端PGND之間。所述穩(wěn)壓電容C1連接于整流輸出端Rect和接地端PGND之間。所述同步整流時(shí)序控制器220利用硬件對(duì)第一交流輸入端AC1的第一交流信號(hào)和第二交流輸入端AC2的第二交流信號(hào)分別進(jìn)行高低采樣得到第一交流高采樣信號(hào)、第二交流高采樣信號(hào)、第一交流低采樣信號(hào)和第二交流低采樣信號(hào)，并對(duì)第一交流高采樣信號(hào)、第一交流低采樣信號(hào)、第二交流高采樣信號(hào)、第二交流低采樣信號(hào)進(jìn)行邏輯組合運(yùn)算產(chǎn)生控制第一整流開(kāi)關(guān)N1導(dǎo)通或截止的第一驅(qū)動(dòng)控制信號(hào)、控制第二整流開(kāi)關(guān)N2導(dǎo)通或截止的第二驅(qū)動(dòng)控制信號(hào)、控制第三整流開(kāi)關(guān)N3導(dǎo)通或截止的第三驅(qū)動(dòng)控制信號(hào)，以及控制第四整流開(kāi)關(guān)N4導(dǎo)通或截止的第四驅(qū)動(dòng)控制信號(hào)。第一驅(qū)動(dòng)控制信號(hào)和第四驅(qū)動(dòng)控制信號(hào)驅(qū)動(dòng)第一整流開(kāi)關(guān)N1和第四整流開(kāi)關(guān)N4同步導(dǎo)通或截止，第二驅(qū)動(dòng)控制信號(hào)和第三驅(qū)動(dòng)控制信號(hào)驅(qū)動(dòng)第二整流開(kāi)關(guān)N2和第三整流開(kāi)關(guān)N3同步導(dǎo)通或截止，第一整流開(kāi)關(guān)N1和第四整流開(kāi)關(guān)N4的導(dǎo)通時(shí)段與第二整流開(kāi)關(guān)N2和第三整流開(kāi)關(guān)N3的導(dǎo)通時(shí)段不交疊。在一個(gè)實(shí)施例中，第一整流開(kāi)關(guān)N1、第二整流開(kāi)關(guān)N2、第三整流開(kāi)關(guān)N3、第四整流開(kāi)關(guān)N4均為N型LDMOS管。第一整流開(kāi)關(guān)N1的漏極與整流輸出端Rect相連，其源極與第一交流輸入端AC1相連，第一驅(qū)動(dòng)控制信號(hào)通過(guò)第一整流開(kāi)關(guān)N1的柵極控制第一整流開(kāi)關(guān)N1的導(dǎo)通或截止。第三整流開(kāi)關(guān)N3的漏極與第一交流輸入端AC1相連，其源極與接地端相連，第三驅(qū)動(dòng)控制信號(hào)通過(guò)第三整流開(kāi)關(guān)N3的柵極控制第三整流開(kāi)關(guān)N3的導(dǎo)通或截止。第二整流開(kāi)關(guān)N2的漏極與整流輸出端Rect相連，其源極與第二交流輸入端AC2相連，第二驅(qū)動(dòng)控制信號(hào)通過(guò)第二整流開(kāi)關(guān)N2的柵極控制第二整流開(kāi)關(guān)N2的導(dǎo)通或截止。第四整流開(kāi)關(guān)N4的漏極與第二交流輸入端AC2相連，其源極與接地端相連，第四驅(qū)動(dòng)控制信號(hào)通過(guò)第四整流開(kāi)關(guān)N4的柵極控制第四整流開(kāi)關(guān)N4的導(dǎo)通或截止。當(dāng)然在其他實(shí)施例中，也可以采用其他類(lèi)型的MOS晶體管作為整流開(kāi)關(guān)?；赒i標(biāo)準(zhǔn)的全橋同步整流電路采用N型LDMOS管做整流開(kāi)關(guān)，LDMOS管的導(dǎo)通壓降可以做到小于0.1V，此時(shí)無(wú)線充電全橋同步整流電路的效率就取決于LDMOS管N1-N4的柵極的時(shí)序控制。圖3示出了本發(fā)明中的同步整流時(shí)序控制器220在一個(gè)實(shí)施例中的電路圖。所述同步整流時(shí)序控制器220包括第一比較器CP1、第二比較器CP2、第三比較器CP3、第四比較器CP4、邏輯組合電路221和整流驅(qū)動(dòng)電路222。第一比較器CP1比較第一交流輸入端AC1的第一交流信號(hào)和整流輸出端Rect的整流信號(hào)，輸出第一交流高采樣信號(hào)AC1_high。第二比較器CP2比較第二交流輸入端AC2的第二交流信號(hào)和整流輸出端Rect的整流信號(hào)，輸出第二交流高采樣信號(hào)AC2_high。第三比較器CP3比較第一交流輸入端AC1的第一交流信號(hào)和預(yù)定低電壓閾值Vth，輸出第一交流低采樣信號(hào)AC1_low。第四比較器CP4比較第二交流輸入端AC2的第二交流信號(hào)和預(yù)定低電壓閾值Vth，輸出第二交流低采樣信號(hào)AC2_low。在一個(gè)實(shí)施例中，所述預(yù)定低電壓閾值Vth的取值范圍為0.1-0.4V，比如可以是0.1V，0.25V，0.3V，0.4V等，其可以通過(guò)對(duì)電源電壓進(jìn)行電阻分壓的方式得到，這里以0.25V為例進(jìn)行介紹。所述邏輯組合電路221對(duì)第一交流高采樣信號(hào)AC1_high、第一交流低采樣信號(hào)AC1_low、第二交流高采樣信號(hào)AC2_high、第二交流低采樣信號(hào)AC2_low進(jìn)行邏輯組合運(yùn)算產(chǎn)生控制第一驅(qū)動(dòng)控制信號(hào)N1_d、第二驅(qū)動(dòng)控制信號(hào)N2_d、第三驅(qū)動(dòng)控制信號(hào)N3_d，以及第四驅(qū)動(dòng)控制信號(hào)N4_d。所述邏輯組合電路221的邏輯可以確保第一驅(qū)動(dòng)控制信號(hào)N1_d和第四驅(qū)動(dòng)控制信號(hào)N4_d是相同的，第二驅(qū)動(dòng)控制信號(hào)N2_d和第三驅(qū)動(dòng)控制信號(hào)N3_d是相同的，第一驅(qū)動(dòng)控制信號(hào)N1_d和第二驅(qū)動(dòng)控制信號(hào)N2_d是不交疊的。在一個(gè)實(shí)施例中，所述邏輯組合電路221包括第一與非門(mén)NA1、第二與非門(mén)NA2、第一或非門(mén)NO1、第二或非門(mén)NO2、第一與門(mén)AN1和第二與門(mén)AN2。其中第一與非門(mén)NA1的兩個(gè)輸入端分別與第一比較器CP1的輸出端和第四比較器CP4的輸出端相連，第一與非門(mén)NA1的輸出端與第一或非門(mén)NO1的一個(gè)輸入端相連。第二與非門(mén)NA2的兩個(gè)輸入端分別與第二比較器CP2的輸出端和第三比較器CP3的輸出端相連，第二與非門(mén)NA2的輸出端與第二或非門(mén)NO2的一個(gè)輸入端相連。第一或非門(mén)NO1的輸出端與第二或非門(mén)NO2的另一個(gè)輸入端相連，第一或非門(mén)NO1的輸出端輸出第四驅(qū)動(dòng)控制信號(hào)N4_d，第二或非門(mén)NO2的輸出端與第一或非門(mén)NO1的另一個(gè)輸入端相連，第二或非門(mén)NO2的輸出端輸出第三驅(qū)動(dòng)控制信號(hào)N3_d。第一與門(mén)AN1的三個(gè)輸入端分別與第一比較器CP1的輸出端、第四比較器CP4的輸出端和第一或非門(mén)NO1的輸出端相連，第一與門(mén)AN1的輸出端輸出第一驅(qū)動(dòng)控制信號(hào)N1_d，第二與門(mén)AN2的三個(gè)輸入端分別與第二比較器CP2的輸出端、第三比較器CP3的輸出端和第二或非門(mén)NO2的輸出端相連，第二與門(mén)AN2的輸出端輸出第二驅(qū)動(dòng)控制信號(hào)N2_d。所述同步整流時(shí)序控制器220還包括整流驅(qū)動(dòng)電路222，第一驅(qū)動(dòng)控制信號(hào)N1_d、第二驅(qū)動(dòng)控制信號(hào)N2_d、第三驅(qū)動(dòng)控制信號(hào)N3_d和第四驅(qū)動(dòng)控制信號(hào)N4_d經(jīng)過(guò)整流驅(qū)動(dòng)電路222分別驅(qū)動(dòng)第一整流開(kāi)關(guān)N1、第二整流開(kāi)關(guān)N2、第三整流開(kāi)關(guān)N3、第四整流開(kāi)關(guān)N4。圖4示出了圖3中的同步整流時(shí)序控制器中的部分信號(hào)的時(shí)序圖，其中其余的信號(hào)的時(shí)序原理也是類(lèi)似的。這樣，所述同步整流時(shí)序控制器220就可以利用硬件實(shí)現(xiàn)所述整流開(kāi)關(guān)N1-N4的自動(dòng)同步時(shí)序控制，提高同步整流效率，滿(mǎn)足Qi標(biāo)準(zhǔn)設(shè)計(jì)要求。由于比較器本身具有延遲，在一些特殊的情形下可能會(huì)導(dǎo)致整流開(kāi)關(guān)出現(xiàn)短暫的上下整流開(kāi)關(guān)同時(shí)導(dǎo)通。因此，本發(fā)明中的同步整流時(shí)序控制器220還可以包括：連接于第一交流輸入端AC1和第一比較器CP1的第一輸入端之間的第一電阻R1；連接于第一比較器CP1的第一輸入端和接地端之間的第一可調(diào)整電流源S1；連接于整流輸出端Rect和第一比較器CP1的第二輸入端之間的第二電阻R2；連接于第一比較器CP1的第二輸入端和接地端之間的第二可調(diào)整電流源S2；連接于第二交流輸入端AC2和第二比較器CP2的第一輸入端之間的第三電阻R3；連接于第二比較器CP2的第一輸入端和接地端之間的第三可調(diào)整電流源S3；連接于整流輸出端Rect和第二比較器CP2的第二輸入端之間的第四電阻R4；連接于第二比較器CP2的第二輸入端和接地端之間的第四可調(diào)整電流源S4。通過(guò)調(diào)整各個(gè)可調(diào)整電流源S1-S4的電流值，可以調(diào)整交流信號(hào)AC1、AC2與整流輸出端RECT的整流信號(hào)比較點(diǎn)，進(jìn)而可以能夠調(diào)整第一整流開(kāi)關(guān)N1和第三整流開(kāi)關(guān)N3之間的導(dǎo)通死區(qū)，避免上下整流開(kāi)關(guān)同時(shí)導(dǎo)通，同時(shí)提高整流效率。在一個(gè)實(shí)例中，第一可調(diào)整電流源S1的電流值在0-10uA之間，第二可調(diào)整電流源S2的電流值在5-12.5uA之間，第三可調(diào)整電流源S3的電流值在0-10uA之間，第四可調(diào)整電流源S4的電流值在5-12.5uA之間，第一電阻至第四電阻的電阻值為2K。在一個(gè)驗(yàn)證示例中，選擇N型LDMOS管作為整流開(kāi)關(guān)，要求整流信號(hào)RECT輸出12V，驅(qū)動(dòng)能力為1.25A，輸入交流信號(hào)AC1和AC2為160KHz，幅度12.2V，占空比50％，考慮大電流驅(qū)動(dòng)能力，基于上述同步整流電路進(jìn)行仿真驗(yàn)證，仿真數(shù)據(jù)如下圖5所示。從圖5可以看出，前述設(shè)計(jì)的同步整流時(shí)序控制器220功能正常，同步整流電路的大電流輸出驅(qū)動(dòng)能力正常，N型LDMOS管導(dǎo)通壓降12.2V-12.147V＝0.053V，符合設(shè)計(jì)預(yù)期，滿(mǎn)足設(shè)計(jì)要求。如
背景技術(shù)：
中所述的，在無(wú)線充電Qi標(biāo)準(zhǔn)中，發(fā)送端Tx與接收端Rx之間還可以進(jìn)行通訊，通訊是以2FSK(二進(jìn)制頻移鍵控)方式傳輸，通訊包絡(luò)數(shù)據(jù)疊加于交流信號(hào)(包括第一交流信號(hào)AC1和第二交流信號(hào)AC2)中，為了解調(diào)出所述通訊包絡(luò)數(shù)據(jù)，需要事先解調(diào)出FSK解調(diào)所需的參考頻率，現(xiàn)有技術(shù)中需要單獨(dú)設(shè)計(jì)硬件電路來(lái)解調(diào)出FSK解調(diào)所需的參考頻率，無(wú)形中也增大了版圖面積，抬高了硬件成本。而在本發(fā)明中，可以直接將各個(gè)驅(qū)動(dòng)控制信號(hào)N1_d、N2_d、N3_d、N4_d的頻率作為解調(diào)所述通訊包絡(luò)數(shù)據(jù)時(shí)所需的參考頻率FSK_1，這樣就不需要在設(shè)置額外的電路了。另外，在無(wú)線充電標(biāo)準(zhǔn)Qi中需要解調(diào)FSK所需的參考頻率，那么就需要驗(yàn)證上述同步整流時(shí)序控制器220是否如預(yù)期般在硬件設(shè)計(jì)中兼容FSK頻率解調(diào)，從而避免硬件成本增加，提高同步整流效率及可靠性。由于基于Qi標(biāo)準(zhǔn)的FSK實(shí)裝調(diào)試解調(diào)解碼過(guò)程中，容易出現(xiàn)以下問(wèn)題：1.無(wú)負(fù)載時(shí)接收端RX的信號(hào)波動(dòng)比較大，而有負(fù)載時(shí)接收端Rx信號(hào)的毛刺逐漸變小甚至消失。2.相同情況下，205KHz調(diào)占空比時(shí)與160KHz調(diào)相位時(shí)，接收端Rx的信號(hào)波動(dòng)較大，尤其是無(wú)負(fù)載160KHz調(diào)相位時(shí)，接收端Rx信號(hào)的雜波最多。選取FSK調(diào)試中采集的最差的交流信號(hào)波形曲線，并通過(guò)前述同步整流時(shí)序控制器220進(jìn)行仿真，驗(yàn)證其是否兼容FSK頻率解調(diào)。圖6示出了用于進(jìn)行同步整流時(shí)序控制器220驗(yàn)證的第一驗(yàn)證示例的交流信號(hào)AC1、AC2的波形，其頻率為205KHz，10％占空比，整流信號(hào)的電壓Vrect＝7，無(wú)負(fù)載。圖6中標(biāo)尺數(shù)據(jù)如表1所示。表1abcdeV1V2V3V4V5U1U2U3U44.92us680ns880ns960ns960ns7.2V6.7V6.1V5.3V3.9V7.2V1.6V1.1V0.8V同步整流時(shí)序控制器220的仿真結(jié)果如圖7。從圖7可以看出，主要可以查看得到的參考頻率FSK_1，其一個(gè)周期是BASELINE和TIMEA之間的時(shí)長(zhǎng)，為約4.9us，其頻率為1/4.9us≈205KHz，符合設(shè)計(jì)要求。圖8示出了用于進(jìn)行同步整流時(shí)序控制器220驗(yàn)證的第一驗(yàn)證示例的交流信號(hào)AC1、AC2的波形，其頻率為160KHz調(diào)相位，整流信號(hào)的電壓Vrect＝10.2V，無(wú)負(fù)載。圖8中標(biāo)尺數(shù)據(jù)如表2所示。表2同步整流時(shí)序控制器220的仿真結(jié)果如圖9。從圖9可以看出，主要可以查看得到的參考頻率FSK_1，其一個(gè)周期是BASELINE和TIMEA之間的時(shí)長(zhǎng)，為約6.24us，其頻率為1/6.24us≈160KHz，符合設(shè)計(jì)要求。綜上所述，本發(fā)明設(shè)計(jì)的同步整流時(shí)序控制器，通過(guò)硬件對(duì)整流前的交流信號(hào)做高低采樣處理，降低了設(shè)計(jì)難度，避免了軟件處理帶來(lái)的延遲，同時(shí)在保證大驅(qū)動(dòng)電流能力的前提下，兼容FSK頻率解調(diào)功能，避免了硬件成本的增加，提高了同步整流效率及可靠性。本發(fā)明中的“耦接”、“相連”、“相接”、“連接”、“接地”等表示電性連接的詞，除了特別說(shuō)明的外，都表示直接或間接的電性相連，間接的電性相連意味著中間可以串聯(lián)一些器件，比如電阻或電感等。上述說(shuō)明已經(jīng)充分揭露了本發(fā)明的具體實(shí)施方式。需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對(duì)本發(fā)明的具體實(shí)施方式所做的任何改動(dòng)均不脫離本發(fā)明的權(quán)利要求書(shū)的范圍。相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于所述具體實(shí)施方式。當(dāng)前第1頁(yè)1 2 3