技術(shù)領(lǐng)域

本申請(qǐng)涉及電力電子領(lǐng)域，特別涉及一種電源端口防護(hù)電路。

背景技術(shù)：

當(dāng)前在工業(yè)設(shè)備領(lǐng)域，由于現(xiàn)場(chǎng)運(yùn)行、維護(hù)和電磁環(huán)境復(fù)雜等原因，設(shè)備直流電源端口經(jīng)常出現(xiàn)反接、過(guò)壓、欠壓、過(guò)流等情況，既而導(dǎo)致系統(tǒng)電源損壞以及對(duì)后續(xù)電路造成影響，降低系統(tǒng)運(yùn)行可靠性。

可見(jiàn)，目前亟需一種電源端口防護(hù)電路來(lái)對(duì)設(shè)備直流電源端口進(jìn)行防護(hù)。

技術(shù)實(shí)現(xiàn)要素：

為解決上述技術(shù)問(wèn)題，本申請(qǐng)實(shí)施例提供一種電源端口防護(hù)電路，以達(dá)到避免電源端口出現(xiàn)反接、過(guò)壓、欠壓和過(guò)流等情況，從而避免電源端口所屬系統(tǒng)的電源損壞以及對(duì)后續(xù)電路造成影響，提高系統(tǒng)運(yùn)行可靠性的目的，技術(shù)方案如下：

一種電源端口防護(hù)電路，包括：第一低損耗功率器件、第二低損耗功率器件、反接防護(hù)電路、欠壓防護(hù)電路、過(guò)壓防護(hù)電路和過(guò)流防護(hù)電路；

所述第一低損耗功率器件的第一端與電源輸入端相連，所述第一低損耗功率器件的第二端與所述第二低損耗功率器件的第一端相連，所述第二低損耗功率器件的第二端與待防護(hù)電源端口的輸入端相連；

所述反接防護(hù)電路分別與所述第一低損耗功率器件的第三端和所述電源輸入端相連，用于在檢測(cè)到所述待防護(hù)電源端口反接時(shí)，控制所述第一低損耗功率器件關(guān)斷；

所述欠壓防護(hù)電路、所述過(guò)壓防護(hù)電路和所述過(guò)流防護(hù)電路均與所述第一低損耗功率器件的第二端、所述第二低損耗功率器件的第二端和所述第二低損耗功率器件的第三端相連；

所述欠壓防護(hù)電路，用于采集所述電源輸入端的輸入電壓，并在所述電源輸入端的輸入電壓小于第一設(shè)定電壓閾值時(shí)，控制所述第二低損耗功率器件關(guān)斷；

所述過(guò)壓防護(hù)電路，用于采集所述電源輸入端的輸入電壓，并判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值，若否，控制所述第二低損耗功率器件正常供電，若是，控制所述第二低損耗功率器件將其輸出電壓鉗位成預(yù)設(shè)電壓值，并在預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值；

所述過(guò)流防護(hù)電路，用于采集所述電源輸入端的輸入電流，并判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值，若否，控制所述第二低損耗功率器件正常供電，若是，控制所述第二低損耗功率器件關(guān)斷，并在所述預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值。

優(yōu)選的，所述第一低損耗功率器件為第一金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET；

所述第二低損耗功率器件為第二MOSFET。

優(yōu)選的，所述反接防護(hù)電路包括：第二二極管D2、第三二極管D3、第一三極管Q3、第二電阻R2、第四電阻R4、第五電阻R5和電荷泵U1；

所述第二二極管D2的正極與所述電源輸入端相連，所述第二二極管D2的負(fù)極分別與所述第一三極管Q3的基極和所述第五電阻R5的第一端相連；

所述第一三極管Q3的發(fā)射極與所述第二二極管D2的正極相連，所述第一三極管Q3的集電極與所述第二電阻R2的第一端相連；

所述第二電阻R2的第二端與所述第一MOSFET的柵極相連，所述第一MOSFET的漏極與所述電源輸入端相連，所述第一MOSFET的源極與所述電荷泵U1的第一端相連；

所述電荷泵U1的第二端與所述第四電阻R4的第一端相連，所述第四電阻R4的第二端與所述第一三極管Q3的集電極相連；

所述第五電阻R5的第二端與所述第三三極管D3的負(fù)極相連，所述第三三極管D3的正極接地；

所述第一MOSFET的漏極作為所述第一低損耗功率器件的第一端，所述第一MOSFET的源極作為所述第一低損耗功率器件的第二端，所述第一MOSFET的柵極作為所述第一低損耗功率器件的第三端。

優(yōu)選的，所述欠壓防護(hù)電路包括：第二三極管Q4、邏輯控制芯片U6、第一比較器U7、第一參考源U8、第六電阻R6、第七電阻R7、第八電阻R8和所述電荷泵U1；

所述第二三極管Q4的基極與所述邏輯控制芯片U6的第一端相連，所述第二三極管Q4的發(fā)射極與所述第二MOSFET的漏極相連，所述第二三極管Q4的集電極分別與所述第二MOSFET的柵極和所述電荷泵U1的第二端相連，所述電荷泵U1的第一端與所述第二MOSFET的源極相連；

所述第一參考源U8的第一端接地，所述第一參考源U8的第二端與所述第一比較器U7的正輸入端相連，所述第一比較器U7的負(fù)輸入端與所述第六電阻R6的第一端相連，所述第一比較器U7的輸出端與所述邏輯控制芯片U6的第二端相連；

所述第六電阻R6的第二端與所述第二MOSFET的漏極相連，所述第六電阻R6的第一端與所述第七電阻R7的第一端相連，所述第七電阻R7的第二端與所述第八電阻R8的第一端相連，所述第八電阻R8的第二端接地；

所述第二MOSFET的源極作為所述第二低損耗功率器件的第一端，所述第二MOSFET的漏極作為所述第二低損耗功率器件的第二端，所述第二MOSFET的柵極作為所述第二低損耗功率器件的第三端。

優(yōu)選的，所述過(guò)壓防護(hù)電路包括：第二參考源U14、第三參考源U15、第四參考源U17、第二比較器U10、第三比較器U11、第四比較器U16、第五比較器U18、第一電流源U12、第二電流源U13、第一與門(mén)U9、電容C1、第六比較器U2、第五參考源U3、第一電阻R1、第三電阻R3、所述第一參考源U8、所述邏輯控制芯片U6、所述電荷泵U1、所述第二三極管Q4、所述第六電阻R6、所述第七電阻R7和所述第八電阻R8；

所述第二比較器U10的正輸入端與所述第一參考源U8的第二端相連，所述第二比較器U10的負(fù)輸入端與所述第七電阻R7的第二端相連，所述第二比較器U10的輸出端與所述第一與門(mén)U9的第一輸入端相連；

所述第一與門(mén)U9的第二輸入端與所述第三比較器U11的輸出端相連，所述第一與門(mén)U9的輸出端與所述邏輯控制芯片U6的第三端相連；

所述第三比較器U11的正輸入端與所述第二參考源U14的第一端相連，所述第二參考源U14的第二端接地，所述第三比較器U11的負(fù)輸入端分別與所述第一電流源U12的第二端和所述第二電流源U13的第一端相連，所述第二電流源U13的第二端接地，所述第一電流源U12的第一端與所述電源輸入端相連；

所述第一電流源U12的第二端與所述電容C1的第一端相連，所述電容C1的第二端接地，所述電容C1的第一端分別與所述第四比較器U16的正輸入端和所述第五比較器U18的正輸入端相連，所述第四比較器U16的負(fù)輸入端與所述第三參考源U15的第一端相連，所述第四比較器U16的輸出端與所述邏輯控制芯片U6的第四端相連，所述第三參考源U15的第二端接地，所述第五比較器U18的負(fù)輸入端與所述第四參考源U17的第一端相連，所述第五比較器U18的輸出端與所述邏輯控制芯片U6的第五端相連，所述第四參考源U17的第二端接地；

所述第一電阻R1的第一端與所述第二MOSFET的漏極相連，所述第一電阻R1的第二端與所述第三電阻R3的第一端相連，所述第三電阻R3的第二端接地，所述第六比較器U2的正輸入端與所述第一電阻R1的第二端相連，所述第六比較器U2的負(fù)輸入端與所述第五參考源U3的第一端相連，所述第五參考源U3的第二端接地，所述第六比較器U2的輸出端與所述第二三極管Q4的基極相連。

優(yōu)選的，所述過(guò)流防護(hù)電路包括：非接觸式霍爾傳感器H1、第六參考源U4、第七比較器U5、第二與門(mén)U19、所述第二參考源U14、所述第三參考源U15、所述第四參考源U17、所述第三比較器U11、所述第四比較器U16、所述第五比較器U18、所述邏輯控制芯片U6、所述第一電流源U12、所述第二電流源U13、所述電荷泵U1、所述第二三極管Q4和所述電容C1；

所述非接觸式霍爾傳感器H1非接觸式的安裝于所述第二MOSFET的漏極與所述待防護(hù)電源端口之間的線(xiàn)路上；

所述第六參考源U4的第一端與所述非接觸式霍爾傳感器H1的第一端相連，所述第六參考源U4的第二端與所述第七比較器U5的正輸入端相連，所述第七比較器U5的負(fù)輸入端與所述非接觸式霍爾傳感器H1的第二端相連，所述第七比較器U5的輸出端與所述第二與門(mén)U19的第一輸入端相連，所述第二與門(mén)U19的第二輸入端與所述第三比較器U11的輸出端相連，所述第二與門(mén)U19的輸出端與所述邏輯控制芯片U6的第六端相連。

優(yōu)選的，所述電源端口防護(hù)電路還包括：第一二極管D1；

所述第一二極管D1的正極與所述第二三極管Q4的發(fā)射極相連，所述第一二極管D1的負(fù)極與所述第二三極管Q4的集電極相連。

與現(xiàn)有技術(shù)相比，本申請(qǐng)的有益效果為：

在本申請(qǐng)中，由第一低損耗功率器件和反接防護(hù)電路共同對(duì)待防護(hù)電源端口進(jìn)行反接防護(hù)，由第二低損耗功率器件和欠壓防護(hù)電路共同對(duì)待防護(hù)電源端口進(jìn)行欠壓防護(hù)，由第二低損耗功率器件和過(guò)壓防護(hù)電路共同對(duì)待防護(hù)電源端口進(jìn)行過(guò)壓防護(hù)，由第二低損耗功率器件和過(guò)流防護(hù)電路共同對(duì)待防護(hù)電源端口進(jìn)行過(guò)流防護(hù)，避免電源端口出現(xiàn)反接、過(guò)壓、欠壓和過(guò)流等情況，從而避免電源端口所屬系統(tǒng)的電源損壞以及對(duì)后續(xù)電路造成影響，提高了系統(tǒng)運(yùn)行可靠性。

附圖說(shuō)明

為了更清楚地說(shuō)明本申請(qǐng)實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本申請(qǐng)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本申請(qǐng)?zhí)峁┑碾娫炊丝诜雷o(hù)電路的一種邏輯結(jié)構(gòu)示意圖；

圖2是本申請(qǐng)?zhí)峁┑碾娫炊丝诜雷o(hù)電路的一種電氣原理示意圖；

圖3是本申請(qǐng)?zhí)峁┑碾娫炊丝诜雷o(hù)電路的另一種電氣原理示意圖。

具體實(shí)施方式

下面將結(jié)合本申請(qǐng)實(shí)施例中的附圖，對(duì)本申請(qǐng)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本申請(qǐng)一部分實(shí)施例，而不是全部的實(shí)施例?；诒旧暾?qǐng)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本申請(qǐng)保護(hù)的范圍。

實(shí)施例一

在本實(shí)施例中，提供了一種電源端口防護(hù)電路，請(qǐng)參見(jiàn)圖1，其示出了本申請(qǐng)?zhí)峁┑碾娫炊丝诜雷o(hù)電路的一種邏輯結(jié)構(gòu)示意圖，電源端口防護(hù)電路包括：第一低損耗功率器件11、第二低損耗功率器件12、反接防護(hù)電路13、欠壓防護(hù)電路14、過(guò)壓防護(hù)電路15和過(guò)流防護(hù)電路16。

所述第一低損耗功率器件11的第一端與電源輸入端相連，所述第一低損耗功率器件11的第二端與所述第二低損耗功率器件12的第一端相連，所述第二低損耗功率器件12的第二端與待防護(hù)電源端口的輸入端相連。

所述反接防護(hù)電路13分別與所述第一低損耗功率器件11的第三端和所述電源輸入端相連，用于在檢測(cè)到所述待防護(hù)電源端口反接時(shí)，控制所述第一低損耗功率器件關(guān)斷。

所述欠壓防護(hù)電路14、所述過(guò)壓防護(hù)電路15和所述過(guò)流防護(hù)電路16均與所述第一低損耗功率器件11的第二端、所述第二低損耗功率器件12的第二端和所述第二低損耗功率器件12的第三端相連。

所述欠壓防護(hù)電路14，用于采集所述電源輸入端的輸入電壓，并在所述電源輸入端的輸入電壓小于第一設(shè)定電壓閾值時(shí)，控制所述第二低損耗功率器件12關(guān)斷。

在電源輸入端的輸入電壓小于第一設(shè)定電壓閾值時(shí)，說(shuō)明待防護(hù)電源端口的供電回路出現(xiàn)欠壓情況，則需要對(duì)待防護(hù)電源端口進(jìn)行欠壓防護(hù)，具體由欠壓防護(hù)電路14控制第二低損耗功率器件12關(guān)斷，從而切斷待防護(hù)電源端口的供電回路。

所述過(guò)壓防護(hù)電路15，用于采集所述電源輸入端的輸入電壓，并判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12將其輸出電壓鉗位成預(yù)設(shè)電壓值，并在預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值。

在本實(shí)施例中，第一設(shè)定電壓閾值與第二設(shè)定電壓閾值不相等。

其中，預(yù)設(shè)電壓值的大小至少要保證輸出至待防護(hù)電源端口的電壓能夠使待防護(hù)電源端口能夠正常工作，不會(huì)引起系統(tǒng)電源損壞以及對(duì)后續(xù)電路造成影響。

在電源輸入端的輸入電壓大于第二設(shè)定電壓閾值時(shí)，說(shuō)明待防護(hù)電源端口的供電回路出現(xiàn)過(guò)壓情況，則需要對(duì)待防護(hù)電源端口進(jìn)行過(guò)壓防護(hù)，具體由過(guò)壓防護(hù)電路15控制所述第二低損耗功率器件12將其輸出電壓鉗位成預(yù)設(shè)電壓值，避免待防護(hù)電源端口出現(xiàn)過(guò)壓損壞，并在預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值。如果在預(yù)設(shè)時(shí)間內(nèi)重新判斷出所述電源輸入端的輸入電壓仍然大于第二設(shè)定電壓閾值，則繼續(xù)控制所述第二低損耗功率器件12將其輸出電壓鉗位成預(yù)設(shè)電壓值，如果在預(yù)設(shè)時(shí)間內(nèi)重新判斷出電源輸入端的輸入電壓不大于第二設(shè)定電壓閾值，則控制所述第二低損耗功率器件12正常供電。

所述過(guò)流防護(hù)電路16，用于采集所述電源輸入端的輸入電流，并判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12關(guān)斷，并在所述預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值。

在電源輸入端的輸入電流大于設(shè)定電流閾值時(shí)，說(shuō)明待防護(hù)電源端口的供電回路出現(xiàn)過(guò)流情況，則需要對(duì)待防護(hù)電源端口進(jìn)行過(guò)流防護(hù)。具體由過(guò)流防護(hù)電路16控制所述第二低損耗功率器件12關(guān)斷，從而切斷待防護(hù)電源端口的供電回路。

在本申請(qǐng)中，由第一低損耗功率器件11和反接防護(hù)電路13共同對(duì)待防護(hù)電源端口進(jìn)行反接防護(hù)，由第二低損耗功率器件12和欠壓防護(hù)電路14共同對(duì)待防護(hù)電源端口進(jìn)行欠壓防護(hù)，由第二低損耗功率器件12和過(guò)壓防護(hù)電路15共同對(duì)待防護(hù)電源端口進(jìn)行過(guò)壓防護(hù)，由第二低損耗功率器件12和過(guò)流防護(hù)電路16共同對(duì)待防護(hù)電源端口進(jìn)行過(guò)流防護(hù)，避免電源端口出現(xiàn)反接、過(guò)壓、欠壓和過(guò)流等情況，從而避免電源端口所屬系統(tǒng)的電源損壞以及對(duì)后續(xù)電路造成影響，提高了系統(tǒng)運(yùn)行可靠性。

進(jìn)一步的，使用第一低損耗功率器件11和第二低損耗功率器件12，使待防護(hù)電源端口的供電回路的功率損耗非常低。

實(shí)施例二

在本實(shí)施例中，示出了圖1示出的電源端口防護(hù)電路的具體電氣結(jié)構(gòu)，請(qǐng)參見(jiàn)圖2。

在本實(shí)施例中，第一低損耗功率器件11具體為第一MOSFET(金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管，Metal-Oxide-Semiconductor Field-Effect Transistor)Q1。第二低損耗功率器件12具體為第二MOSFET Q2。

在本實(shí)施例中，反接防護(hù)電路13包括：第二二極管D2、第三二極管D3、第一三極管Q3、第二電阻R2、第四電阻R4、第五電阻R5和電荷泵U1。

所述第二二極管D2的正極與所述電源輸入端相連，所述第二二極管D2的負(fù)極分別與所述第一三極管Q3的基極和所述第五電阻R5的第一端相連。

所述第一三極管Q3的發(fā)射極與所述第二二極管D2的正極相連，所述第一三極管Q3的集電極與所述第二電阻R2的第一端相連。

所述第二電阻R2的第二端與所述第一MOSFET Q1的柵極相連，所述第一MOSFET Q1的漏極與所述電源輸入端相連，所述第一MOSFET Q1的源極與所述電荷泵U1的第一端相連。

所述電荷泵U1的第二端與所述第四電阻R4的第一端相連，所述第四電阻R4的第二端與所述第一三極管Q3的集電極相連。

所述第五電阻R5的第二端與所述第三三極管D3的負(fù)極相連，所述第三三極管D3的正極接地。

所述第一MOSFET Q1的漏極作為所述第一低損耗功率器件11的第一端，所述第一MOSFET Q1的源極作為所述第一低損耗功率器件11的第二端，所述第一MOSFET Q1的柵極作為所述第一低損耗功率器件11的第三端。

在本實(shí)施例中，反接防護(hù)電路13在檢測(cè)到所述待防護(hù)電源端口反接時(shí)，控制所述第一低損耗功率器件11關(guān)斷的具體原理如下：供電正常的情況下，反接的第三二極管D3不導(dǎo)通，第一三極管Q3不工作，第一MOSFET Q1由電荷泵U1進(jìn)行高側(cè)柵極驅(qū)動(dòng)，供電正常；當(dāng)出現(xiàn)反接情況時(shí)，第一三極管Q3基極和發(fā)射極之間的第二二極管D2反接，第一三極管Q3發(fā)射極和集電極導(dǎo)通，使第一MOSFET Q1的源極與柵極壓差減小，待防護(hù)電源端口的供電回路被切斷。

在本實(shí)施例中，欠壓防護(hù)電路14包括：第二三極管Q4、邏輯控制芯片U6、第一比較器U7、第一參考源U8、第六電阻R6、第七電阻R7、第八電阻R8和所述電荷泵U1。

所述第二三極管Q4的基極與所述邏輯控制芯片U6的第一端相連，所述第二三極管Q4的發(fā)射極與所述第二MOSFET的漏極相連，所述第二三極管Q4的集電極分別與所述第二MOSFET的柵極和所述電荷泵U1的第二端相連，所述電荷泵U1的第一端與所述第二MOSFET的源極相連。

所述第一參考源U8的第一端接地，所述第一參考源U8的第二端與所述第一比較器U7的正輸入端相連，所述第一比較器U7的負(fù)輸入端與所述第六電阻R6的第一端相連，所述第一比較器U7的輸出端與所述邏輯控制芯片U6的第二端相連。

所述第六電阻R6的第二端與所述第二MOSFET的漏極相連，所述第六電阻R6的第一端與所述第七電阻R7的第一端相連，所述第七電阻R7的第二端與所述第八電阻R8的第一端相連，所述第八電阻R8的第二端接地。

所述第二MOSFET的源極作為所述第二低損耗功率器件12的第一端，所述第二MOSFET的漏極作為所述第二低損耗功率器件12的第二端，所述第二MOSFET的柵極作為所述第二低損耗功率器件12的第三端。

在本實(shí)施例中，欠壓防護(hù)電路14采集所述電源輸入端的輸入電壓，并在所述電源輸入端的輸入電壓小于第一設(shè)定電壓閾值時(shí)，控制所述第二低損耗功率器件12關(guān)斷的具體原理如下：通過(guò)第六電阻R6、第七電阻R7、第八電阻R8對(duì)電源輸入端的輸入電壓進(jìn)行分壓，得到第一外接電阻分壓，實(shí)現(xiàn)對(duì)電源輸入端的輸入電壓的采集。供電電壓正常時(shí)，第一外接電阻分壓高于第一參考源U8的電壓，邏輯控制芯片U6控制第二三極管Q4截止，使電荷泵U1對(duì)第二MOSFET Q2進(jìn)行低側(cè)柵極驅(qū)動(dòng)，供電正常；當(dāng)出現(xiàn)欠壓情況時(shí)，第一外接電阻分壓低于第一參考源U8的電壓，第一比較器U7輸出信號(hào)使邏輯控制芯片U6控制第二三極管Q4導(dǎo)通，使第二MOSFET Q2的V_GS電壓降低，第二MOSFET關(guān)斷，待防護(hù)電源端口的供電回路被切斷。

其中，第一外接電阻分壓為當(dāng)出現(xiàn)欠壓情況時(shí)，第一外接電阻分壓低于第一參考源U8的電壓，則根據(jù)得到即上述提到的第一設(shè)定電壓閾值，其中，V_U8即第一參考源U8的電壓。

在本實(shí)施例中，過(guò)壓防護(hù)電路15包括：第二參考源U14、第三參考源U15、第四參考源U17、第二比較器U10、第三比較器U11、第四比較器U16、第五比較器U18、第一電流源U12、第二電流源U13、第一與門(mén)U9、電容C1、第六比較器U2、第五參考源U3、第一電阻R1、第三電阻R3、所述第一參考源U8、所述邏輯控制芯片U6、所述電荷泵U1、所述第二三極管Q4、所述第六電阻R6、所述第七電阻R7和所述第八電阻R8。

所述第二比較器U10的正輸入端與所述第一參考源U8的第二端相連，所述第二比較器U10的負(fù)輸入端與所述第七電阻R7的第二端相連，所述第二比較器U10的輸出端與所述第一與門(mén)U9的第一輸入端相連。

所述第一與門(mén)U9的第二輸入端與所述第三比較器U11的輸出端相連，所述第一與門(mén)U9的輸出端與所述邏輯控制芯片U6的第三端相連。

所述第三比較器U11的正輸入端與所述第二參考源U14的第一端相連，所述第二參考源U14的第二端接地，所述第三比較器U11的負(fù)輸入端分別與所述第一電流源U12的第二端和所述第二電流源U13的第一端相連，所述第二電流源U13的第二端接地，所述第一電流源U12的第一端與所述電源輸入端相連。

所述第一電流源U12的第二端與所述電容C1的第一端相連，所述電容C1的第二端接地，所述電容C1的第一端分別與所述第四比較器U16的正輸入端和所述第五比較器U18的正輸入端相連，所述第四比較器U16的負(fù)輸入端與所述第三參考源U15的第一端相連，所述第四比較器U16的輸出端與所述邏輯控制芯片U6的第四端相連，所述第三參考源U15的第二端接地，所述第五比較器U18的負(fù)輸入端與所述第四參考源U17的第一端相連，所述第五比較器U18的輸出端與所述邏輯控制芯片U6的第五端相連，所述第四參考源U17的第二端接地。

所述第一電阻R1的第一端與所述第二MOSFET的漏極相連，所述第一電阻R1的第二端與所述第三電阻R3的第一端相連，所述第三電阻R3的第二端接地，所述第六比較器U2的正輸入端與所述第一電阻R1的第二端相連，所述第六比較器U2的負(fù)輸入端與所述第五參考源U3的第一端相連，所述第五參考源U3的第二端接地，所述第六比較器U2的輸出端與所述第二三極管Q4的基極相連。

需要說(shuō)明的是，第一參考源U8、所述邏輯控制芯片U6、所述電荷泵U1、所述第二三極管Q4、所述第六電阻R6、所述第七電阻R7和所述第八電阻R8為復(fù)用器件，欠壓防護(hù)電路14和過(guò)壓防護(hù)電路15中均包括：第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8，第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8，其中第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8，第一參考源U8、邏輯控制芯片U6、電荷泵U1、第二三極管Q4、第六電阻R6、第七電阻R7和第八電阻R8相關(guān)的電路連接也相應(yīng)的被復(fù)用。

在本實(shí)施例中，過(guò)壓防護(hù)電路15采集所述電源輸入端的輸入電壓，并判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12將其輸出電壓鉗位成預(yù)設(shè)電壓值，并在預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值的具體原理如下：通過(guò)第六電阻R6、第七電阻R7、第八電阻R8對(duì)電源輸入端的輸入電壓進(jìn)行分壓，得到第二外接電阻分壓，實(shí)現(xiàn)對(duì)電源輸入端的輸入電壓的采集。第二參考源U14用于保證第三比較器U11初始輸出為正。供電電壓正常時(shí)，第二外接電阻分壓低于第一參考源U8的電壓，邏輯控制芯片U6控制第二三極管Q4截止，使電荷泵U1對(duì)第二MOSFET Q2進(jìn)行低側(cè)柵極驅(qū)動(dòng)，供電正常。

當(dāng)出現(xiàn)過(guò)壓情況時(shí)，第二外接電阻分壓高于第一參考源U8的電壓，第二比較器U10輸出重置信號(hào)(0)，此時(shí)第三比較器U11輸出為1，第一與門(mén)U9輸出重置信號(hào)，邏輯控制芯片U6收到重置信號(hào)后，開(kāi)啟第一電流源U12開(kāi)始給電容C1充電，當(dāng)電容C1電壓>第二參考源U14的電壓時(shí)，第三比較器U11輸出為0，使第一與門(mén)U9輸出恒為0(此時(shí)關(guān)閉第二外接電阻分壓檢測(cè))，當(dāng)電容C1電壓>第四參考源U17的電壓時(shí)，第五比較器U18輸出關(guān)斷信號(hào)，邏輯控制芯片U6與第六比較器U2和第五參考源U3組成電壓調(diào)整器共同作用，使第二MOSFET Q2工作在線(xiàn)性區(qū)，對(duì)輸出電壓進(jìn)行鉗位，將輸出電壓鉗位成預(yù)設(shè)電壓值。同時(shí)隨著第一電流源U12給電容C1繼續(xù)充電，當(dāng)電容C1電壓>第三參考源U15的電壓時(shí)，邏輯控制芯片U6關(guān)閉第一電流源U12，打開(kāi)第二電流源U13給電容C1放電，當(dāng)電容C1電壓<第二參考源U14的電壓時(shí)，第三比較器U11輸出為1，并重新判斷所述電源輸入端的輸入電壓是否大于第二設(shè)定電壓閾值。充電時(shí)間可以根據(jù)電容C1容值的不同進(jìn)行調(diào)整，其中預(yù)設(shè)時(shí)間依據(jù)充電時(shí)間進(jìn)行設(shè)定。

其中，第二外接電阻分壓為當(dāng)出現(xiàn)過(guò)壓情況時(shí)，第二外接電阻分壓大于第一參考源U8的電壓，則根據(jù)得到即上述提到的第二設(shè)定電壓閾值，其中，V_U8即第一參考源U8的電壓。

在本實(shí)施例中，過(guò)流防護(hù)電路16包括：非接觸式霍爾傳感器H1、第六參考源U4、第七比較器U5、第二與門(mén)U19、所述第二參考源U14、所述第三參考源U15、所述第四參考源U17、所述第三比較器U11、所述第四比較器U16、所述第五比較器U18、所述邏輯控制芯片U6、所述第一電流源U12、所述第二電流源U13、所述電荷泵U1、所述第二三極管Q4和所述電容C1。

所述非接觸式霍爾傳感器H1非接觸式的安裝于所述第二MOSFET的漏極與所述待防護(hù)電源端口之間的線(xiàn)路上。

所述第六參考源U4的第一端與所述非接觸式霍爾傳感器H1的第一端相連，所述第六參考源U4的第二端與所述第七比較器U5的正輸入端相連，所述第七比較器U5的負(fù)輸入端與所述非接觸式霍爾傳感器H1的第二端相連，所述第七比較器U5的輸出端與所述第二與門(mén)U19的第一輸入端相連，所述第二與門(mén)U19的第二輸入端與所述第三比較器U11的輸出端相連，所述第二與門(mén)U19的輸出端與所述邏輯控制芯片U6的第六端相連。

在本實(shí)施例中，過(guò)流防護(hù)電路16采集所述電源輸入端的輸入電流，并判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值，若否，控制所述第二低損耗功率器件12正常供電，若是，控制所述第二低損耗功率器件12關(guān)斷，并在預(yù)設(shè)時(shí)間內(nèi)重新判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值的具體原理如下：

通過(guò)非接觸式霍爾傳感器H1感應(yīng)電壓來(lái)間接實(shí)現(xiàn)采集電源輸入端的輸入電流。將判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值轉(zhuǎn)換為比較非接觸式霍爾傳感器H1感應(yīng)電壓和第六參考源U4的電壓的大小。

第二參考源U14用于保證第三比較器U11初始輸出為正。供電電流正常時(shí)，非接觸式霍爾傳感器H1感應(yīng)電壓低于第六參考源U4的電壓，邏輯控制芯片U6控制第二三極管Q4截止，使電荷泵U1對(duì)第二MOSFET Q2進(jìn)行低側(cè)柵極驅(qū)動(dòng)，供電正常。

當(dāng)出現(xiàn)過(guò)流情況時(shí)，非接觸式霍爾傳感器H1感應(yīng)電壓高于第六參考源U4電壓，第七比較器U5輸出重置信號(hào)(0)，此時(shí)第三比較器U11輸出為1，所以第二與門(mén)U19輸出重置信號(hào)，邏輯控制芯片U6收到重置信號(hào)后，開(kāi)啟第一電流源U12開(kāi)始給電容C1充電，當(dāng)電容C1電壓>第二參考源U14的電壓時(shí)，第三比較器U11輸出為0，使第二與門(mén)U19輸出恒為0(此時(shí)停止判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值)，當(dāng)電容C1電壓>第四參考源U17的電壓時(shí)，第五比較器U18輸出關(guān)斷信號(hào)，邏輯控制芯片U6控制第二三極管Q4導(dǎo)通，使第二MOSFET Q2的V_GS電壓降低，第二MOSFET關(guān)斷，待防護(hù)電源端口的供電回路被切斷；同時(shí)隨著第一電流源U12給電容C1繼續(xù)充電，當(dāng)電容C1電壓>第三參考源U15的電壓時(shí)，邏輯控制芯片U6關(guān)閉第一電流源U12，打開(kāi)第二電流源U13給電容放電，當(dāng)電容C1電壓<第二參考源U14的電壓時(shí)，第三比較器U11輸出為1，判斷所述電源輸入端的輸入電流是否大于設(shè)定電流閾值。充電時(shí)間可以根據(jù)電容C1容值的不同進(jìn)行調(diào)整。第二設(shè)定時(shí)間依據(jù)充電時(shí)間進(jìn)行設(shè)定。

需要說(shuō)明的是，第二參考源U14、第三參考源U15、第四參考源U17、第三比較器U11、第四比較器U16、第五比較器U18、邏輯控制芯片U6、第一電流源U12、第二電流源U13、電荷泵U1、第二三極管Q4和電容C1為復(fù)用器件，過(guò)壓防護(hù)電路15和過(guò)流防護(hù)電路16中均包括第二參考源U14、第三參考源U15、第四參考源U17、第三比較器U11、第四比較器U16、第五比較器U18、邏輯控制芯片U6、第一電流源U12、第二電流源U13、電荷泵U1、第二三極管Q4和電容C1，其中，第二參考源U14、第三參考源U15、第四參考源U17、第三比較器U11、第四比較器U16、第五比較器U18、邏輯控制芯片U6、第一電流源U12、第二電流源U13、電荷泵U1、第二三極管Q4和電容C1相關(guān)的電路連接也相應(yīng)的被復(fù)用。

實(shí)施例三

在本實(shí)施例中，在圖2示出的電源端口防護(hù)電路基礎(chǔ)上擴(kuò)展出另外一種電源端口防護(hù)電路，請(qǐng)參見(jiàn)圖3，在圖2示出的電源端口防護(hù)電路的基礎(chǔ)上還包括：第一二極管D1。

所述第一二極管D1的正極與所述第二三極管Q4的發(fā)射極相連，所述第一二極管D1的負(fù)極與所述第二三極管Q4的集電極相連。

第一二極管D1用于防止第二MOSFET的電壓過(guò)高，從而避免燒毀第二MOSFET。

需要說(shuō)明的是，本說(shuō)明書(shū)中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說(shuō)明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見(jiàn)即可。對(duì)于裝置類(lèi)實(shí)施例而言，由于其與方法實(shí)施例基本相似，所以描述的比較簡(jiǎn)單，相關(guān)之處參見(jiàn)方法實(shí)施例的部分說(shuō)明即可。

最后，還需要說(shuō)明的是，在本文中，諸如第一和第二等之類(lèi)的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。

以上對(duì)本申請(qǐng)所提供的一種電源端口防護(hù)電路進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本申請(qǐng)的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本申請(qǐng)的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請(qǐng)的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本申請(qǐng)的限制。