本發(fā)明實施例涉及直流轉(zhuǎn)換器調(diào)制方式切換領(lǐng)域,尤其涉及一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路和切換方法。
背景技術(shù):
直流-直流(directcurrent/directcurrent,dc/dc)轉(zhuǎn)換器是常用的將一個范圍內(nèi)的直流調(diào)制為另一個可變的或者固定值的直流電壓的穩(wěn)壓裝置。dc/dc轉(zhuǎn)換器的調(diào)制方式有脈沖寬度調(diào)制模式(pulsewidthmodulation,pwm)、脈沖頻率調(diào)制(pulsefrequencymodulation,pfm)和脈沖跳周期調(diào)制模式(pulseskipmodulation,psm)。這三種調(diào)制方式均是通過負(fù)反饋控制環(huán)路來實現(xiàn)穩(wěn)定功率變換器的輸出電壓的目的。其中,pwm穩(wěn)壓的實現(xiàn)方式為,如果輸入電壓或者負(fù)載的變化引起輸出電壓發(fā)生變化,采樣電路對輸出電壓進(jìn)行采樣,將其與基準(zhǔn)電壓進(jìn)行比較,進(jìn)而根據(jù)輸出電壓的變化調(diào)節(jié)pwm輸出信號的占空比(輸出信號的頻率不變),pwm輸出信號的占空比會影響功率管的導(dǎo)通時間,進(jìn)而達(dá)到穩(wěn)定輸出電壓的目的;psm穩(wěn)壓的實現(xiàn)方式為:如果輸入電壓或者負(fù)載的變化引起輸出電壓發(fā)生變化,采樣電路對輸出電壓進(jìn)行采樣,并將其與基準(zhǔn)電壓進(jìn)行比較,進(jìn)而根據(jù)比較結(jié)果確定是否需要跳過幾個時鐘周期(輸出信號的占空比和頻率均不變),以達(dá)到穩(wěn)定輸出電壓的目的;pfm穩(wěn)壓的實現(xiàn)方式為,如果輸入電壓或者負(fù)載的變化引起輸出電壓發(fā)生變化,采樣電路對輸出電壓進(jìn)行采樣,將其與基準(zhǔn)電壓進(jìn)行比較,進(jìn)而根據(jù)輸出電壓的變化調(diào)節(jié)pfm 輸出信號的頻率(輸出信號的占空比不變),進(jìn)而達(dá)到穩(wěn)定輸出電壓的目的。
上述三種調(diào)制方式中,psm調(diào)制模式的響應(yīng)速度較快,在系統(tǒng)輕負(fù)載的情況下調(diào)制效率高;而pwm調(diào)制模式在系統(tǒng)重負(fù)載的情況下調(diào)制效率高。因此,現(xiàn)有技術(shù)在dc/dc轉(zhuǎn)換器中同時采用pwm和psm兩種調(diào)制方式,通過將預(yù)設(shè)的基準(zhǔn)電壓與負(fù)載電壓的采樣值進(jìn)行比較,從而判定是否需要在兩種調(diào)制模式之間進(jìn)行切換。
圖1為現(xiàn)有技術(shù)提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路的電路圖。如圖1所示,該切換電路包括采樣電路1、ea1運算放大器2、pwm比較器3、信號發(fā)生器4、閾值電路5、psm比較器6、psm邏輯電路7、觸發(fā)器8、驅(qū)動器9和clk時鐘信號10。
其中,采樣電路1包括電流采樣電路1a和電壓采樣電路1b,其中,電壓采樣電路1b對負(fù)載電壓vout進(jìn)行采樣,采樣電壓vsense為負(fù)載電壓vout在電阻r2上的分壓,采樣電流isense為按照電流采樣電路11的電流采樣比例k1對電感電流il進(jìn)行采樣。
ea1運算放大器2的同相輸入端(圖1中ea1運算放大器2的“+”端)為參考電壓vref,反相輸入端(圖1中ea1運算放大器2的“-”端)為采樣電壓vsense,ea1運算放大器2對vref和vsense求差,并將差值進(jìn)行放大得到運放電壓vc。
驅(qū)動器9的輸入端為觸發(fā)器8輸出的邏輯信號q,輸出端為占空比變換但頻率不變的方波信號(即為上邊管m1的柵極控制信號vhgate),該方波信號用以控制采樣電路中的并聯(lián)連接的晶體管m1(又稱為上邊管m1)和晶體管m2(又稱為下邊管m2)的工作狀態(tài)。優(yōu)選的,上邊管m1為p-mos晶體管,上邊管m2 為n-mos晶體管。
信號發(fā)生器4為斜坡補償電路,信號電流iramp為斜坡電流。信號發(fā)生器4受上邊管m1的柵極控制信號vhgate的控制,當(dāng)上邊管m1的柵極控制信號vhgate為上升沿時,信號發(fā)生器4的信號電流iramp按一定斜率增大,當(dāng)上邊管m1的柵極控制信號vhgate狀態(tài)發(fā)生變化時,控制信號電流iramp變?yōu)榱阒?,并在下一個上邊管m1的柵極控制信號vhgate上升沿到來時,信號電流iramp繼續(xù)從零值按相同斜率增大,并依次循環(huán),形成斜坡形式的iramp電流信號。信號電流iramp與采樣電流isense加和,并經(jīng)過信號電阻rramp形成信號電壓vramp。優(yōu)選的,信號發(fā)生器為斜坡補償電路,產(chǎn)生的信號電流iramp為斜坡電流。
pwm比較器3的同相輸入端(圖1中pwm比較器3的“+”端)為信號電壓vramp,反相輸入端(圖1中pwm比較器3的“-”端)為ea1運算放大器2的運放電壓vc,pwm比較器3將vramp與vc進(jìn)行比較,輸出占空比變換但頻率不變的方波信號vpw。
psm比較器6的反相輸入端(圖1中psm比較器6的“-”端)為基準(zhǔn)電壓vr,同相輸入端(圖1中psm比較器6的“+”端)為ea1運算放大器2的輸出的運放電壓vc,psm比較器6將vr與vc進(jìn)行比較,輸出邏輯信號vps控制psm邏輯電路7是否工作。
如圖1所示,觸發(fā)器8為rs觸發(fā)器,觸發(fā)器的r端(復(fù)位端)為pwm比較器3輸出的方波信號vpw,s端(置位端)為psm邏輯電路7輸出的psm邏輯信號。優(yōu)選的,該rs觸發(fā)器8還包括過流保護(hù)端ocp和過壓保護(hù)端ovp,其中,過流保護(hù)端ocp與過流保護(hù)電路11連接,且過流保護(hù)電路11與電流采樣電路 1a連接,用以在采樣電流異常的情況下,rs觸發(fā)器不工作,保護(hù)切換電路中的晶體管m1和m2不受損壞;過壓保護(hù)端ovp與過壓保護(hù)電路12連接,用以在切換電路中電壓異常時,rs觸發(fā)器不工作,保護(hù)切換電路中的晶體管m1和m2不受損壞。
現(xiàn)對上述dc/dc轉(zhuǎn)換器在pwm模式(負(fù)載為重載)下實現(xiàn)輸出電壓的調(diào)節(jié)的過程進(jìn)行說明。現(xiàn)以輸出電壓vout升高,需要通過pwm模式將輸出電壓vout降低為例進(jìn)行說明。
ea1運算放大器2將采樣電壓vsense與參考電壓vref作差并放大輸出,得到運放電壓vc,并將該運放電壓vc信號輸出至pwm比較器3的反相輸入端。
圖2為現(xiàn)有技術(shù)提供的切換電路中的信號發(fā)生器產(chǎn)生信號電壓vramp的波形圖。其中,最上方為受上邊管m1的柵極控制信號vhgate控制的信號電流iramp的波形圖;中間為采樣電流isense的波形圖;最下方為信號電壓vramp的波形圖。參照圖2可的波形圖可知,信號發(fā)生器將產(chǎn)生的信號電流iramp與采樣電流isense加和并通過一信號電阻rramp后得到信號電壓vramp。
信號發(fā)生器4將產(chǎn)生的信號電壓vramp輸出至pwm比較器3的同相輸入端,pwm比較器3將信號電壓vramp與運放電壓vc比較,在clk時鐘上升沿來臨時(此時刻記為t1),控制rs觸發(fā)器的置位端s,打開上邊管m1,通過電感l(wèi)和電容cout構(gòu)成的濾波器,實現(xiàn)對電容cout的充電,同時由于信號發(fā)生器的信號電流iramp受到上邊管m1的柵極控制信號vhgate上升沿的控制,因此,從t1時刻起,iramp開始上升,vramp電壓隨iramp的上升而上升,從小于運放電壓vc的方向向運放電壓vc靠近,當(dāng)信號電壓vramp從等于運放電壓vc到大于運放電壓vc(將信號電壓vramp從等于運放電壓vc至大于運放電壓vc的過 程稱之為信號電壓vramp穿越遠(yuǎn)方電壓vc)時(臨界點為vramp=vc,此時刻記為t2),pwm比較器輸出邏輯上升沿至rs觸發(fā)器的復(fù)位端,此時刻關(guān)閉上邊管m1,停止從電源vin(由電容cin提供)到vout的電流輸出,t2-t1即為在一個時鐘周期內(nèi)用于對cout充電儲能的時間。
在實際的輸出電壓vout比目標(biāo)輸出電壓略偏高的情況下,連接ea1運算放大器反相輸入端的采樣部分使得ea1運算放大器的輸出電壓vc有減小趨勢(將采樣電壓vsense與ea1運算放大器的反相輸入端連接,使得ea1運算放大器對采樣電壓vsense的變化形成負(fù)反饋回路),那么信號電壓vramp在上邊管m1的柵極控制信號vhgate上升沿到來后的上升過程中更容易穿越vc,即t2的時刻略向前,那么t2-t1的時間縮短(pwm比較器輸出端的方波信號vpw的占空比增大),意味著在一個時鐘周期內(nèi)對cout充電儲能的時間縮短,使得輸出vout有變小的趨勢,來糾正目前vout比目標(biāo)輸出值偏高的狀態(tài)。
反之,當(dāng)實際輸出電壓vout比目標(biāo)輸出值略偏低的情況,連接ea1運算放大器反相輸入端的采樣部分使得ea1運算放大器的運放電壓vc有增大趨勢,那么信號電壓vramp在上邊管m1的柵極控制信號vhgate上升沿到來后的上升過程中穿越vc的時刻即t2時刻略向后,那么t2-t1的時間增加(pwm比較器輸出端的方波信號vpw的占空比減小),意味著一個時鐘周期內(nèi)對cout充電儲能的時間增長,使得輸出vout有增加的趨勢,來糾正目前vout比目標(biāo)輸出值偏低的狀態(tài)。
圖3為現(xiàn)有技術(shù)提供的實際輸出電壓vout與目標(biāo)輸出值變換的情況下,pwm比較器輸出的方波信號的示意圖。其中,最上方為實際輸出電壓vout與目標(biāo)輸出值相等的情況下,pwm比較器輸出的方波信號的示意圖;中間為實際輸出電 壓vout比目標(biāo)輸出值略偏大的情況下,pwm比較器輸出的方波信號的示意圖,相較于最上方的方波信號,該方波信號中的t2時刻略向前,t2-t1的時間減小了,及電源vin對電容cout充電的時間減小了;最下方為實際輸出電壓vout比目標(biāo)輸出值略偏小的情況下,pwm比較器輸出的方波信號的示意圖,相較于最上方的方波信號,該方波信號中的t2時刻略向后,t2-t1的時間增加了,即電源vin對電容cout充電的時間增加了。
現(xiàn)對上述dc/dc轉(zhuǎn)換器在psm模式(負(fù)載為輕載)下實現(xiàn)輸出電壓的調(diào)節(jié)的過程進(jìn)行說明。
負(fù)載從重載減小到輕載的過程,電容cout上在重載時的儲能平衡逐漸被打破,負(fù)載變輕,意味著之前重載時存儲的能量更不易被消耗,那么如果繼續(xù)按之前的pwm工作模式,輸出電壓vout隨著負(fù)載的變輕有升高的趨勢,運放電壓vc持續(xù)下降來控制減小晶體管m1對電感l(wèi)和電容cout的儲能時間。當(dāng)運放電壓vc減小到基準(zhǔn)電壓vr時,psm比較器的輸出端信號vps輸出邏輯高,通過psm邏輯電路阻斷clk時鐘信號上升沿的傳輸,rs觸發(fā)器的s端接收不到clk時鐘信號傳過來的高電平置位信號,因此不再開啟充電儲能的時鐘周期,從而輸出電壓vout因多個周期無充電儲能動作而降低,造成的反饋結(jié)果是,ea1運算放大器的運放電壓vc又回升至大于基準(zhǔn)電壓vr的狀態(tài),psm比較器的輸出端信號vps變?yōu)榈碗娖叫盘?,解除對clk時鐘信號上升沿信號的屏蔽,則驅(qū)動器輸出的方波信號使得上邊管m1正常導(dǎo)通,使得電容cout重新開始充電儲能周期。這個過程的結(jié)果是,輕載時體現(xiàn)為,某些時鐘周期內(nèi)有充電儲能動作,某些時鐘周期內(nèi)無充電儲能動作,因此稱跳周期模式。上述兩種調(diào)制模式中,切換條件是將運算放大器的運放電壓vc與基準(zhǔn)電壓vr進(jìn)行比較,當(dāng)vc大于 vr時,dc/dc轉(zhuǎn)換器工作在pwm模式,當(dāng)vc小于vr時,dc/dc轉(zhuǎn)換器工作在psm模式。因此,dc/dc轉(zhuǎn)換器閾值電路中的基準(zhǔn)電壓vr是一個非常重要的參數(shù),該基準(zhǔn)電壓vr由直流電壓源或者參考電流源決定,因此需要準(zhǔn)確的確定該直流電壓源或者參考電流源的電信號值。此外,運放電壓vc的大小與輸出電壓vout有關(guān),而vout與負(fù)載電流iload有關(guān)。當(dāng)負(fù)載電流iload變小時,說明此時的負(fù)載為輕載,反之,當(dāng)負(fù)載電流iload變大時,說明此時的負(fù)載為重載。因此,存在負(fù)載切換電流來決定兩種調(diào)制模式的轉(zhuǎn)換。
其中,負(fù)載切換電流與基準(zhǔn)電壓vr(由直流電壓源或者偏置電流源提供)、電路設(shè)計參數(shù)(如采樣電流的采樣比例,驅(qū)動器輸出信號的占空比等)和集成電路中電子元器件的電學(xué)參數(shù)(如信號發(fā)生器中的電阻值,電容值等)有關(guān)。在集成電路工藝在實現(xiàn)過程中,由于晶圓(wafer)批次不同,或同一晶圓上的管芯(die)位置不同,會造成芯片顆與顆之間存在性能上的差異,集成電路設(shè)計的一大關(guān)鍵點,就是盡量避免這些差異,從而得到可大規(guī)模量產(chǎn)的目的。對于這個集成電路從輕載變?yōu)橹剌d的負(fù)載切換電流來說,設(shè)計中如果負(fù)載切換電流的表達(dá)式中包含了工藝依賴性較大的器件絕對值,將造成負(fù)載切換電流隨這類器件的絕對值的變化而變化,從而造成芯片生產(chǎn)出來后,負(fù)載切換電流就會存在一些離散度,這些離散度如果不能很好的控制在量產(chǎn)規(guī)格書的偏差窗口范圍內(nèi),則會大大犧牲芯片的良率。
技術(shù)實現(xiàn)要素:
有鑒于此,本發(fā)明實施例提供了一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路及其切換方法,通過在該切換電路的閾值電路中加入信號發(fā)生器中的信號 電流成分,并且通過設(shè)定閾值電路中的第二比例電路的放大倍數(shù)為信號發(fā)生器中的信號電阻與閾值電路中的基準(zhǔn)電阻的比值,使得利用該切換電路對切換閾值進(jìn)行計算時,切換閾值不受到與集成電路工藝有關(guān)的參數(shù)的影響,而只與電路的設(shè)計參數(shù)和基準(zhǔn)電壓有關(guān)系,保證了切換閾值相對穩(wěn)定,提高了芯片魯棒性和良率。
為達(dá)到此目的,本發(fā)明實施例采用以下技術(shù)方案,
一方面,本發(fā)明公開了一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路,所述切換電路包括采樣電路、ea1運算放大器、pwm比較器、信號發(fā)生器、閾值電路、psm比較器、psm邏輯電路、觸發(fā)器、驅(qū)動器和clk時鐘信號,所述閾值電路包括:
參考電流源、信號發(fā)生器的信號電流端、第一比例電路、第二比例電路、加和器和基準(zhǔn)電阻,其中,
所述第一比例電路的輸入端與參考電流源連接,輸出端與加和器的第一輸入端連接;
所述第二比例器的輸入端與信號發(fā)生器的信號電流端連接,輸出端與加和器的第二輸入端連接;
所述基準(zhǔn)電阻的一端與所述加和器的輸出端連接,另一端為接地端;
其中,第一比例電路和第二比例電路分別對各自的輸入端電流進(jìn)行放大;
所述第二比例電路的放大倍數(shù)由信號發(fā)生器的信號電阻與閾值電路的基準(zhǔn)電阻的比值決定。
另一方面,本發(fā)明公開了一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換方法,該切換方法采用權(quán)利要求1-8中任一所述的脈沖波調(diào)制和脈沖跳周期調(diào)制的切 換電路,該切換方法包括:
根據(jù)采樣電路的采樣電流比例和運算放大器的跨阻增益確定信號發(fā)生器的信號電阻;
根據(jù)閾值電路中的第二比例電路的放大比例和所述信號電阻確定閾值電路中的基準(zhǔn)電阻;
根據(jù)預(yù)設(shè)的負(fù)載電流、采樣電流比例、第一比例電路的放大倍數(shù)和第二比例電路的放大倍數(shù)確定閾值電路中參考電流源的電流值。
本發(fā)明實施例提供的技術(shù)方案,通過在切換電路的閾值電路中引入信號發(fā)生器的信號電流成分,并且通過設(shè)定閾值電路中的第二比例電路的放大倍數(shù)為信號發(fā)生器中的信號電阻與閾值電路的基準(zhǔn)電阻的比值,使得利用該切換電路對切換閾值進(jìn)行計算時不受到與集成電路工藝有關(guān)的參數(shù)的影響,而切換閾值只與電路的設(shè)計參數(shù)和基準(zhǔn)電壓有關(guān)系,保證了切換閾值相對穩(wěn)定,提高了芯片的魯棒性和良率。
附圖說明
圖1為現(xiàn)有技術(shù)提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路的電路圖;
圖2為現(xiàn)有技術(shù)提供的切換電路中的信號發(fā)生器產(chǎn)生信號電壓vramp的波形圖;
圖3為現(xiàn)有技術(shù)提供的實際輸出電壓vout與目標(biāo)輸出值變換的情況下,pwm比較器輸出的方波信號的示意圖;
圖4為本發(fā)明實施例一提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電 路中閾值電路的結(jié)構(gòu)示意圖;
圖5為本發(fā)明實施例二提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路中信號發(fā)生器的結(jié)構(gòu)示意圖;
圖6為本發(fā)明實施例二提供的一種閾值電路和信號發(fā)生器相鄰設(shè)置的結(jié)構(gòu)示意圖;
圖7為本發(fā)明實施例三提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換方法的流程圖。
具體實施方式
下面結(jié)合附圖和實施例對本發(fā)明作進(jìn)一步的詳細(xì)說明。可以理解的是,此處所描述的具體實施例僅僅用于解釋本發(fā)明,而非對本發(fā)明的限定。另外還需要說明的是,為了便于描述,附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部結(jié)構(gòu)。
實施例一
圖4為本發(fā)明實施例一提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路中閾值電路的結(jié)構(gòu)示意圖。所述切換電路包括采樣電路、ea1運算放大器、pwm比較器、信號發(fā)生器、閾值電路、psm比較器、psm邏輯電路、觸發(fā)器、驅(qū)動器和clk時鐘信號,圖4僅示例性的給出了閾值電路的結(jié)構(gòu)示意圖,該切換電路其余部分可參照圖1所示,在此不再贅述。
如圖4所示,閾值電路5包括參考電流源iref、信號發(fā)生器的信號電流端電流iramp、第一比例電路a1,第二比例電路a2、加和器s1和基準(zhǔn)電阻rpfm, 其中,
第一比例電路a1的輸入端與參考電流源iref連接,輸出端與加和器s1的第一輸入端s11連接;
第二比例電路a2的輸入端與信號發(fā)生器4的信號電流端電流iramp連接,輸出端與加和器s1的第二輸入端s12連接;
所述基準(zhǔn)電阻rpfm的一端與所述加和器s1的輸出端連接,另一端為接地端;
其中,第一比例電路a1和第二比例電路a2分別對各自的輸入端電流進(jìn)行放大;
所述第二比例電路a2的放大倍數(shù)a2由信號發(fā)生器的輸出電阻rramp與閾值電路的基準(zhǔn)電阻rpfm的比值決定,即
在該閾值電路中,參考電流源iref通過第一比例電路a1將電流信號放大a1倍,將電流a1*iref輸出至加和器s1的第一輸入端s11;同理,信號發(fā)生器4的信號電流端電流iramp通過第二比例電路a2將電流信號放大a2倍,將電流a2*iramp輸出至加和器s1的第二輸入端s12。加和器將第一輸入端s11的電流與第二輸入端s12的電流求和,得到電流a1*iref+a2*iramp,加和器的輸出端將電流a1*iref+a2*iramp輸出通過基準(zhǔn)電阻rpfm,得到基準(zhǔn)電壓vr。
本實施例一的技術(shù)方案,通過將信號發(fā)生器的信號電流端電流iramp引入到閾值電路中,并且通過設(shè)定閾值電路中的第二比例電路的放大倍數(shù)為信號發(fā)生器中的信號電阻與閾值電路的基準(zhǔn)電阻的比值,使得負(fù)載切換電流與芯片制造中工藝的快慢角以及元器件的絕對值無關(guān),減小了負(fù)載切換電流隨集成電路制造過程中工藝偏差的離散度,提高了負(fù)載切換電流的穩(wěn)定性和芯片生產(chǎn)良率。
在此,本領(lǐng)域技術(shù)人員應(yīng)該理解,上述閾值電路中的第一比例電路a1和第二比例電路a2為放大電路,并且,本實施例中的第二比例電路a2的放大倍數(shù)a2等于信號發(fā)生器中的輸出電阻rramp與閾值電路中的基準(zhǔn)電阻rpfm的比值。
優(yōu)選的,根據(jù)集成電路匹配準(zhǔn)確度最優(yōu)化的設(shè)計要求,第一比例電路和第二比例電路對與其連接的電流信號的放大倍數(shù)為1~10倍。
第一比例電路和第二比例電路可以有多種組成形式,示例性的,可以采用運算放大器實現(xiàn)對輸入信號的放大,或者,還可以采用多個并聯(lián)連接的晶體管實現(xiàn)對輸入信號的放大。在本實施例中,優(yōu)選的,采用多個并聯(lián)連接的晶體管作為第一比例電路和第二比例電路。并聯(lián)晶體管的數(shù)量與比例電路的放大倍數(shù)有關(guān),放大倍數(shù)越大,需要并聯(lián)的晶體管數(shù)量越多。晶體管可以是雙極型三極管或場效應(yīng)管。第一比例電路和第二比例電路對輸入信號的放大倍數(shù)可以不同,其放大倍數(shù)可以根據(jù)設(shè)計人員的需求進(jìn)行靈活設(shè)定。
此外,為了降低dc/dc轉(zhuǎn)換器的靜態(tài)功耗,參考電流源iref的電流信號通常為微安級信號,如幾微安到幾百微安數(shù)量級。
實施例二
在上述實施例一提供的技術(shù)方案的基礎(chǔ)上,進(jìn)一步的,對信號發(fā)生器4的結(jié)構(gòu)作進(jìn)一步限定,該信號發(fā)生器4用以產(chǎn)生信號電流iramp。
信號發(fā)生器4可以產(chǎn)生三角波、正弦波、余弦波或者斜坡電流,在本實施例中,優(yōu)選的,采用斜坡補償電路作為信號發(fā)生器4,其產(chǎn)生的信號電流iramp為斜坡電流。并且,該斜坡補償電路受到上邊管的柵極控制信號vhgate控制。下面以信號發(fā)生器為斜坡補償電路為例進(jìn)行說明。
圖5為本發(fā)明實施例二提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路中信號發(fā)生器的結(jié)構(gòu)示意圖。如圖5所示,該信號發(fā)生器4為斜坡補償電路,信號發(fā)生器4包括偏置電流源ib、電流源負(fù)載id、電容c1、ea2運算放大器、晶體管m3、負(fù)載電阻rs、信號電阻rramp、第一器件n1、第二器件n2和第三比例電路a3;其中,
偏置電流源ib通過第一器件n1與電容c1的第一端連接,ea2運算放大器的同相輸入端(圖4中ea2運算放大器的“+”端)與電容c1的第一端連接,電容c1的第二端為接地端,且電容c1的兩端并聯(lián)連接有第二開關(guān)n2;
所述負(fù)載電阻rs的一端分別與ea2運算放大器的反相輸入端(圖4中運算放大器ea2的“-”端)和晶體管m3的輸出端連接,另一端為接地端;
所述晶體管m3的第一輸入端與ea2運算放大器的輸出端連接,晶體管m3的第二輸入端與電流源負(fù)載id連接;
所述信號電阻rramp的一端通過第三比例電路a3與電流源負(fù)載id連接,另一端為接地端。
優(yōu)選的,如圖5所示,第一器件n1和第二器件n2為一對互為反邏輯控制的開關(guān),即第一器件n1導(dǎo)通時,第二器件n2處于關(guān)斷狀態(tài),或者第二器件n2導(dǎo)通時,第一器件n1處于關(guān)斷狀態(tài)。
晶體管m3為n型金屬-氧化物-半導(dǎo)體(metal-oxid-semiconductor,mos)場效應(yīng)晶體管,其中,晶體管m3的第一輸入端為n-mos場效應(yīng)晶體管的柵極,第二輸入端為n-mos場效應(yīng)晶體管的漏極,輸出端為n-mos場效應(yīng)晶體管的源極。
其中,第一器件n1和第二器件n2受到上邊管m1柵極控制信號vhgate的 控制,示例性的,以上邊管m1為pmos器件舉例,當(dāng)上邊管m1的柵極控制信號vhgate為低電平時,此時電路工作在為開關(guān)充電儲能周期,上邊管m1導(dǎo)通,輸入電壓vin(由電容cin提供)通過上邊管m1為電感l(wèi)和電容cout充電,同時信號發(fā)生器中的第一器件n1導(dǎo)通,第二器件n2關(guān)斷,偏置電流源ib通過第一器件n1為電容c1充電,ea2運算放大器、nmos管m3、負(fù)載電阻rs以及電流源負(fù)載id構(gòu)成一個v2i(電壓到電流轉(zhuǎn)換)電路,ea2運算放大器通過負(fù)反饋使得同相和反相輸入端電壓幾乎相等,因此負(fù)載電阻rs兩端的電壓跟隨電容c1兩端的充放電電壓,從而負(fù)載電阻rs和晶體管m3支路的電流波形為電容c1充放電電壓波形除以負(fù)載電阻rs,因此,電容c1的充電周期,ea2運算放大器同相輸入端的電壓按照一定的斜率增大,得到電流源負(fù)載支路的電流id按照一定斜率增大。當(dāng)上邊管m1的柵極控制信號vhgate信號為高電平時,上邊管m1關(guān)斷,同時第一器件n1關(guān)斷,第二器件n2導(dǎo)通,電容c1通過第二器件n2放電到兩端電壓為零,因此,ea2運算放大器同相和反相輸入端的電壓都減小為0,負(fù)載電阻rs兩端電壓迅速減為0,那么該電流源負(fù)載支路的電流id也迅速減小為0。
電流源負(fù)載id在v2i(電壓轉(zhuǎn)電流電路)后,得到與電容c1兩端充放電電壓成比例關(guān)系的鋸齒波電流,第三比例電路a3對該電流源負(fù)載支路的電流進(jìn)行放大后得到信號發(fā)生器的信號電流iramp。
將斜坡補償電路產(chǎn)生的斜坡電流iramp通過合適的比例引入到閾值電路中,用以消除集成電路中的電阻、電容等元器件的器件參數(shù)值對負(fù)載切換電流的影響。
在此,需要說明的是,在本實施例的技術(shù)方案中,在對集成電路的版圖設(shè) 計布線時,圖3所示的閾值電路和圖4所示的信號發(fā)生器兩個電路模塊需要設(shè)置在相鄰位置,尤其需要注意的是,閾值電路中的基準(zhǔn)電阻rpfm和信號發(fā)生器中的信號電阻rramp需要鄰近設(shè)置,或者做版圖布局的匹配設(shè)計。圖6為本發(fā)明實施例二提供的一種閾值電路和信號發(fā)生器相鄰設(shè)置的結(jié)構(gòu)示意圖,這樣設(shè)置是為了保證兩個電阻受到集成電路設(shè)計之外的因素(例如版圖布局的位置和方向、不同位置的摻雜濃度、受周邊器件和光罩等)的影響相同,以使得這些外部因素對兩個電阻的影響在做比值時可以相互抵消,最大限度保證切換閾值電流不受工藝偏差的影響。
實施例三
圖7為本發(fā)明實施例三提供的一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換方法的流程圖。本發(fā)明實施例三提供了一種脈沖波調(diào)制和脈沖跳周期調(diào)制的切換方法,該切換方法應(yīng)用于上述實施例任意所述的脈沖波調(diào)制和脈沖跳周期調(diào)制的切換電路中,該切換方法包括以下步驟:
s101、根據(jù)采樣電路的采樣電流比例和運算放大器的跨阻增益確定信號發(fā)生器的信號電阻。
通常dc/dc轉(zhuǎn)換器中根據(jù)最大輸出功率需求,來設(shè)計晶體管的大小,在芯片實際制造時,一般采用多指(multi-finger)結(jié)構(gòu),即包括多個并聯(lián)連接的合適寬長比的晶體管。當(dāng)電路中有多個并聯(lián)連接的晶體管時,采樣電流直接取自總的并聯(lián)連接的晶體管中的一個或多個晶體管電流。這樣可以盡可能保證采樣管與總的上邊管環(huán)境一致,從而保證采樣精度。采樣電流比例k1指的是總的上邊管m1的電流il與采樣電流isense的比值,即
s102、根據(jù)閾值電路中的第二比例電路的放大倍數(shù)和所述信號電阻確定閾值電路中的基準(zhǔn)電阻。
根據(jù)集成電路設(shè)計的匹配準(zhǔn)確度最優(yōu)化的設(shè)計,閾值電路中的第二比例電路a2的放大倍數(shù)a2為1~10,以及根據(jù)設(shè)置的第二比例電路的放大倍數(shù)a2與信號電阻rramp和閾值電路中的基準(zhǔn)電阻rpfm之間的關(guān)系
s103、根據(jù)預(yù)設(shè)的負(fù)載電流、采樣電流比例、第一比例電路的放大倍數(shù)和第二比例電路的放大倍數(shù)確定閾值電路中參考電流源的電流值。
根據(jù)集成電路設(shè)計的匹配準(zhǔn)確度最優(yōu)化的設(shè)計,閾值電路中的第一比例電路a1的放大倍數(shù)a1為1~10,以及根據(jù)參考電流源iref與電路設(shè)計參數(shù)之間的關(guān)系
在此,需要說明的是,上述切換方法按步驟執(zhí)行的先后順序進(jìn)行解釋,本領(lǐng)域技術(shù)人員應(yīng)該理解,上述解釋僅是對執(zhí)行順序的舉例說明,并非對步驟執(zhí)行的先后順序的限定。其中,步驟s102根據(jù)步驟s101的信號發(fā)生器的信號電阻求解閾值電路的基準(zhǔn)電阻的值,步驟s103根據(jù)預(yù)設(shè)的負(fù)載電流求解閾值電路中的第一參考電流源的值。步驟s103可以與步驟s102同時執(zhí)行,當(dāng)然還可以先于步驟s102被執(zhí)行。
為了更加清楚的描述本實施例提供的技術(shù)方案,現(xiàn)對該切換方法的具體實現(xiàn)過程進(jìn)行舉例說明。
參照圖5所示,信號發(fā)生器的信號電壓vramp由信號電流iramp、采樣電流isense和信號電阻rramp共同決定。四個電參數(shù)之間的關(guān)系為:
vramp(peak)=(iramp(peak)+isense(peak))*rramp(1)
其中,vramp(peak)表示信號電壓vramp的峰值電壓,iramp(peak)表示信號電流iramp的峰值電流,isense(peak)表示采樣電流isense的峰值電流。
參照圖5所述的切換電路的信號發(fā)生器的結(jié)構(gòu)示意圖,信號發(fā)生器中的電流源負(fù)載id的輸出電流經(jīng)過第三比例電路a3放大后得到斜坡電流iramp,該斜坡電流iramp由偏置電流源ib、電容c1、負(fù)載電阻rs、第三比例電路a3的放大倍數(shù)a3以及pwm比較器輸出的方波信號的占空比d共同決定。七個電學(xué)參數(shù)之間的關(guān)系為:
pwm比較器將信號電壓vramp與ea1運算放大器的運放電壓vc進(jìn)行比較,當(dāng)vramp(peak)>vc時,pwm輸出邏輯變化沿。因此,vramp(peak)=vc為pwm比較器輸出邏輯變化沿的臨界條件。
psm比較器將基準(zhǔn)電壓vr與運放電壓vc進(jìn)行比較,當(dāng)基準(zhǔn)電壓vr>vc時,psm比較器的輸出信號控制psm邏輯電路阻斷clk時鐘信號,dc/dc轉(zhuǎn)換器進(jìn)入psm調(diào)制模式。因此,vramp(peak)=vc=vr為pwm調(diào)制模式和psm調(diào)制模式相互切換的臨界條件。
采樣電路按照電流采樣比例k1對電感峰值電流il(peak)進(jìn)行采樣得到采樣電流isense(peak),在臨界連續(xù)工作模式下,電感峰值電流il(peak)是負(fù)載電流iload的兩倍,則三個電流參數(shù)之間的關(guān)系為:
參照圖4所示的切換電路中閾值電路的結(jié)構(gòu)示意圖,閾值電路中基準(zhǔn)電壓vr的表達(dá)為:
vr=(a1*iref+a2*iramp)*rpfm(4)
結(jié)合上述公式(1)-(4),可以得到負(fù)載切換電流iload的表達(dá)式:
閾值電路中的第二比例電路對輸入電流的放大倍數(shù)為a2,根據(jù)集成電路設(shè)計匹配準(zhǔn)確度最優(yōu)化的設(shè)計,該放大倍數(shù)a2的取值為1~10。為抵消斜坡電流iramp的影響,只要滿足該設(shè)計值
從公式(6)中可以看出,負(fù)載切換電流iload只與閾值電路的第一比例電路a1的放大倍數(shù)a1、第二比例電路a2的放大倍數(shù)a2、偏置電流源iref和采樣電路的采樣比例k1等設(shè)計參數(shù)有關(guān),而與集成電路工藝制造中的電阻或電容等元器件的絕對值參數(shù)無關(guān)。
現(xiàn)根據(jù)上述公式進(jìn)行舉例說明。示例性的,現(xiàn)需要設(shè)計一切換電路,規(guī)定該切換電路在負(fù)載電流iload>100ma時為重負(fù)載電路,需工作在pwm調(diào)制模式,當(dāng)負(fù)載電流iload<100ma時為輕負(fù)載電路,需工作在psm調(diào)制模式。因此,該切換電路的負(fù)載切換電流為iload=100ma。
在閾值電路中,第一比例電路a1的放大倍數(shù)a1、第二比例電路a2的放大倍數(shù)a2均為設(shè)計參數(shù),根據(jù)集成電路設(shè)計匹配準(zhǔn)確度最優(yōu)化,a1和a2的取值范圍為1~10;閾值電路中的信號發(fā)生器的信號端電流iramp為斜率一定的斜坡電流,該電流受上邊管m1的柵極控制信號vhgate的控制。閾值電路中的參考電流源iref和基準(zhǔn)電阻rpfm的值與負(fù)載切換電流的取值有關(guān)系。因此,現(xiàn)需 要根據(jù)負(fù)載切換電流和電路的設(shè)計參數(shù)確定閾值電路中的基準(zhǔn)電阻rpfm和參考電流源iref的值。
ea1運算放大器的跨阻增益
由公式(1)可導(dǎo)出信號電阻rramp與其他電學(xué)參數(shù)的關(guān)系式為:
其中,vramp(peak)=vc,
現(xiàn)取采樣電路對電感電流il的采樣比例為k1=20000,并先假設(shè)閾值電路中無信號發(fā)生器的信號端電流分量,即iramp=0,那么根據(jù)公式(7)的關(guān)系式變?yōu)椋?/p>
根據(jù)公式(8),以及采樣比例k1=20000、跨阻增益g=1,可求得信號電阻rramp=10k。當(dāng)在閾值電路中加入信號發(fā)生器的信號端的信號iramp分量之后,基準(zhǔn)電壓vramp會增大,導(dǎo)致信號電阻rramp的值增大。因此,在無信號發(fā)生器的信號端電流分量時,設(shè)計值rramp要比實際值10k低,在本實施例中,示例性的,以設(shè)計值rramp=5k為例進(jìn)行說明。
由
根據(jù)公式(6)可知參考電流源iref的值的表達(dá)式為:
其中,負(fù)載切換電流iload=100ma,閾值電路中的第二比例電路a2的放大倍數(shù)a2=1,采樣電流對電感電流的采樣比例k1=20000,先取第一比例電路a1的放大倍數(shù)a1=1,則可確定參考電流源iref=10μa。
注意,上述僅為本發(fā)明的較佳實施例及所運用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解,本發(fā)明不限于這里所述的特定實施例,對本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護(hù)范圍。因此,雖然通過以上實施例對本發(fā)明進(jìn)行了較為詳細(xì)的說明,但是本發(fā)明不僅僅限于以上實施例,在不脫離本發(fā)明構(gòu)思的情況下,還可以包括更多其他等效實施例,而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。