一種通用變頻器實時控制器的制造方法
【專利摘要】本實用新型公開了一種通用變頻器實時控制器，包括浮點DSP1單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元、電源變換單元、時鐘發(fā)生單元、復位單元、外部接口單元和FPGA單元；本實用新型采用雙浮點DSP+ARM+FPGA架構(gòu)，所述FPGA單元分別與浮點DSP1單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元相連。所述浮點DSP單元包括高速浮點DSP處理器、NANDFLASH存儲芯片、SDRAM存儲芯片和JTAG接口。本實用新型控制精度高，兩個浮點DSP可分別用于實現(xiàn)四象限控制和逆變控制，通用性強、結(jié)構(gòu)簡單、多功能、實時性強、易于軟件編寫移植、接口豐富、成本較低，適合批量生產(chǎn)。
【專利說明】一種通用變頻器實時控制器
【技術(shù)領域】
[0001]本實用新型涉及變頻器【技術(shù)領域】。
【背景技術(shù)】
[0002]隨著電力電子技術(shù)的發(fā)展，通用變頻器作為電力電子技術(shù)發(fā)展的產(chǎn)物，在國民經(jīng)濟的各個領域如冶金、石油、電力等行業(yè)得到廣泛的應用，并作為節(jié)能先鋒發(fā)揮著越來越重要的作用。
[0003]通用變頻器實時控制器是變頻器控制的最關鍵環(huán)節(jié)之一，直接關系到變頻器的控制品質(zhì)以及系統(tǒng)可靠性。它的主要作用是根據(jù)系統(tǒng)采集的電壓電流信號進行一系列復雜的運算，產(chǎn)生驅(qū)動功率單元的PWM脈沖，實現(xiàn)高性能、高精度、快速響應的實時控制。同時根據(jù)從外部接收到的控制命令實現(xiàn)邏輯控制、控制參數(shù)傳遞以及實時通信等。
[0004]目前，國內(nèi)外通用變頻器的實時控制方案主要有兩類:一、定點DSP+FPGA的架構(gòu)，這種方案的最大缺點就是定點DSP對浮點數(shù)的處理有一定限制，影響了控制精度，并且此方案要編寫大量的FPGA邏輯控制和接口軟件，人力成本較高。二、定點DSP+浮點DSP+PLC架構(gòu)，這種方案控制精度較高，并且穩(wěn)定可靠，但是成本較高，并且數(shù)據(jù)交換以及外部接口的實現(xiàn)較為繁瑣。另外以上兩種方案均無法實現(xiàn)一個控制器同時進行四象限控制和逆變控制。
[0005]如圖1所示，目前通用變頻器實時控制器主要采用定點主DSP+浮點協(xié)處理DSP+PLC架構(gòu)，其中主DSP芯片主要完成系統(tǒng)邏輯判斷、功率模塊單元的控制以及故障中斷的處理，主DSP芯片通過雙口 RAM芯片與協(xié)處理浮點DSP芯片進行數(shù)據(jù)交換，即主DSP芯片通過雙口 RAM芯片，將檢測到的變頻器輸入輸出電壓電流信號傳送給專門用于復雜矢量計算的、運算速度更快的浮點協(xié)處理DSP芯片；SDSP芯片根據(jù)協(xié)處理DSP芯片的運算結(jié)果輸出控制信號控制各功率模塊單元的導通頻率和時間，改變變頻器的輸出頻率。PLC主要用于變頻器開關信號的邏輯控制，PLC與主DSP芯片采用硬連接的信號定義。主DSP芯片外部掛有單口 RAM、AD接口、串行通用接口、以及脈沖輸出等其他接口。浮點協(xié)處理DSP芯片外部掛有用于數(shù)據(jù)存儲的單口 RAM和FLASH。目前這種方案已經(jīng)投入了商業(yè)應用，并且進入了量產(chǎn)階段，系統(tǒng)運行穩(wěn)定可靠，但系統(tǒng)實時性不好、開發(fā)成本較高。
[0006]由于現(xiàn)有技術(shù)采用PLC來進行開關信號的邏輯控制，大大增加了成本；現(xiàn)有技術(shù)采用協(xié)處理浮點DSP進行算法運算后，再把運算結(jié)果送回主DSP，然后主DSP根據(jù)運算結(jié)果輸出控制信號，這在一定程度上影響了系統(tǒng)的實時性；現(xiàn)有技術(shù)外部接口較少，沒有USB、以太網(wǎng)等接口，無法滿足用戶多樣化需求；由于采用了 PLC，系統(tǒng)功能的可裁剪性不強。
實用新型內(nèi)容
[0007]本實用新型要解決的技術(shù)問題是:針對現(xiàn)有技術(shù)存在的問題，提出一種控制精度高、結(jié)構(gòu)簡單、外部接口豐富并且可以同時實現(xiàn)四象限控制和逆變控制的通用變頻器實時控制器。[0008]本實用新型的技術(shù)方案是:所述通用變頻器實時控制器包括浮點DSPl單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元、電源變換單元、時鐘發(fā)生單元、復位單元、外部接口單元和FPGA單元；所述通用變頻器實時控制器采用雙浮點DSP+ARM+FPGA架構(gòu)，所述FPGA單元分別與浮點DSPl單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元相連。
[0009]所述浮點DSPl單元和浮點DSP2單元的架構(gòu)相同，均包括高速浮點DSP處理器、用于DSP程序和運行數(shù)據(jù)存儲的NAND FLASH存儲芯片、SDRAM存儲芯片和JTAG接口。
[0010]所述外部接口單元主要包括:PR0FIBUS、USB、以太網(wǎng)接口、RS485、RS232、外部并行總線。
[0011]所述ARM9單元包括用于實現(xiàn)系統(tǒng)管理與通信控制的ARM9處理器、與ARM9處理器連接的存儲器、電源電路和復位電路、ARM9處理器自帶的以太網(wǎng)接口、RS485總線接口、通用同步/異步串行收發(fā)器接口、外部總線擴展接口，以及掛在ARM9處理器并行總線上的并行外部總線接口和PROFIBUS接口 ；所述與ARM9處理器相連的存儲器包括NOR閃存、NAND閃存、同步動態(tài)隨機存儲器。ARM9處理器通過RS485接口利用MODBUS標準協(xié)議與面板人機界面通信，實現(xiàn)實時控制和參數(shù)傳遞。
[0012]所述通用變頻器實時控制器具有并行總線擴展接口，方便與外部快速進行數(shù)據(jù)交換，并且可以進行功能擴展。
[0013]所述通用變頻器實時控制器，還包括用于記錄故障和運行參數(shù)的FLASH存儲器；所述通用變頻器實時控制器設置有標準PROFIBUS協(xié)議接口，方便與PLC等進行接口。
[0014]所述通用變頻器實時控制器還包括上位機，上位機可以通過以太網(wǎng)或通用串行接口進行運行監(jiān)控、故障記錄、程序下載等。
[0015]所述通用變頻器實時控制器還包括USB接口，USB接口可以實現(xiàn)程序更新和故障記錄下載等功能。
[0016]所述時鐘發(fā)生單元包括兩個無源晶體電路和兩個分別為浮點DSPl單元和浮點DSP2單元提供時鐘信號的有源晶體電路。
[0017]所述數(shù)據(jù)緩沖單元包括ARM并行總線的數(shù)據(jù)緩沖電路和浮點DSP并行總線的數(shù)據(jù)緩沖電路；所述數(shù)據(jù)緩沖單元連接并行總線。
[0018]利用可編程邏輯器件(FPGA, Field-Programmable Gate Array)實現(xiàn)系統(tǒng)電路的地址譯碼和數(shù)據(jù)流向控制，軟件雙口 RAM軟核的生成。
[0019]本實用新型通用變頻器實時控制器采用雙浮點DSP+ARM+FPGA架構(gòu)，控制精度高，接口豐富，兩個浮點DSP可以分別用于實現(xiàn)四象限控制和逆變控制，也可同時實現(xiàn)四象限控制或逆變控制中的一種。浮點DSPl和浮點DSP2通過并行總線接收系統(tǒng)采集到的輸入輸出電壓和電流，并且根據(jù)ARM處理器I送的控制命令進行算法運算，然后利用數(shù)據(jù)地址總線輸出PWM控制脈沖驅(qū)動功率模塊單元。ARM處理器主要用于實現(xiàn)系統(tǒng)管理與通信控制，其中包括開關邏輯、與DSP實時通信、故障記錄、DSP程序下載以及外部接口等。兩個浮點DSP分別通過FPGA單元的雙口 RAM軟核與ARM處理器進行通信，保證數(shù)據(jù)傳輸?shù)膶崟r性。系統(tǒng)提供的外部接口包括PROFIBUS、以太網(wǎng)接口、USB、RS485、RS232以及外部并行總線接口等，可以實現(xiàn)與多種外部控制系統(tǒng)的通信，滿足用戶多樣化需求。
[0020]兩個浮點DSP通過FPGA單元與ARM9單元進行高速數(shù)據(jù)交換，保證系統(tǒng)的實時性。FPGA單元分別與浮點DSPl單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元相連，實現(xiàn)對系統(tǒng)總線和控制邏輯的管理，F(xiàn)PGA單元主要用于系統(tǒng)的時序控制與地址譯碼，其內(nèi)部的雙口RAM軟核用于實現(xiàn)ARM9單元與浮點DSPl單元、浮點DSP2單元的數(shù)據(jù)交換。數(shù)據(jù)緩沖單元通過并行總線與外部進行采樣信息和PWM脈沖等數(shù)據(jù)的交換。
[0021]本實用新型的優(yōu)點是:第一，通用性強，可以用于實現(xiàn)V/F控制、矢量控制、直接轉(zhuǎn)矩控制等各種控制算法。第二，結(jié)構(gòu)簡單，易于根據(jù)控制需要進行裁剪。上述的ARM+雙浮點DSP+FPGA結(jié)構(gòu)可以根據(jù)控制需要進行配置，利用ARM+單浮點DSP+FPGA可以單獨實現(xiàn)四象限或逆變控制功能，也可同時把兩個DSP均用于四象限控制或逆變控制。第三，多功能，可以同時實現(xiàn)四象限控制和逆變控制。第四，數(shù)據(jù)處理速度較快，實時性強；DSP采用浮點高性能運算內(nèi)核，有效保證系統(tǒng)的實時性。第五，易于軟件編寫，且方便軟件的移植；控制器的內(nèi)部軟件均采用流行的C語言進行編寫。第六，接口豐富，具有工業(yè)通用的標準PR0FIBUS、以太網(wǎng)、USB、RS485、RS232以及并行總線等外部接口。第七，成本較低，適合批量生產(chǎn)，控制器采用業(yè)界較為流行且成本較低的DSP和ARM作為核心CPU，有效的降低了系統(tǒng)成本和采購難度。
【專利附圖】

【附圖說明】
[0022]圖1是現(xiàn)有技術(shù)的通用變頻器實時控制器采用的定點主DSP+浮點協(xié)處理DSP+PLC架構(gòu)的示意圖；
[0023]圖2是本實用新型通用變頻器實時控制器采用的雙浮點DSP+ARM+FPGA架構(gòu)的示意圖；
[0024]圖3是本實用新型通用變頻器實時控制器的總體架構(gòu)示意圖；
[0025]圖4是本實用新型通用變頻器實時控制器的詳細結(jié)構(gòu)示意圖。
【具體實施方式】
[0026]如圖2至圖4所示，本實用新型通用變頻器實時控制器，包括浮點DSPl單元、浮點DSP2單元、ARM9單元、FPGA單元、數(shù)據(jù)緩沖單元、電源變換單元、時鐘發(fā)生單元、復位單元以及外部接口單元，詳細結(jié)構(gòu)如圖4所示。兩個浮點DSP單元的架構(gòu)完全一樣，便于系統(tǒng)裁剪和擴展。
[0027]浮點DSP單元包括一個高速浮點DSP處理器、一個NAND FLASH存儲芯片、一個SDRAM存儲芯片以及JTAG接口等，NAND FLASH存儲芯片用于DSP程序和運行數(shù)據(jù)的存儲，SDRAM用于存儲DSP運行中的實時數(shù)據(jù)，JTAG接口用于程序的下載和調(diào)試，浮點DSP單元與FPGA單元相連，實現(xiàn)與ARM9單元的控制數(shù)據(jù)和命令信息的實時交換。浮點DSP單元的并行總線通過數(shù)據(jù)緩沖單元的緩沖芯片進行電平轉(zhuǎn)換和數(shù)據(jù)緩沖，然后與外部進行采樣信息以及PWM脈沖、保護門檻信號等數(shù)據(jù)的交換。浮點DSP單元根據(jù)系統(tǒng)采集到電壓電流信號以及命令信息，通過一系列的復雜算法運算，產(chǎn)生PWM控制脈沖，最后通過并行總線經(jīng)過數(shù)據(jù)緩沖單元送出。
[0028]ARM9單元包括ARM9處理器，與ARM9處理器連接的存儲器、電源電路和復位電路，ARM9處理器自帶的以太網(wǎng)接口、RS485總線接口、通用同步/異步串行收發(fā)器接口、外部總線擴展接口，以及掛在ARM9處理器并行總線上的并行外部總線接口和PR0FIBUS接口。ARM9處理器通過PR0FIBUS接口實現(xiàn)與外部PLC控制器的實時通信，實現(xiàn)實時控制和數(shù)據(jù)傳輸。ARM9處理器通過RS485接口利用MODBUS標準協(xié)議與面板人機界面通信，實現(xiàn)實時控制和參數(shù)傳遞。上位機可以通過以太網(wǎng)或通用串行接口進行運行監(jiān)控、故障記錄、程序下載等。USB接口可以實現(xiàn)程序更新和故障記錄下載等功能。與ARM9處理器相連的存儲器包括NOR閃存、NAND閃存、同步動態(tài)隨機存儲器，同步動態(tài)隨機存儲器用于ARM9處理器的內(nèi)存使用，操作系統(tǒng)和應用程序在此存儲器中運行。NOR閃存用于存儲操作系統(tǒng)和應用程序，NAND閃存用于存儲數(shù)據(jù)和故障記錄。
[0029]FPGA 單兀米用可編程邏輯器件(FPGA, Field-Programmable Gate Array)實現(xiàn)系統(tǒng)電路的地址譯碼和數(shù)據(jù)流向控制以及雙口 RAM軟核功能實現(xiàn)。其對ARM和DSP的地址信號、讀寫信號以及片選信號進行譯碼，產(chǎn)生處理器外圍電路、數(shù)據(jù)緩沖單元、并行總線接口等的邏輯選通、方向控制以及讀寫信號。
[0030]外部接口單元主要包括PROFIBUS、RS232、RS485、USB、以太網(wǎng)等接口以及外圍電路，用于多種方式的數(shù)據(jù)交換，滿足用戶的多樣化需求。時鐘發(fā)生單元的兩個有源晶體電路分別為兩個浮點DSP提供時鐘信號，另外兩個無源晶體電路分別為ARM處理器提供主時鐘和輔助時鐘，滿足處理器運行需要。
[0031]數(shù)據(jù)緩沖單元包括ARM并行總線的數(shù)據(jù)緩沖電路和兩個浮點DSP并行總線的數(shù)據(jù)緩沖電路，實現(xiàn)信號的電平轉(zhuǎn)換以及總線驅(qū)動，把3.3V總線信號轉(zhuǎn)換成驅(qū)動電流更大的5V信號，保證電平匹配和足夠的驅(qū)動能力。
[0032]電源變換單元為整個控制器提供電源，輸入為5V，5V電源經(jīng)過濾波電路處理后為系統(tǒng)的數(shù)字5V供電，同時5V電源經(jīng)過三個輸出電壓固定為1.2V、3.3V、1.8V的DC/DC轉(zhuǎn)換器為DSP、ARM、FPGA和一些外圍芯片供電，其中，ARM處理器需要3.3V為其外圍電路供電，1.8V為其內(nèi)核供電，DSP處理器需要3.3V為其外圍電路供電，1.2V為其內(nèi)核供電。
[0033]復位單元為控制器提供復位，保證系統(tǒng)上電期間為控制器提供500ms的持續(xù)復位，使系統(tǒng)正常、穩(wěn)定的進入工作狀態(tài)。同時復位單元實時監(jiān)控5V和3.3V電源，在系統(tǒng)電源瞬間掉電的情況下，對系統(tǒng)進行復位。另外，ARM9處理器需要為復位單元提供喂狗信號，如果復位單元看門狗1.6s收不到喂狗信號，就認為ARM處理器死機，對系統(tǒng)進行復位，保證系統(tǒng)可靠運行。
[0034]通用變頻器實時控制器的工作原理為:在系統(tǒng)上電后，電源變換單元的若干個DC/DC變換器根據(jù)預先設定好的順序，先后啟動并提供控制器需要的各種電源。時鐘發(fā)生單元分別為控制器內(nèi)的各個CPU提供時鐘信號。浮點DSPl在得電后按照時鐘發(fā)生單元提供的時鐘，完成自己的初始化。其地址線、片選以及讀寫控制信號分別與FPGA進行連接，由FPGA對其控制邏輯進行時序控制和地址解碼，完成對外部的訪問。浮點DSP2的工作情況與浮點DSPl基本一樣。浮點DSPl和浮點DSP2在FPGA的控制下，通過其自身外部擴展總線從數(shù)據(jù)緩沖單元讀取外部送的電壓電流信號，同時從FPGA的雙口 RAM軟核讀取ARM的控制命令、參數(shù)設定等，然后通過算法運算，產(chǎn)生PWM控制脈沖通過數(shù)據(jù)緩沖單元輸出，實現(xiàn)變頻器的實時控制。ARM9單元在得電后按照時鐘發(fā)生單元提供的時鐘，完成操作系統(tǒng)啟動和初始化。其地址線、片選以及讀寫控制信號分別于FPGA進行連接，由FPGA對其控制邏輯進行時序控制和地址解碼，完成對外部的訪問。ARM處理器通過RS485、以太網(wǎng)或PROFIBUS接口與上位機或人機界面建立通信，獲取控制命令和參數(shù)，并實時上傳通用變頻器各種運行信息。ARM處理器通過FPGA的雙口 RAM軟核與浮點DSP建立連接，實現(xiàn)數(shù)據(jù)的實時交換。ARM處理器在FPGA的控制下，通過其外部擴展總線從數(shù)據(jù)緩沖單元讀取外部送入的數(shù)字量輸入，并綜合獲取的各種控制信息，產(chǎn)生開關控制邏輯信號，通過其外部擴展總線從數(shù)據(jù)緩沖單元送出，實現(xiàn)通用變頻器的開關邏輯控制。
[0035]在上述技術(shù)方案中，ARM9處理器可以替代為POWER PC等類似處理器，同時浮點DSP也可替代為更滿足功能要求的其他型號浮點DSP，F(xiàn)PGA可替代為其他滿足要求的可編程邏輯處理芯片。
[0036]以上所述僅為本實用新型的優(yōu)選實施例而已，并不用于限制本實用新型，對于本領域的技術(shù)人員來說，本實用新型可以有各種更改和變化。凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均包含在本實用新型的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種通用變頻器實時控制器，包括浮點DSPl單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元、電源變換單元、時鐘發(fā)生單元、復位單元以及外部接口單元，其特征是，還包括FPGA單元；所述通用變頻器實時控制器采用雙浮點DSP+ARM+FPGA架構(gòu)，所述FPGA單元分別與浮點DSPl單元、浮點DSP2單元、ARM9單元、數(shù)據(jù)緩沖單元相連。
2.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，所述浮點DSPl單元和浮點DSP2單元的架構(gòu)相同，均包括高速浮點DSP處理器、用于DSP程序和運行數(shù)據(jù)存儲的NAND FLASH存儲芯片、SDRAM存儲芯片和JTAG接口。
3.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，所述外部接口單元包括:PROFIBUS、USB、以太網(wǎng)接口、RS485、RS232、外部并行總線。
4.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，所述ARM9單元包括用于實現(xiàn)系統(tǒng)管理與通信控制的ARM9處理器、與ARM9處理器連接的存儲器、電源電路和復位電路、ARM9處理器自帶的以太網(wǎng)接口、RS485總線接口、通用同步/異步串行收發(fā)器接口、外部總線擴展接口，以及掛在ARM9處理器并行總線上的并行外部總線接口和PROFIBUS接口 ；所述與ARM9處理器相連的存儲器包括NOR閃存、NAND閃存、同步動態(tài)隨機存儲器。
5.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，所述通用變頻器實時控制器具有并行總線擴展接口。
6.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，還包括用于記錄故障和運行參數(shù)的FLASH存儲器；所述通用變頻器實時控制器設置有標準PROFIBUS協(xié)議接口。
7.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，還包括用于通過以太網(wǎng)或通用串行接口進行運行監(jiān)控、故障記錄、程序下載的上位機。
8.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，還包括能實現(xiàn)程序更新和故障記錄下載的USB接口。
9.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，所述時鐘發(fā)生單元包括兩個無源晶體電路和兩個分別為浮點DSPl單元和浮點DSP2單元提供時鐘信號的有源晶體電路。
10.根據(jù)權(quán)利要求1所述的通用變頻器實時控制器，其特征是，所述數(shù)據(jù)緩沖單元包括ARM并行總線的數(shù)據(jù)緩沖電路和浮點DSP并行總線的數(shù)據(jù)緩沖電路；所述數(shù)據(jù)緩沖單元連接并行總線。
【文檔編號】H02M1/088GK203520080SQ201320601613
【公開日】2014年4月2日 申請日期:2013年9月28日 優(yōu)先權(quán)日:2013年9月28日
【發(fā)明者】劉可安, 尚敬, 羅云飛, 武彬, 周蓉 申請人:南車株洲電力機車研究所有限公司