一種高穩(wěn)定性反激式dc-dc變換器的制造方法
【專利摘要】本實(shí)用新型公開了一種高穩(wěn)定性反激式DC-DC變換器，該變換器在反激式拓?fù)渲胁捎昧穗妷汉碗娏鲀蓚€(gè)反饋環(huán)路，使得變換器裝置的瞬態(tài)響應(yīng)加快。并采用了新型的頻率補(bǔ)償電路。其中頻率補(bǔ)償電路主要包括誤差放大器、密勒電容控制單元和動(dòng)態(tài)零點(diǎn)控制單元。通過米勒電容控制單元，可以使用較小的補(bǔ)償電容代替?zhèn)鹘y(tǒng)主極點(diǎn)補(bǔ)償中的大補(bǔ)償電容，這樣既節(jié)省了面積又提高系統(tǒng)瞬態(tài)響應(yīng)。通過動(dòng)態(tài)零點(diǎn)控制單元，可以使引入的零點(diǎn)在輸出有波動(dòng)的情況下很好的抵消系統(tǒng)的第一非主極點(diǎn)，保證系統(tǒng)的穩(wěn)定性。本實(shí)用新型能夠使補(bǔ)償電阻和電容均集成于芯片之上，實(shí)現(xiàn)內(nèi)部補(bǔ)償，節(jié)省了芯片的面積；同時(shí)電路結(jié)構(gòu)簡單，可靠性好，并且相位裕度能達(dá)到90°，系統(tǒng)的穩(wěn)定性很好。
【專利說明】一種高穩(wěn)定性反激式DC-DC變換器
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于開關(guān)電源【技術(shù)領(lǐng)域】，特別涉及一種高穩(wěn)定性反激式DC-DC變換器。
【背景技術(shù)】
[0002]在便攜式電子產(chǎn)品中，系統(tǒng)的各個(gè)部分對于工作電源的要求不盡相同，而且各個(gè)部分的供電電源一般都是單獨(dú)供應(yīng)的，這樣能最大可能的保持各個(gè)部分的獨(dú)立。反激式(Fly-back)開關(guān)電源結(jié)構(gòu)在便攜式電子產(chǎn)品中應(yīng)用很廣泛，主要是因?yàn)榉醇な介_關(guān)電源的結(jié)構(gòu)簡單，所用器件少能大量節(jié)約成本，同時(shí)更重要的是，反激式開關(guān)電源很容易實(shí)現(xiàn)多輸出，這樣通過一個(gè)反激式的開關(guān)電源控制電路就能實(shí)現(xiàn)多種不同電源的輸出，這樣也能降低電路的復(fù)雜度，減小電源的空間，提高便攜式電子產(chǎn)品的集成度，進(jìn)一步減少成本。
[0003]傳統(tǒng)的反激式變換器的反饋環(huán)路采用電壓控制環(huán)，此種反饋環(huán)路的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡單且易于設(shè)計(jì)，但其缺點(diǎn)也很明顯，即動(dòng)態(tài)響應(yīng)速度慢，不能滿足高速應(yīng)用要求。為了提高系統(tǒng)的動(dòng)態(tài)響應(yīng)速度，需要在原有的電壓反饋環(huán)基礎(chǔ)上加入電流反饋環(huán)路。在電流反饋環(huán)路中，采樣到的反饋信號(hào)無需通過瞬態(tài)效應(yīng)較慢的誤差放大器，直接加到PWM比較器一端，實(shí)現(xiàn)對輸出信號(hào)的控制。因此，加入電流反饋環(huán)路后能較大的提高系統(tǒng)的瞬態(tài)響應(yīng)速度。
[0004]然而，在額外加入電流控制環(huán)路后，變換器的穩(wěn)定性會(huì)存在較大的問題。在電流控制模式中，控制環(huán)路由電壓控制環(huán)和電流控制環(huán)組成，當(dāng)系統(tǒng)的占空比大于50%時(shí)，電流控制環(huán)就會(huì)不穩(wěn)定。
[0005]為了分析加入電流控制環(huán)路后反激式變換器的系統(tǒng)穩(wěn)定性，應(yīng)從其閉環(huán)傳輸函數(shù)進(jìn)行分析。為了簡化分析，把`反饋網(wǎng)絡(luò)和頻率補(bǔ)償電路去掉，則其剩下部分的傳輸函數(shù)為:
【權(quán)利要求】
1.一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，包括變壓器T、功率開關(guān)管Sn、LC濾波網(wǎng)絡(luò)、電阻反饋網(wǎng)絡(luò)、電流檢測單元、誤差放大器及其頻率補(bǔ)償電路、PWM調(diào)制器控制與驅(qū)動(dòng)電路；其中功率開關(guān)管Sn連接到輸入電源端和邏輯控制與驅(qū)動(dòng)電路；變壓器T的輸出接到LC濾波網(wǎng)絡(luò)，輸入接到電源輸入端；LC濾波網(wǎng)絡(luò)的輸出端分別接有電阻反饋網(wǎng)絡(luò)和電流檢測單元；誤差放大器相應(yīng)的頻率補(bǔ)償電路接在誤差放大器的輸出端；誤差放大器負(fù)向輸入端接有電阻采樣網(wǎng)絡(luò)的輸出，正向輸入端接基準(zhǔn)電壓Vref，其輸出端接到PWM調(diào)制器的輸入端；PWM調(diào)制器的輸入端分別接有誤差放大器的輸出和電流檢測單元的輸出，輸出端接的是邏輯控制與驅(qū)動(dòng)電路；振蕩器OSC分別給PWM調(diào)制器和邏輯控制與驅(qū)動(dòng)電路提供時(shí)鐘。
2.根據(jù)權(quán)利要求1所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，LC濾波器網(wǎng)絡(luò)包括濾波電感L、濾波電容Co，電阻為濾波電容Co的等效電阻，與濾波電容相串聯(lián)；所述濾波電容Co和等效電阻串聯(lián)后跨接在濾波電感L和地之間；所述濾波電感L 一端連接前級(jí)變壓器網(wǎng)絡(luò)T的輸出，另一端和濾波電容Co及其等效串聯(lián)電阻相連并作為LC濾波器網(wǎng)絡(luò)的輸出。
3.根據(jù)權(quán)利要求2所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，電流檢測網(wǎng)絡(luò)包括采樣電阻Rsmse,第一分壓電阻組RS1、RS2，第二分壓電阻組RS3、RS4，反饋電阻Rf和誤差放大器EA ；電阻Rsense兩端分別接有分壓電阻Rsi和分壓電阻Rs3 ;分壓電阻Rs2和分壓電阻Rsi相串聯(lián)，另一端接地；分壓電阻Rs4和分壓電阻Rs3相串聯(lián)，另一端接地；誤差放大器的正輸入端接在分壓電阻Rs2和分壓電阻Rsi之間，負(fù)輸入端接在分壓電阻Rs3和分壓電阻Rs4之間，輸出即為采樣電壓Vsmse ;反饋電阻Rf跨接在誤差放大器負(fù)輸入端和輸出之間。
4.根據(jù)權(quán)利要求3所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，PWM調(diào)制器電路連接方式如下:電流源Ib的正極連接到電源電壓，負(fù)極連接到NMOS管M0的漏端；NM0S管M0的柵端與其漏端相連，并與NMOS管M5的柵端相連，Mtl源端接地；NM0S管M5漏端與NMOS管M1源端相連，M5源端接 地；NM0S管M6漏端與NMOS管M7漏端相連，M6源端接地；NM0S管M1和NMOS管M2柵端分別是PWM調(diào)制器的兩個(gè)輸入端，漏端分別接PMOS管M3和PMOS管M4的漏端，PMOS管M3漏端與柵端短接，源端接正電源；PM0S管M4柵端接PMOS管M3柵端，源端接正電源；PM0S管M7柵端接PMOS管M4漏端，源端接正電源，漏端接NMOS管M6的漏端；PMOS管M8柵端接PMOS管M7漏端，源端接正電源，漏端接NMOS管M9漏端；NM0S管M9柵端接PMOS管M7漏端，源端接地，漏端接PMOS管M8漏端；PM0S管Mltl柵端接PMOS管M8漏端，源端接正電源，漏端接NMOS管M11漏端；NM0S管M11柵端接PMOS管M8漏端，源端接地，漏端接PMOS管MlO的漏端。
5.根據(jù)權(quán)利要求4所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，頻率補(bǔ)償電路包括密勒電容控制單元和動(dòng)態(tài)零點(diǎn)控制單元；所述密勒電容控制單元包括電容Cm和電流放大器；電流放大器包括NMOS管Ma-Mra, NMOS管Mc1-Mcn柵端連接在一起，它們有相同的偏置電壓Vb ；NM0S管Mc1-Mcn漏端連接在一起，最后連到誤差放大器輸出端V。；NM0S管Mc1-Mcn源端連接在一起，與電容Cm相連。
6.根據(jù)權(quán)利要求5所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，動(dòng)態(tài)零點(diǎn)控制單元連接方式如下:運(yùn)放A1的兩輸入端分別接在電容Cm和電阻R1，輸出端接在NMOS管M12的柵端；NM0S管Mni漏端接電容C111,柵端接電阻R2,源端接地；電阻R1 —端接地，一端接運(yùn)放A1輸入；NMOS管M12漏端接運(yùn)放A3的輸入端，源端接電阻R1的一端；運(yùn)放A3兩輸入端分別接M12漏端和NMOS管M13漏端，輸出端分別接PMOS管M14和PMOS管M15的柵端；NM0S管M13柵端接NMOS管M12柵端，源端接電阻R2 —端；PM0S管M14的柵端和PMOS管M15的柵端相連后接運(yùn)放A3的輸出，漏端分別接運(yùn)放A3的兩個(gè)輸入端，PMOS管M14和PMOS管M15源端都與正電源相連；電阻R2 —端與NMOS管M13和NMOS管M16源端相連，另一端接地；NM0S管M16源端與NMOS管M13源端相連，柵端與NMOS管M17柵端相連，漏端接到運(yùn)放A4的一個(gè)輸入端；運(yùn)放A4的兩個(gè)輸入端分別接到NMOS管M16和NMOS管M17的漏端，輸出接到PMOS管M18和PMOS管M19的柵端；NM0S管M17的源端接電阻R3的一端，柵端接到運(yùn)放A2的輸出端，漏端接到運(yùn)放A4的輸入端；電阻R3的一端接M17的源端，另一端接地；PM0S管M18和PMOS管M19的柵端相連，漏端分別接到運(yùn)放A4的輸入端，源端都接到正電源；運(yùn)放A2的兩輸入端分別接NMOS管M17的源端和NMOS管M2tl的柵端，輸出端接到NMOS管M17的柵端；NM0S管M2tl的源端接到電阻Rs的一端，柵端接運(yùn)放A2的輸入端，漏端接到電阻R4的一端；電阻R4的一端接正電源，另一端接NMOS管M20的漏端；電阻Rs的一端接NMOS管M2tl的源端，另一端接地；電流源Is的一端接正電源，另一端接NMOS管M2tl的源端；運(yùn)放A1、A2、A3、A4均采用誤差放大器。
7.根據(jù)權(quán)利要求6所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，誤差放大器電路包括偏置電路、差分輸入對電路和負(fù)載級(jí)放大電路； 所述偏置電路包括其正極連接到電源電壓的電流源Ibias,電流源Ibias負(fù)極連接到NMOS晶體管Mbl的漏極；晶體管Mbl的漏極連接到電流源上，柵極連接到NMOS晶體管Mb4的柵極上，源極連接到NMOS晶體管Mb2的漏極；晶體管Mb2的漏極連接到晶體管Mbl的源級(jí),柵極連接到晶體管Mbl的漏極上，源極連接到地；NM0S晶體管Mb3的漏極連接到晶體管Mb4的源極，柵極連接到晶體 管Mb2的柵極，源極連接到地；NM0S晶體管Mb4的漏極連接到PMOS晶體管Mb5的漏極，柵極連接到NMOS晶體管Mbl的柵極，源極連接到NMOS晶體管Mb3的漏極；PM0S晶體管Mb5的漏極連接到NMOS晶體管Mb4的漏極，柵極連接到PMOS晶體管M27的柵極，源極連接到電源電壓；NM0S晶體管Mb6的漏極連接到NMOS晶體管Mb7的源級(jí)，柵極連接到NMOS晶體管Mb2的柵極，源極連接到地；NM0S晶體管Mb7的漏極連接到PMOS晶體管Mb8的漏極，柵極連接到NMOS晶體管Mb4的柵極，源極連接到NMOS晶體管Mb6的漏極；PMOS晶體管Mb8的漏極連接到NMOS晶體管Mb7的漏極，柵極連接到其漏極，源極連接到電源電壓；PM0S晶體管Mb9的漏極連接到PMOS晶體管M21的源級(jí)，柵極連接PMOS晶體管Mb8的柵極，源極連接到電源電壓。
8.根據(jù)權(quán)利要求7所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，所述電阻反饋網(wǎng)絡(luò)包括兩個(gè)串聯(lián)的反饋電阻Rfl和反饋電阻Rf2，電阻Rfl —端接LC濾波網(wǎng)絡(luò)101的輸出，另一端接電阻Rf2 ;電阻Rf2 —段接電阻Rf 1，另一端接地；差分對輸入電路包括第一輸入PMOS管M21、第二輸入PMOS管M22 ;第一輸入PMOS管M21的漏極連接到M25的漏極，柵極連接電阻反饋網(wǎng)絡(luò)中反饋電阻Rfl和反饋電阻Rf2之間，源極連接晶體管Mb9的漏極；第二輸入PMOS管M22的漏極連接到晶體管M26的漏極，柵極連接到基準(zhǔn)電壓，源極連接到晶體管Mb9的漏極。
9.根據(jù)權(quán)利要求8所述的一種高穩(wěn)定性反激式DC-DC變換器，其特征在于，負(fù)載級(jí)放大電路的連接方式是，NMOS晶體管M25的漏極連接到PMOS晶體管M27的漏極，柵極連接NMOS晶體管Mbl的柵極，源極連接到NMOS晶體管M23的漏極；NM0S晶體管M26的漏極連接到PMOS晶體管M28的漏極，柵極連接到NMOS晶體管M25的柵極，源極連接到NMOS晶體管M24的漏極；NM0S晶體管M23的漏極連接到NMOS晶體管M25的源極，柵極連接到晶體管Mb2的柵極，源極連接到地；NM0S晶體管M24的漏極連接到NMOS晶體管M26的源極，柵極連接到NMOS晶體管M23的柵極，源極連接到地；PM0S晶體管M27的漏極連接到NMOS晶體管M25的漏極，柵極連接到PMOS晶體管Mb5的柵極，源極連接到PMOS晶體管M29的漏極；PM0S晶體管M28的漏極連接到NMOS晶體管M26的漏極，柵極連接到PMOS晶體管M27的柵極，源極連接到PMOS晶體管M30的漏極；PM0S晶體管M29的漏極連接到PMOS晶體管M27的源極，柵極連接到PMOS晶體管M27的漏極，源極連接到電源電壓；PM0S晶體管M30的漏極連接到PMOS 晶體管M28的源極，柵極連接到PMOS晶體管M29的柵極，源極連接到電源電壓。
【文檔編號(hào)】H02M1/12GK203423624SQ201320517586
【公開日】2014年2月5日 申請日期:2013年8月22日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】江金光, 汪家軻, 王江鵬 申請人:武漢大學(xué)