專利名稱：一種智能變電站鏈路冗余采樣值切換電路的制作方法
技術領域：
本實用新型屬于智能變電站技術領域，特別涉及一種智能變電站鏈路冗余采樣值切換電路。
背景技術：
智能變電站的應用是隨著智能變電站相關技術的工程化的不斷發(fā)展而推廣的，經歷了從簡單到復雜、從試點工程到小批量推廣的過程。智能變電站中與繼電保護應用相關的通信服務主要是GOOSE服務和SV服務，其中GOOSE服務主要用于過程層和間隔層設備之間的開關量傳輸，主要包括保護跳閘、啟動失靈、斷路器信息獲取等內容，也可以完成少量實時性要求不高的模擬量傳輸，主要是測控裝置的功能應用；SV服務主要是用于間隔層設備獲取采樣值。GOOSE和SV服務比較起來，SV實時性要求很高，通信流量也很大，從實現上來說，GOOSE的實現門檻更低一些，這也就導致了 GOOSE服務早于SV服務應用于智能變電站中。早期的SV應用基本都采用組網方式，首先是GOOSE和SV分開組網的應用方式，逐步發(fā)展到GOOSE和SV合并組網的應用方式。GOOSE和SV的工程應用嘗試有力地推動了智能變電站工程化應用，同時，隨著智能變電站試點工程的實施，GOOSE和SV的工程應用水平也在不斷提高，但是期間也暴露出一些問題，比較突出的問題就是繼電保護系統(tǒng)的可靠性的下降。在國網組織的基于GOOSE和SV組網應用的幾次智能變電站集中測試中，發(fā)現組網應用情況下SV服務出現了較多問題，一方面是各廠家裝置的完善程度不夠，另外一方面表現出組網應用情況下SV服務還有很多問題沒有得到根本解決，嚴重地影響了繼電保護系統(tǒng)的可靠性，這些問題直接導致了 441規(guī)范《智能變電站繼電保護技術規(guī)范》的出臺。國網《智能變電站繼電保護技術規(guī)范》確定了保護設備“直接采樣、直接跳閘”的實現方式，直采直跳方式從根本上回避了 SV采樣數據的同步問題和交換機的數據交換問題，這種方案不依賴于網絡，可以避免因使用交換機所帶來的一系列問題，而且采用直采方式采樣同步在IED設備完成，不依賴于時鐘源的同步脈沖，故整體技術性能及安全可靠性高。但對于跨間隔設備(如母線保護)，為實現“直接采樣、直接跳閘”，需提供大量的采樣值及GOOSE接口，帶來的直接問題是保護光口多，設備功耗及發(fā)熱量大，故障概率高。對于間隔多的應用場合，母線保護可能需要采用分布式方案，帶來的問題是增加了主機和子機的通訊環(huán)節(jié)，影響保護的整體可靠性。從智能變電站的技術方案來講，無論是現有的點對點應用方式，還是遠期的雙重化網絡方式，都必須充分考慮鏈路異常的可能性，并且防止單一鏈路異常情況下，裝置的功能不受到影響，是智能變電站過程層集成方式需要考慮的核心問題之一。

實用新型內容本實用新型的目的，在于提供一種智能變電站鏈路冗余采樣值切換電路，其可實現采樣值的在線無縫切換，保證任一鏈路故障情況下采樣值數據的傳輸可靠性不受影響。[0009]為了達成上述目的，本實用新型的解決方案是:一種智能變電站鏈路冗余采樣值切換電路，包括兩塊DSP插件和背板差分總線，第一塊DSP插件包括百兆SFP光模塊、PHY、第一 FPGA和第一 DSP，所述百兆SFP光模塊將外部輸入的百兆光信號轉換為百兆差分電信號，然后發(fā)送給PHY ;所述PHY經過內部編解碼后，再將數據通過RMII以太網高速接口發(fā)送給FPGA ;所述FPGA將前述解碼后的數據進行數據鏈路解析并將解碼后的數據分組存儲在內部FIFO中；同時，DSP通過EPPI同步高速接口將有效數據讀入該DSP的DDR，并發(fā)送給第一 FPGA ;所述第二塊DSP插件包括有相互連接的第二 FPGA和第二 DSP，所述第二 FPGA通過背板差分總線連接第一 FPGA，以同步第一 DSP發(fā)送給第一 FPGA的采樣數據。采用上述方案后，本實用新型在采樣值鏈路冗余情況下，無論是點對點和組網鏈路冗余，或者是雙重化網絡冗余方式，均可實現采樣值的在線無縫切換，保證任一鏈路故障情況下采樣值數據的傳輸可靠性不受影響。

圖1是本實用新型的結構框圖。
具體實施方式
以下將結合附圖，對本實用新型的技術方案進行詳細說明。本實用新型提供一種智能變電站鏈路冗余采樣值切換電路，包括DSP插件1、DSP插件2和背板差分總線。如圖1所示，DSP插件I包括百兆SFP光模塊、PHY、FPGA和DSP，所述DSP插件I通過光纖收發(fā)器可與外部光纖以太網連接，外部輸入的百兆光信號通過DSP插件I上的百兆SFP光模塊轉換為百兆差分電信號，然后經過阻容匹配的百兆差分通道，將以太網通訊數據發(fā)送給以太網物理層專用芯片PHY;所述以太網物理層專用芯片PHY經過內部編解碼后，將收到鏈路層(MAC)的數據通過RMII以太網高速接口發(fā)送給現場可編程門陣列芯片FPGA ;所述現場可編程門陣列芯片FPGA將解碼后的數據進行數據鏈路解析并將解碼后的數據分組存儲在內部數據緩存隊列FIFO中；同時，數字信號處理器芯片DSP通過EPPI同步高速接口將有效數據讀入數字信號處理器芯片DSP的外部同步存儲器DDR，完成存儲和處理。所述DSP插件2包括有相互連接的FPGA和DSP，為了保證DSP插件2中的DSP能收到同樣的數據內容，DSP插件I中的DSP會將采樣數據通過EPPI接口發(fā)送給現場可編程門陣列芯片FPGA，FPGA中的背板總線控制器會收集這些數據，并通過背板差分總線同步給DSP插件2中的FPGA。DSP插件2中的FPGA的背板總線控制器會將這些數據接收并填入數據緩沖隊列FIFO，供本板DSP讀取，隨后DSP插件2上的DSP便可對采樣值進行插值、計算等處理。DSP插件I中的DSP通過EPPI同步高速接口將數據寫入FPGA，FPGA通過高速串行口接至本板的LVDS差分驅動器，不同板卡之間的LVDS差分驅動器的輸出直接相連。根據鏈路控制數據可從任一個DSP插件的FPGA經過LVDS芯片傳輸到背板差分總線，然后再傳輸到另一個DSP插件的LVDS芯片，然后再傳輸到對應的FPGA，最終FPGA通過EPPI同步高速接口將數據寫入DSP，完成數據交換。[0019]兩塊DSP插件通過背板總線連接，根據鏈路控制數據可從一個DSP插件實時傳輸數據到另外一個DSP插件。在本實施例中，DSP插件I中的以太網物理層專用芯片采用88E3082，現場可編程門陣列芯片采用XC6SLX25，光纖收發(fā)器采用GTLS-1303-02MIL，DSP芯片采用ADSP-BF548。需要說明的是，以上所述實施例僅表達了本實用新型的實施方式，其描述較為具體和詳細，但并不能因此而理解為對本實用新型專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進，這些都屬于本實用新型的保護范圍。因此，本實用新型專利的保護范圍應以所附權利要求為準。
權利要求1.一種智能變電站鏈路冗余采樣值切換電路，其特征在于:包括兩塊DSP插件和背板差分總線，第一塊DSP插件包括百兆SFP光模塊、PHY、第一 FPGA和第一 DSP，所述百兆SFP光模塊將外部輸入的百兆光信號轉換為百兆差分電信號，然后發(fā)送給PHY ;所述PHY經過內部編解碼后，再將數據通過RMII以太網高速接口發(fā)送給FPGA ;所述FPGA將前述解碼后的數據進行數據鏈路解析并將解碼后的數據分組存儲在內部FIFO中；同時，DSP通過EPPI同步高速接口將有效數據讀入該DSP的DDR，并發(fā)送給第一 FPGA ;所述第二塊DSP插件包括有相互連接的第二 FPGA和第二 DSP，所述第二 FPGA通過背板差分總線連接第一 FPGA，以同步第一 DSP發(fā)送給第一 FPGA的采樣數據。
專利摘要本實用新型公開一種智能變電站鏈路冗余采樣值切換電路，包括兩塊DSP插件和背板差分總線，兩塊DSP插件之間的數據交換通過背板差分總線來實現。根據鏈路控制，數據可從任一個DSP插件的FPGA經過LVDS芯片傳輸到高速背板總線，然后再傳輸到另一個DSP插件的LVDS芯片，然后再傳輸到對應的FPGA，最終FPGA通過PPI高速同步并行接口將數據寫入邏輯運算DSP處理器，完成數據交換。本實用新型在采樣值鏈路冗余情況下均可實現采樣值的在線無縫切換，保證任一鏈路故障情況下采樣值數據的傳輸可靠性不受影響。
文檔編號H02J13/00GK203071658SQ20132006309
公開日2013年7月17日 申請日期2013年2月4日 優(yōu)先權日2013年2月4日
發(fā)明者趙燕茹, 楊臻, 周緯, 莫娟, 李力, 文繼峰, 呂航, 朱曉彤, 李廣華 申請人:中國電力科學研究院, 南京南瑞繼保電氣有限公司