半導(dǎo)體集成電路器件、電源設(shè)備以及控制電源設(shè)備的方法相關(guān)申請(qǐng)的交叉引用2012年4月20日提交的第2012-096467號(hào)日本專利申請(qǐng)的公開內(nèi)容(包括說明書、附圖和摘要)在此通過引用整體并入本文。技術(shù)領(lǐng)域本發(fā)明涉及半導(dǎo)體集成電路器件，并且例如涉及對(duì)適合用于電源設(shè)備的半導(dǎo)體集成電路器件有效的技術(shù)。

背景技術(shù)：
近年來，諸如蜂窩電話和數(shù)字家庭電器之類的各種電子設(shè)備變得更小、更輕、并且功能更為多樣。對(duì)于用于驅(qū)動(dòng)這些設(shè)備的電源設(shè)備而言，對(duì)于更高可靠性、小型化以及更為高效的需求日益增長(zhǎng)。由于開關(guān)電源設(shè)備具有諸如小尺寸和高效率之類的優(yōu)勢(shì)，因此開關(guān)電源設(shè)備被廣泛用作各種電子設(shè)備的DC電源。經(jīng)常用于開關(guān)電源設(shè)備的兩種控制方法是線性控制方法和非線性控制方法。代表性的線性控制方法是PWM(脈寬調(diào)制)控制方法，其通過使用固定頻率的PWM信號(hào)調(diào)整導(dǎo)通/關(guān)斷開關(guān)元件的時(shí)序來穩(wěn)定輸出電壓。另一方面，代表性的非線性控制方法是滯環(huán)控制方法，其中滯環(huán)比較器檢測(cè)輸出電壓對(duì)預(yù)定范圍(滯環(huán)寬度)的偏差，并且比較器的輸出控制開關(guān)元件的導(dǎo)通/關(guān)斷狀態(tài)。由于滯環(huán)控制方法具有響應(yīng)速度比PWM控制方法的響應(yīng)速度更高的優(yōu)勢(shì)，因此滯環(huán)控制方法受到關(guān)注。對(duì)于滯環(huán)控制方法而言，由模擬電路實(shí)現(xiàn)的模擬控制電源設(shè)備是常見的。然而，近年來，對(duì)于電源設(shè)備小型化的需求強(qiáng)烈，使得對(duì)模擬控制電源設(shè)備的研發(fā)進(jìn)展快速。模擬控制電源設(shè)備通過使用諸如放大器、電容器和電阻器之類的模擬電路執(zhí)行控制。另一方面，數(shù)字控制電源設(shè)備通過使用AD轉(zhuǎn)換器和數(shù)字控制器執(zhí)行數(shù)字控制。在數(shù)字控制電源設(shè)備中，由于控制電路的一部分由數(shù)字過程實(shí)現(xiàn)，因此可以減少一些部件，并且可以預(yù)期小型化。近年來，提出了均通過使用滯環(huán)控制方法實(shí)現(xiàn)具有高響應(yīng)速度的數(shù)字控制電源設(shè)備的多種方法(非專利文獻(xiàn)1和2)。將描述數(shù)字控制電源設(shè)備(非專利文獻(xiàn)1)。通過測(cè)量先前開關(guān)時(shí)段和開關(guān)周期的接通和斷開時(shí)間，獲得在接通和斷開時(shí)段中的電感器電流改變的斜率(tilt)作為第一測(cè)量結(jié)果。獲得經(jīng)采樣的電感器電流值作為第二測(cè)量結(jié)果。根據(jù)第一測(cè)量結(jié)果和第二測(cè)量結(jié)果，預(yù)測(cè)到達(dá)控制閾值的時(shí)間。數(shù)字控制電源設(shè)備并不要求高速AD轉(zhuǎn)換器和高速數(shù)字控制器，并且實(shí)現(xiàn)低功耗。現(xiàn)在將描述另一數(shù)字控制電源設(shè)備(非專利文獻(xiàn)2)。在接通時(shí)段期間的兩個(gè)點(diǎn)處采樣電感器電流，并且還在斷開時(shí)段中的兩個(gè)點(diǎn)采樣電感器電流。通過在四個(gè)點(diǎn)處采樣，獲得電感器電流改變的斜率。結(jié)合經(jīng)采樣的電感器電流值，預(yù)測(cè)到達(dá)控制閾值的時(shí)間。數(shù)字控制電源設(shè)備并不要求高速AD轉(zhuǎn)換器和高速數(shù)字控制器，并且實(shí)現(xiàn)低功耗?；诒景l(fā)明進(jìn)行現(xiàn)有技術(shù)調(diào)查，并且發(fā)現(xiàn)以下相關(guān)內(nèi)容。日本未審專利公開No.2008-125286(專利文獻(xiàn)1)公開了一種開關(guān)電源，其根據(jù)與在基準(zhǔn)電壓和輸出電壓之間的電壓值對(duì)應(yīng)的偏差預(yù)測(cè)后續(xù)周期的偏差并且基于預(yù)測(cè)的偏差執(zhí)行PWM控制。日本未審專利公開No.2011-166959(專利文獻(xiàn)2)公開了一種PWM控制的DC/DC轉(zhuǎn)換器，其通過基于多個(gè)過去周期中的誤差信號(hào)使PID計(jì)算進(jìn)行一半以增加PID計(jì)算速度來實(shí)現(xiàn)電源控制的改進(jìn)響應(yīng)?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1：日本未審專利申請(qǐng)公開No.2008-125286專利文獻(xiàn)2：日本未審專利申請(qǐng)公開No.2011-166959非專利文獻(xiàn)非專利文獻(xiàn)1：Stefanutti，W.，Mattavelli，P.，“FullyDigitalHysteresisModulationwithSwitchingTimePrediction”，IEEETransactionsonIndustryApplications，Vol.42，No.3，2006年5月/6月非專利文獻(xiàn)2：Vidal-Idiarte，E.，Carrejo，C.E.，Calvente，J.，Martinez-Salamero，L.，“Two-LoopDigitalSlidingModeControlofDC-DCPowerConvertersbasedonPredicativeInterpolation”，IEEETransactionsonIndustrialElectronics，Vol.58，No.6，2011年6月。

技術(shù)實(shí)現(xiàn)要素：
發(fā)明解決的問題使用滯環(huán)控制方法的模擬控制電源設(shè)備具有非常高的響應(yīng)速度的優(yōu)勢(shì)，但是受制于小型化。具體而言，在對(duì)于電源系統(tǒng)需要多個(gè)電源電壓的情形中，難于減少部件和小型化電源電路。測(cè)量電感器電流值類型的數(shù)字控制電源設(shè)備(諸如非專利文獻(xiàn)1和2中的數(shù)字控制電源設(shè)備)具有如下文所述的用于測(cè)量電感器電流值和電流改變的低效率、大量部件等的問題。此外，在非專利文獻(xiàn)1和2中的數(shù)字控制電源設(shè)備控制輸出電壓的情形中，電流反饋回路和電壓反饋回路是需要的，并且存在電路復(fù)雜并且難于小型化的問題。通過說明書和所附附圖的描述，其它一些目的和新穎性特征將變得清楚。用于解決問題的手段根據(jù)一個(gè)實(shí)施例的電源控制方法使用電壓預(yù)測(cè)值通過滯環(huán)控制來控制電源電路。作為一個(gè)示例，電源設(shè)備根據(jù)第一誤差信號(hào)和第二誤差信號(hào)生成誤差信號(hào)的預(yù)測(cè)值并且控制輸出電壓，使得預(yù)測(cè)值位于第一控制閾值和第二控制閾值之間。通過將在第一時(shí)序處的基于輸出電壓和基準(zhǔn)電壓之間的差值的誤差電壓轉(zhuǎn)換成數(shù)字值，獲得第一誤差信號(hào)。通過將在第二時(shí)序處的基于輸出電壓和基準(zhǔn)電壓之間的差值的誤差電壓進(jìn)行轉(zhuǎn)換，獲得第二誤差信號(hào)。根據(jù)該實(shí)施例，可以使電源設(shè)備小型化。附圖說明圖1是根據(jù)第一實(shí)施例的電源設(shè)備的框圖。圖2示出了根據(jù)第一實(shí)施例的電源控制電路的基本操作的流程。圖3是示出根據(jù)第一實(shí)施例的電源控制電路的詳細(xì)配置的圖。圖4是示出根據(jù)第一實(shí)施例的滯環(huán)運(yùn)算單元的詳細(xì)配置的圖。圖5是示出根據(jù)第一實(shí)施例的電源控制電路和電源設(shè)備的操作的說明圖。圖6A和圖6B是用于說明根據(jù)第一實(shí)施例的電源控制電路和電源設(shè)備的錯(cuò)誤操作的圖。圖7是用于說明根據(jù)第一實(shí)施例的滯環(huán)控制器中的滯環(huán)比較器的操作的圖。圖8是用于說明根據(jù)第一實(shí)施例的AD轉(zhuǎn)換器的操作范圍的圖。圖9是示出根據(jù)第一實(shí)施例的電源設(shè)備的部件的配置示例的圖。圖10是示出根據(jù)第一實(shí)施例的電源設(shè)備的部件的另一配置示例的圖。圖11是示出根據(jù)第一實(shí)施例的電源電路中的開關(guān)元件的具體示例的圖。圖12是示出作為比較性技術(shù)示例的電源控制電路(電源設(shè)備)的配置的圖。圖13是示出作為比較性技術(shù)示例的電源控制電路(電源設(shè)備)的操作的圖。圖14是根據(jù)第二實(shí)施例的預(yù)測(cè)控制器的框圖。圖15是示出根據(jù)第二實(shí)施例的預(yù)測(cè)控制的操作原理的圖。圖16是根據(jù)第三實(shí)施例的預(yù)測(cè)控制器的配置圖。圖17是示出根據(jù)第三實(shí)施例的預(yù)測(cè)控制的操作原理的圖。圖18是根據(jù)第四實(shí)施例的電源設(shè)備的配置圖。圖19是根據(jù)第四實(shí)施例的滯環(huán)運(yùn)算單元的配置圖。圖20是示出根據(jù)第四實(shí)施例的滯環(huán)比較器的操作原理的圖。圖21是根據(jù)第五實(shí)施例的電源設(shè)備配置圖。圖22是根據(jù)第五實(shí)施例的外部接口電路的框圖。圖23示出了根據(jù)第五實(shí)施例的電源控制電路和電源設(shè)備的操作的流程。圖24是根據(jù)第六實(shí)施例的電源設(shè)備的配置圖。圖25是根據(jù)第六實(shí)施例的通道控制電路的框圖。圖26是根據(jù)第六實(shí)施例的滯環(huán)運(yùn)算單元的框圖。圖27是示出控制模式設(shè)置寄存器的設(shè)置的圖。圖28A是電源通道序列器的配置圖，并且圖28B和圖28C示出根據(jù)電源通道序列器的電源設(shè)備的操作流程的示例。圖29是第七實(shí)施例的電源設(shè)備的配置圖。圖30是根據(jù)第七實(shí)施例的通道控制電路的框圖。圖31是示出電源通道序列器的設(shè)置表的圖。圖32是示出根據(jù)第七實(shí)施例的電源控制電路和電源設(shè)備的控制流程的示例的圖。圖33是示出根據(jù)第七實(shí)施例的電源控制電路和電源設(shè)備的操作流程圖的圖。圖34是示出根據(jù)第七實(shí)施例的電源控制電路和電源設(shè)備的操作流程圖的圖。圖35示出處理器的控制計(jì)算和AD轉(zhuǎn)換操作之間的關(guān)系的示例的圖。圖36是示出處理器的控制計(jì)算和AD轉(zhuǎn)換操作之間的關(guān)系的另一示例的圖。圖37A是AD轉(zhuǎn)換序列器的配置圖，并且圖37B和圖37C示出根據(jù)AD轉(zhuǎn)換序列器的設(shè)置的電源控制電路和電源設(shè)備的示例。具體實(shí)施方式首先，將描述本發(fā)明的發(fā)明人對(duì)非專利文獻(xiàn)1和2的數(shù)字控制電源設(shè)備所審查的內(nèi)容。非專利文獻(xiàn)1的數(shù)字控制電源設(shè)備可以根據(jù)通過先前開關(guān)周期中的接通/斷開時(shí)間和開關(guān)周期獲得的電感器電流改變的斜率來預(yù)測(cè)經(jīng)采樣的電感器電流值到達(dá)控制閾值的時(shí)間。因此，每開關(guān)周期所需的采樣次數(shù)的數(shù)目在理論上至少為1。因此，高速AD轉(zhuǎn)換器和高速數(shù)字控制器變得非必要，并且可以減少電源功耗。然而，由于通過先前開關(guān)周期中的接通/斷開時(shí)間和開關(guān)周期獲得用于預(yù)測(cè)的電流改變的斜率，因此當(dāng)在負(fù)載中突然出現(xiàn)變化時(shí)，無法做出精確預(yù)測(cè)。無法生成精確控制信號(hào)，使得響應(yīng)速度惡化。非專利文獻(xiàn)2的數(shù)字控制電源設(shè)備以實(shí)時(shí)方式通過經(jīng)采樣的電感器電流值獲得電感器電流改變的斜率，使得可以解決非專利文獻(xiàn)1的數(shù)字控制電源設(shè)備的響應(yīng)速度惡化的問題。然而，在具有如同非專利文獻(xiàn)2的數(shù)字控制電源設(shè)備的配置的數(shù)字控制電源設(shè)備中，使用電壓反饋回路和電流反饋回路這兩者。因此，電路配置復(fù)雜，并且難于使電路小型化。由于電感器電流和輸出電壓這兩者需要被采樣，因此需要使用兩個(gè)AD轉(zhuǎn)換器或者以分時(shí)的方式使用一個(gè)AD轉(zhuǎn)換器。因此，數(shù)字控制電源設(shè)備自身的功耗增加了。此外，在非專利文獻(xiàn)1和2的數(shù)字控制電源設(shè)備中，需要測(cè)量經(jīng)采樣的電感器電流值的斜率和電流改變的斜率。為此，考慮了將感測(cè)電阻器串聯(lián)耦合至電感器并且測(cè)量感測(cè)電阻器中生成的電壓的方法，提供與電感器并聯(lián)的用于感測(cè)的電感器、測(cè)量由用于感測(cè)的電感器感應(yīng)的電壓，并且測(cè)量電流值等的方法。然而，在生成在感測(cè)電阻器中的電壓的情形中，輸出電壓應(yīng)用至感測(cè)電阻器，并且輸出電流在感測(cè)電阻器中直接流動(dòng)，使得效率惡化。在提供用于感測(cè)的電感器的情形中，需要提供用于感測(cè)的電感器作為一個(gè)外部部件，使得數(shù)字控制電源設(shè)備中的部件的數(shù)目增加。在非專利文獻(xiàn)1和2的數(shù)字控制電源設(shè)備中，為了控制輸出電壓值，電壓反饋回路變?yōu)楸匾?。非專利文獻(xiàn)2的數(shù)字控制電源設(shè)備具有上述的電壓反饋回路。雖然在非專利文獻(xiàn)1的數(shù)字控制電源設(shè)備中未描述電壓反饋回路，但是在控制輸出電壓值的情形中，電壓反饋回路是必要的。在使用電壓和電流反饋回路的兩個(gè)回路的情形中，出現(xiàn)諸如電路復(fù)雜化并且難于小型化的問題。此外，將描述本發(fā)明的發(fā)明人對(duì)專利文獻(xiàn)1和2的數(shù)字控制電源設(shè)備所審查的內(nèi)容。在日本未審專利申請(qǐng)公開No.2008-125286中，未公開使用預(yù)測(cè)值的滯環(huán)控制方法，并且對(duì)電源控制的響應(yīng)的改進(jìn)并不充分。在日本未審專利申請(qǐng)公開No.2011-166959中，并未公開自身使用預(yù)測(cè)值的技術(shù)，并且對(duì)電源控制的響應(yīng)的改進(jìn)并不充分。鑒于上述問題，得出下面的一些實(shí)施例。在下文中將參考附圖詳細(xì)描述實(shí)施例。在下面的實(shí)施例中，當(dāng)需要便利時(shí)，本發(fā)明將分為多個(gè)章節(jié)或?qū)嵤├M(jìn)行描述。除非另有具體說明，否則這些章節(jié)或?qū)嵤├窍嚓P(guān)的，一個(gè)章節(jié)或?qū)嵤├c另一章節(jié)或?qū)嵤├囊粋€(gè)部分或所有部分的修改、應(yīng)用示例、具體描述、補(bǔ)充描述等相關(guān)。在下面的實(shí)施例中，在提及要素的數(shù)字等(包括部件的數(shù)目、數(shù)值、量、范圍等)的情形中，本發(fā)明并非旨在限制具體數(shù)字，而是可以運(yùn)用大于或小于該具體數(shù)字的數(shù)字，除非在明確指出的情形中或在本發(fā)明在原理上明確限于具體數(shù)字的情形中。此外，在下面的實(shí)施例中，除非明確指出的情形或是組件被認(rèn)為明顯需要的情形，否則組件(包括操作、時(shí)序圖、以及操作步驟)并非總是需要。類似地，在下面的實(shí)施例中，除非明確指出的情形或是在原理上被認(rèn)為是明顯不同的情形，在涉及組件的形狀、位置關(guān)系等的情形中，本發(fā)明包括與該形狀等相近或類似的形狀等。數(shù)字等(包括部件的數(shù)字、數(shù)值、量、范圍等)也是類似地處理。在用于說明實(shí)施例的所有附圖中，相同或相關(guān)參考數(shù)字被指定給具有相同功能的部件或構(gòu)件，并且將不重復(fù)對(duì)其的描述。在下面的實(shí)施例中，除非需要的情形，原則上將不重復(fù)對(duì)相同或相似部件的描述。在一些實(shí)施例中，模數(shù)轉(zhuǎn)換將被描述為AD轉(zhuǎn)換，并且模數(shù)轉(zhuǎn)換器將被描述為AD轉(zhuǎn)換器。在一些實(shí)施例中，符號(hào)(n)將被附接至誤差信號(hào)(Vde)和預(yù)測(cè)值(Vpr)的一些。假定誤差信號(hào)(Vde(n))和預(yù)測(cè)值(Vpr(n))表達(dá)在第n個(gè)周期中的誤差信號(hào)和預(yù)測(cè)值。在一些實(shí)施例中，“n”表示自然數(shù)。此外，在X個(gè)周期之后的誤差信號(hào)(Vde(n+X))和預(yù)測(cè)值(Vpr(n+X))的表達(dá)式使用在第n個(gè)周期中的誤差信號(hào)(Vde(n))和預(yù)測(cè)值(Vpr(n))作為參考表達(dá)在X個(gè)周期后的誤差信號(hào)和預(yù)測(cè)值。類似地，在Y個(gè)周期之前的誤差信號(hào)(Vde(n-Y))和預(yù)測(cè)值(Vpr(n-Y))的表達(dá)式使用在第n個(gè)周期中的誤差信號(hào)(Vde(n))和預(yù)測(cè)值(Vpr(n))作為參考表達(dá)在Y個(gè)周期之前的誤差信號(hào)和預(yù)測(cè)值。在此情形中，“Y”表示自然數(shù)。第一實(shí)施例1.基本配置及其操作在圖1中，電源設(shè)備1具有供應(yīng)輸入電壓(Vin)并且輸出輸出電壓(Vout)的配置。電源設(shè)備1包括輸入電源端子IN、接地側(cè)輸入電源端子GNDI、輸出電源端子OUT、接地側(cè)輸出電源端子GNDO、開關(guān)元件SW、平滑電路(SC)4、電源控制電路(PSC)5、以及驅(qū)動(dòng)器(Dr)6?？巛斎腚娫炊俗覫N和接地側(cè)輸入電源端子GNDI施加輸入電壓(Vin)。在輸出電源端子OUT和接地側(cè)輸出電源端子GNDO之間生成輸出電壓(Vout)。跨接地側(cè)輸入電源端子GNDI和接地側(cè)輸出電源端子GNDO施加為0V的接地電壓。開關(guān)元件SW包括開關(guān)元件(HSD)2和開關(guān)元件(LSD)3。開關(guān)元件SW重復(fù)接通/斷開操作以控制電源設(shè)備1的輸出電壓(Vout)。開關(guān)元件3在開關(guān)元件2處于斷開狀態(tài)時(shí)變?yōu)榻油顟B(tài)以確保電源設(shè)備1的輸出電流路徑，并且在開關(guān)元件2處于接通狀態(tài)時(shí)變?yōu)閿嚅_狀態(tài)。平滑電路4具有電感器L和電容器C，并且平滑從一個(gè)開關(guān)元件SW接收的電壓。電源設(shè)備1是用于通過數(shù)字受控的控制信號(hào)(Vc)來控制開關(guān)元件SW的接通/斷開狀態(tài)，以將輸入電壓(Vin)轉(zhuǎn)換為期望輸出電壓(Vout)的DC/DC轉(zhuǎn)換器。在下文中，圖1中示出的并且具有輸入電源端子IN、接地側(cè)輸入電源端子GND1、輸出電源端子OUT、接地側(cè)輸出電源端子GNDO、開關(guān)元件SW、平滑電路4和驅(qū)動(dòng)器6的電路將稱為電源電路DK。電源控制電路(PSC)5具有模擬前端電路(AFE)7和數(shù)字控制器(DC)8。模擬前端電路7具有作為誤差放大器的差分放大器(AMP)9、模數(shù)轉(zhuǎn)換器(ADC)10和目標(biāo)電壓設(shè)置電路(REF)11。目標(biāo)電壓設(shè)置電路11是用于基于用于電源設(shè)備的輸出電壓(Vout)的基準(zhǔn)電壓確定目標(biāo)電壓(Vref)的電路。差分放大器9放大輸出電壓(Vout)和目標(biāo)電壓(Vref)之間的差值(誤差)，并且輸出所得電壓作為差分(誤差)電壓(Ve)。差分放大器9的差值增益并非總是大于1并且超過0。它可以包括1或更少并且包括負(fù)增益。AD轉(zhuǎn)換器10將來自差分放大器9的差分電壓(Ve)轉(zhuǎn)換成數(shù)字值并且輸出該數(shù)字值作為誤差信號(hào)(Vde)。數(shù)字控制器8基于來自AD轉(zhuǎn)換器10的誤差信號(hào)(Vde)生成控制控制信號(hào)(Vc)以控制開關(guān)元件SW的接通/斷開操作。驅(qū)動(dòng)器6是接收從數(shù)字控制器8輸出的控制信號(hào)(Vc)，并且基于控制信號(hào)(Vc)輸出驅(qū)動(dòng)信號(hào)以控制開關(guān)元件SW的接通/斷開操作。耦合關(guān)系和信號(hào)流總結(jié)如下。輸入電源端子IN耦合至開關(guān)元件SW2。開關(guān)元件SW耦合至接地側(cè)輸入電源端子GNDI。電感器L的一個(gè)端部耦合至開關(guān)元件SW。電感器L的另一端部耦合至電容器C的一個(gè)端部。電容器C的一個(gè)端部和輸出電源端子OUT彼此耦合。電容器C的另一端部耦合至接地側(cè)輸出電源端子GNDO。電容器C的另一端部和差分放大器9的反向輸入端子彼此耦合。來自電容器C的另一端部的輸出電壓(Vout)被供應(yīng)至差分放大器9的反向輸入端子。目標(biāo)電壓設(shè)置電路11的輸出耦合至差分放大器9的正向輸入端子。來自目標(biāo)電壓設(shè)置電路11的目標(biāo)電壓(Vref)被供應(yīng)至差分放大器9的正向輸入端子。差分放大器9的輸出耦合至AD轉(zhuǎn)換器10的輸入端子。來自差分放大器9的差分電壓(Ve)被供應(yīng)至AD轉(zhuǎn)換器10。AD轉(zhuǎn)換器10的輸出和數(shù)字控制器8的輸入端子被耦合。來自AC轉(zhuǎn)換器10的誤差信號(hào)(Vde)被供應(yīng)至數(shù)字控制器8。數(shù)字控制器8的輸出耦合至驅(qū)動(dòng)器6的輸入端子。來自數(shù)字控制器8的控制信號(hào)(Vc)被供應(yīng)至驅(qū)動(dòng)器6。驅(qū)動(dòng)器6的輸出耦合至開關(guān)元件SW。來自驅(qū)動(dòng)器6的驅(qū)動(dòng)信號(hào)被供應(yīng)至開關(guān)元件SW。由于沒有運(yùn)用與非專利文獻(xiàn)1和2中相似的測(cè)量電感器電流的配置，因此可以使電源設(shè)備小型化。接著，將描述電源控制電路5的操作。圖2示出了電源控制電路的基本操作的流程。差分放大器9放大在輸出電源端子OUT和接地側(cè)輸出電源端子GNDO之間生成的輸出電壓(Vout)與由目標(biāo)電壓設(shè)置電路11生成的目標(biāo)電壓(Vref)之間的差值，并且輸出所得的電壓作為差分電壓(Ve)。AD轉(zhuǎn)換器10對(duì)差分電壓(Ve)執(zhí)行AD轉(zhuǎn)換處理以生成誤差信號(hào)(Vde)。更具體而言，AD轉(zhuǎn)換器10在第一時(shí)序之前的第二時(shí)序處將作為差分電壓(Ve)的第一差分電壓轉(zhuǎn)換為的數(shù)字值以生成作為誤差信號(hào)(Vde)的第二誤差電壓(步驟S31)。在第一時(shí)序處，作為差分電壓(Ve)的第二差分電壓被轉(zhuǎn)換為數(shù)字值以生成作為誤差信號(hào)(Vde)的第一誤差信號(hào)(步驟S32)。數(shù)字控制器8基于誤差信號(hào)(Vde)生成控制信號(hào)(Vc)。更具體而言，數(shù)字控制器8在比第一時(shí)序晚的第三時(shí)序處根據(jù)第一誤差信號(hào)和第二誤差信號(hào)生成誤差信號(hào)(Vde)的預(yù)測(cè)值(Vpr)(步驟S33)。生成控制信號(hào)(Vc)使得預(yù)測(cè)值(Vpr)位于作為高電平控制閾值的第一控制閾值(Vth1)和作為比第一控制閾值(Vth1)小的低電平控制閾值的第二控制閾值(Vth2)之間(步驟S34)。第一控制閾值(Vth1)和第二控制閾值(Vth2)是數(shù)字值。驅(qū)動(dòng)器6基于控制信號(hào)(Vc)輸出驅(qū)動(dòng)信號(hào)。開關(guān)元件SW的切換受驅(qū)動(dòng)信號(hào)控制。平滑電路4對(duì)從開關(guān)元件SW供應(yīng)的電壓進(jìn)行平滑并且輸出所得的電壓作為輸出電壓(Vout)。上述的電源控制電路5控制輸出電壓(Vout)，使得預(yù)測(cè)值(Vpr)位于第一控制閾值(Vth1)和第二控制閾值(Vth2)之間。預(yù)測(cè)值(Vpr)是在比第一時(shí)序和第二時(shí)序晚的第三時(shí)序處的值。因此，通過使用預(yù)測(cè)值(Vpr)，改進(jìn)響應(yīng)。此外，根據(jù)預(yù)測(cè)值(Vpr)與第一和第二控制閾值(Vth1和Vth2)之間的關(guān)系，可以迅速地控制輸出電壓(Vout)。更具體而言，當(dāng)滿足預(yù)測(cè)值(Vpr)＜第二控制閾值(Vth2)的關(guān)系時(shí)，控制信號(hào)(Vc)被設(shè)置為開關(guān)元件2接通并且開關(guān)元件3斷開時(shí)的信號(hào)電平。當(dāng)滿足預(yù)測(cè)值(Vpr)＞第一控制閾值(Vth1)的關(guān)系時(shí)，控制信號(hào)(Vc)被設(shè)置為開關(guān)元件2斷開并且開關(guān)元件3接通時(shí)的信號(hào)電平。當(dāng)滿足第二控制閾值(Vth2)＜預(yù)測(cè)值(Vpr)＜第一控制閾值(Vth1)的關(guān)系時(shí)，控制信號(hào)(Vc)維持當(dāng)前信號(hào)電平。由于可以基于預(yù)測(cè)值(Vpr)與第一和第二控制閾值(Vth1和Vth2)之間的關(guān)系迅速地確定控制信號(hào)(Vc)的信號(hào)電平，因此響應(yīng)高速。由于這些原因，可以改進(jìn)電源設(shè)備1的響應(yīng)。2.具體配置及其操作圖3是示出電源控制電路的詳細(xì)配置的圖。圖4是示出數(shù)字控制器中滯環(huán)運(yùn)算單元的詳細(xì)配置的圖。圖5是示出電源控制電路和電源設(shè)備的操作的說明圖。圖6是用于說明電源控制電路和電源設(shè)備的錯(cuò)誤操作的的圖。圖7是用于說明滯環(huán)控制器中滯環(huán)比較器的操作的圖。圖8是用于說明AD轉(zhuǎn)換器的操作范圍的圖。將更具體地描述第一實(shí)施例的配置和操作。如圖3所示，數(shù)字控制器(DC)8具有時(shí)鐘生成電路(CC)12和滯環(huán)運(yùn)算單元(HAU)13。時(shí)鐘生成電路12包括PLL(鎖相環(huán))振蕩器14和分頻器(DV)15。PLL振蕩器14生成電源控制電路5的基準(zhǔn)時(shí)鐘。分頻器15將由PLL振蕩器14生成的基準(zhǔn)時(shí)鐘的頻率進(jìn)行劃分以生成用于AD轉(zhuǎn)換器10的采樣時(shí)鐘(CLK1)和用于滯環(huán)運(yùn)算單元13的多個(gè)操作時(shí)鐘(CLK2和CLK3)。AD轉(zhuǎn)換器10通過使用采樣時(shí)鐘(CLK1)將來自差分放大器9的差分電壓(Ve)轉(zhuǎn)換為數(shù)字值，并且輸出所得結(jié)果作為誤差信號(hào)(Vde)。滯環(huán)運(yùn)算單元13根據(jù)操作時(shí)鐘(CLK2和CLK3)基于來自AD轉(zhuǎn)換器10的誤差信號(hào)(Vde)生成控制信號(hào)(Vc)以控制開關(guān)元件SW的接通/斷開操作。信號(hào)流總結(jié)如下。從PLL振蕩器14輸出基準(zhǔn)時(shí)鐘，并且將其供應(yīng)至分頻器15。從分頻器15輸出時(shí)鐘(CLK1)，并且將其供應(yīng)至AD轉(zhuǎn)換器10。從分頻器15輸出時(shí)鐘CLK2和CLK3，并且將其供應(yīng)至滯環(huán)運(yùn)算單元13。從AC轉(zhuǎn)換器10輸出誤差信號(hào)(Vde)，并且將其供應(yīng)至滯環(huán)運(yùn)算單元13。從滯環(huán)運(yùn)算單元13輸出控制信號(hào)(Vc)并且將其供應(yīng)至驅(qū)動(dòng)器6。圖4的滯環(huán)運(yùn)算單元13具有預(yù)測(cè)控制器(PC)16、滯環(huán)控制器(HC)17和寄存器控制單元(RCU)18。預(yù)測(cè)控制器16具有控制寄存器(第三寄存器PRTR)CR3、寄存器(保持電路)R1和預(yù)測(cè)運(yùn)算單元(P-AU)19。寄存器R1基于時(shí)鐘CLK3的操作存儲(chǔ)來自AD轉(zhuǎn)換器10的上一周期中的誤差信號(hào)(Vde(n-1))并且逐個(gè)周期地更新該值?？刂萍拇嫫鰿R3將作為控制參數(shù)之一的系數(shù)(Tpr)存儲(chǔ)為獲得預(yù)測(cè)值(Vpr(n))所需的預(yù)測(cè)時(shí)段。系數(shù)(Tpr)是數(shù)字值?？梢允褂脕碜约拇嫫骺刂茊卧?8的寄存器更新信號(hào)(V3)來更新存儲(chǔ)在控制寄存器CR3中的作為控制參數(shù)之一的系數(shù)(Tpr)的值。預(yù)測(cè)運(yùn)算單元19基于時(shí)鐘CLK2的操作接收前一周期中的誤差信號(hào)(Vde(n-1))和當(dāng)前誤差信號(hào)(Vde(n))，并且計(jì)算在預(yù)測(cè)時(shí)段(Tpr)之后的誤差信號(hào)(Vde)，即，預(yù)測(cè)值(Vpr(n))。預(yù)測(cè)運(yùn)算單元19通過等式1獲得Vpr(n)。TS表示AD轉(zhuǎn)換器10的采樣率。等式1在說明書中將顯示一些等式。在等式中，僅寫入標(biāo)號(hào)而未描述它們的項(xiàng)。在等式1中，Vpr(n)表示預(yù)測(cè)值(Vpr(n))，Vde(n)表示當(dāng)前誤差信號(hào)(Vde(n))，Vpr(n-1)表示前一周期中的誤差信號(hào)(Vde(n-1))，Tpr指示預(yù)測(cè)時(shí)段(Tpr)，而Ts指示AD轉(zhuǎn)換器(ADC)的采樣率。滯環(huán)控制器17具有控制寄存器(第一寄存器LVTR)CR1、控制寄存器(第二寄存器HVTR)CR2和滯環(huán)比較器H-AU20。控制寄存器CR2存儲(chǔ)用于滯環(huán)控制的高電平控制閾值(Vth1)。控制寄存器CR1存儲(chǔ)用于滯環(huán)控制的低電平控制閾值(Vth2)?？刂崎撝?Vth2)小于控制閾值(Vth1)。在控制寄存器CR1和CR2中存儲(chǔ)的兩個(gè)控制閾值(Vth1和Vth2)可以由來自寄存器控制單元18的寄存器更新信號(hào)(V1和V2)更新。寄存器控制單元18經(jīng)由通信線路I/O接收來自個(gè)人計(jì)算機(jī)等的電源設(shè)備外部的外部設(shè)備的外部指令，并且設(shè)置控制寄存器CR1、CR2和CR3的值。由于可以從電源設(shè)備的外部設(shè)置控制參數(shù)(Tpr)、高電平控制閾值(Vth1)和低電平控制閾值(Vth2)，因此可以根據(jù)輸出電壓供應(yīng)的負(fù)載靈活地改變這些參數(shù)。滯環(huán)比較器20基于來自預(yù)測(cè)運(yùn)算單元19的預(yù)測(cè)值(Vpr(n))、來自AD轉(zhuǎn)換器10的當(dāng)前誤差信號(hào)(Vde(n))與兩個(gè)控制閾值(Vth1和Vth2)之間的比較的結(jié)果生成控制信號(hào)(Vc)。在檢測(cè)到錯(cuò)誤操作(將在后文描述)的情形中，向寄存器控制單元18輸出錯(cuò)誤操作信號(hào)(Vm)。信號(hào)流總結(jié)如下。從AC轉(zhuǎn)換器10向寄存器R1供應(yīng)誤差信號(hào)(Vde(n))。當(dāng)從分頻器15供應(yīng)時(shí)鐘信號(hào)CLK3時(shí)，輸出前一周期的誤差信號(hào)(Vde(n-1))。向預(yù)測(cè)運(yùn)算單元19供應(yīng)來自寄存器R1的前一周期的誤差信號(hào)(Vde(n-1))，從AD轉(zhuǎn)換器10供應(yīng)誤差信號(hào)(Vde(n))，從分頻器15供應(yīng)時(shí)鐘CLK2，以及從控制寄存器CR1供應(yīng)預(yù)測(cè)時(shí)段(Tpr)，使得輸出預(yù)測(cè)值(Vpr(n))。向滯環(huán)比較器20供應(yīng)來自預(yù)測(cè)運(yùn)算單元(P-AU)19的預(yù)測(cè)值(Vpr(n))，從控制寄存器CR1供應(yīng)第一控制閾值(Vth1)，從控制寄存器CR2供應(yīng)第二控制閾值(Vth2)，從AD轉(zhuǎn)換器10供應(yīng)誤差信號(hào)(Vde(n))，以及從分頻器15供應(yīng)時(shí)鐘CLK2。因此，從滯環(huán)比較器20輸出控制信號(hào)Vc。寄存器控制電路18輸出寄存器更新信號(hào)V1至控制寄存器CR1、輸出寄存器更新信號(hào)V2至寄存器CR2，并且輸出寄存器更新信號(hào)V3至寄存器CR3。向寄存器控制電路18供應(yīng)錯(cuò)誤操作信號(hào)Vm。寄存器更新信號(hào)(V1、V2和V3)分別表示用于更新寄存器CR1、CR2和CR3的數(shù)據(jù)信號(hào)。將參照?qǐng)D5描述電源控制電路5(電源設(shè)備1)的操作。電源控制電路5(電源設(shè)備1)在兩種模式下操作：預(yù)測(cè)操作的正常模式以及錯(cuò)誤操作模式。在正常模式中，控制寄存器CR1、CR2和CR3的值被優(yōu)化，并且因AD轉(zhuǎn)換處理和控制計(jì)算而出現(xiàn)的延遲的影響被預(yù)測(cè)控制抑制。在下文中，將描述電源控制電路5(電源設(shè)備1)在正常模式中的操作。來自差分放大器9的差分電壓(Ve)通過AD轉(zhuǎn)換器10被轉(zhuǎn)換成數(shù)字誤差信號(hào)(Vde)。AD轉(zhuǎn)換中的延遲時(shí)間(Tad)由于AD轉(zhuǎn)換處理存在于差分電壓(Ve)和誤差信號(hào)(Vde)之間。接著，通過使用對(duì)應(yīng)于第一時(shí)序的當(dāng)前誤差信號(hào)(Vde(n))和對(duì)應(yīng)于第二時(shí)序的前一周期中的誤差信號(hào)(Vde(n-1))，預(yù)測(cè)對(duì)應(yīng)于第三時(shí)序的在預(yù)測(cè)時(shí)段(Tpr)之后的誤差信號(hào)(Vde)，即，預(yù)測(cè)值(Vpr(n))，參見等式1。在圖5中，預(yù)測(cè)值(Vpr)被置于耦合當(dāng)前誤差信號(hào)(Vde(n))和前一周期中的誤差信號(hào)(Vde(n-1))的線段上。在圖6A和圖6B中，當(dāng)前誤差信號(hào)(Vde(n))和前一周期中的誤差信號(hào)(Vde(n-1))之間的時(shí)段對(duì)應(yīng)于AD轉(zhuǎn)換器10的采樣率(Ts)。由于在預(yù)測(cè)運(yùn)算單元19中的控制計(jì)算中的延遲時(shí)間(Tc2)在獲得預(yù)測(cè)值(Vpr)時(shí)出現(xiàn)，因此在時(shí)間T5處輸出預(yù)測(cè)值(Vpr(n))。當(dāng)所獲得的預(yù)測(cè)值(Vpr(n))變得小于第二控制閾值(Vth2)時(shí)，控制信號(hào)(Vc)上升(時(shí)間t6)并且變?yōu)楦唠娖?H)。當(dāng)所獲得的預(yù)測(cè)值(Vpr(n))變得大于第一控制閾值(Vth1)時(shí)，控制信號(hào)(Vc)下降(時(shí)間t7)并且變?yōu)榈碗娖?L)。由于在滯環(huán)比較器20的控制計(jì)算中出現(xiàn)延遲時(shí)間(Tc1)，因此在實(shí)踐中控制信號(hào)(Vc)在時(shí)間t3處上升并且變?yōu)楦唠娖?H)，并且控制信號(hào)(Vc)在時(shí)間t4處下降并且變?yōu)榈碗娖?L)。為了顯示預(yù)測(cè)操作的效果，在圖6A和圖6B中也顯示了沒有預(yù)測(cè)生成的控制信號(hào)(Vc)以與兩個(gè)控制閾值(Vth1和Vth2)直接對(duì)比。在表示控制信號(hào)(Vc)的波形圖中由點(diǎn)線示出控制信號(hào)(Vc)?？刂菩盘?hào)(Vc)在時(shí)間t8處上升并且在時(shí)間t9處下降。通過使用預(yù)測(cè)值(Vpr)生成控制信號(hào)(Vc)，可以抑制由AD轉(zhuǎn)換處理和控制計(jì)算引起的延遲的影響。如圖5所示，為了增加電源控制的精確度，AD轉(zhuǎn)換處理中的采樣頻率(周期之間的時(shí)段，采樣率(Ts))被設(shè)計(jì)為或被設(shè)置為顯著高于開關(guān)元件SW的開關(guān)頻率。前提是當(dāng)控制信號(hào)(Vc)為H時(shí)開關(guān)元件2接通、開關(guān)元件3斷開并且控制輸出電壓以增加。當(dāng)控制信號(hào)(Vc)為L(zhǎng)時(shí)，開關(guān)元件2斷開、開關(guān)元件3接通并且控制輸出電壓以降低。實(shí)踐中，當(dāng)控制信號(hào)(Vc)為H時(shí)，可以將輸出電壓(Vout)控制為降低，而當(dāng)控制信號(hào)(Vc)為L(zhǎng)時(shí)，可以將輸出電壓(Vout)控制為增加。另一方面，當(dāng)控制寄存器CR1、CR2和CR3的值是不適當(dāng)?shù)闹禃r(shí)，這可以是因預(yù)測(cè)控制所致的錯(cuò)誤操作狀態(tài)，并且電源控制電路5(電源設(shè)備1)進(jìn)入錯(cuò)誤操作模式。參照?qǐng)D6A和圖6B，將描述電源控制電路5(電源設(shè)備1)的預(yù)測(cè)的錯(cuò)誤操作的示例。(1)第一錯(cuò)誤操作模式當(dāng)設(shè)置過長(zhǎng)的預(yù)測(cè)時(shí)段(Tpr)時(shí)，存在輸出電壓(Vout)偏離目標(biāo)電壓(Vref)并且穩(wěn)定的情形。具體而言，如圖6A所示，當(dāng)電源設(shè)備1的輸出電壓(Vout)因負(fù)載的突然改變而突然改變時(shí)，這種情形出現(xiàn)。做出誤差確定，使得當(dāng)誤差信號(hào)(Vde)超過第一控制閾值(Vth1)時(shí)并且在此之后朝目標(biāo)值(0)降低，在到達(dá)目標(biāo)值(0)之前，根據(jù)當(dāng)前誤差信號(hào)(Vde(n))和前一周期中誤差信號(hào)(Vde(n-1))獲得的預(yù)測(cè)值(Vpr(n))變得低于第二控制閾值(Vth2)。因此，控制信號(hào)(Vc)上升，用于增加輸出電壓(Vout)的控制啟動(dòng)，結(jié)果，輸出電壓(Vout)因此偏離目標(biāo)電壓(Vref)。在此情形中，供應(yīng)至負(fù)載的電源電壓大于所需值的狀態(tài)不斷持續(xù)，并且在一些情形中，損壞負(fù)載。該狀態(tài)可以不僅在過長(zhǎng)的預(yù)測(cè)時(shí)段(Tpr)中出現(xiàn)，也在兩個(gè)控制閾值(Vth1和Vth2)之間的差值過小的情形中出現(xiàn)。在誤差信號(hào)(Vde(n))超過第一控制閾值(Vth1)并且預(yù)測(cè)值(Vpr(n))變得低于第二控制閾值(Vth2)時(shí)，第一錯(cuò)誤操作模式出現(xiàn)。(2)第二錯(cuò)誤操作模式如在第一錯(cuò)誤操作模式中一樣，當(dāng)設(shè)置過長(zhǎng)的預(yù)測(cè)時(shí)段(Tpr)時(shí)，存在輸出電壓(Vout)偏離目標(biāo)電壓(Vref)并且穩(wěn)定的情形。具體而言，如圖6B所示，當(dāng)電源的輸出電壓(Vout)因負(fù)載的突然改變而突然改變時(shí)，這種情形出現(xiàn)。做出誤差確定，使得當(dāng)誤差信號(hào)(Vde)低于第二控制閾值(Vth2)時(shí)并且在此之后朝目標(biāo)值(0)增加，在到達(dá)目標(biāo)值(0)之前，根據(jù)當(dāng)前誤差信號(hào)(Vde(n))和前一周期中誤差信號(hào)(Vde(n-1))獲得的預(yù)測(cè)值(Vpr(n))超過第一控制閾值(Vth1)。因此，控制信號(hào)(Vc)上升，用于降低輸出電壓(Vout)的控制啟動(dòng)，結(jié)果，輸出電壓(Vout)因此偏離目標(biāo)電壓(Vref)。在此情形中，供應(yīng)至負(fù)載的電源電壓小于所需值的狀態(tài)不斷持續(xù)，并且在一些情形中，負(fù)載變得不能工作。該狀態(tài)可以不僅在過長(zhǎng)的預(yù)測(cè)時(shí)段(Tpr)中出現(xiàn)，也在兩個(gè)控制閾值(Vth1和Vth2)之間的差值過小的情形中出現(xiàn)。在誤差信號(hào)(Vde(n))低于第二控制閾值(Vth2)并且預(yù)測(cè)值(Vpr(n))超過第一控制閾值(Vth1)時(shí)，第二錯(cuò)誤操作模式出現(xiàn)。如上所述，當(dāng)控制寄存器CR1、CR2和CR3的值未被優(yōu)化并且預(yù)測(cè)時(shí)段(Tpr)過長(zhǎng)或者控制閾值(Vth1和Vth2)之間的差值過小時(shí)，導(dǎo)致第一或第二錯(cuò)誤操作模式。因此，用于防止預(yù)測(cè)錯(cuò)誤操作的措施是必要的。導(dǎo)致兩種錯(cuò)誤操作的可能性由本發(fā)明的發(fā)明人首次發(fā)現(xiàn)。接著，將描述滯環(huán)比較器20的操作，其中考慮針對(duì)預(yù)測(cè)的錯(cuò)誤操作的措施。如圖7所示，根據(jù)來自預(yù)測(cè)運(yùn)算單元19的Vpr(n)、來自AD轉(zhuǎn)換器10的Vde(n)與兩個(gè)控制閾值(Vth1和Vth2)之間的比較的結(jié)果，生成控制信號(hào)(Vc)。(A)正常模式在下面的三個(gè)狀態(tài)中，電源控制電路5(電源設(shè)備1)處于正常模式。當(dāng)預(yù)測(cè)值(Vpr(n))大于第一控制閾值(Vth1)并且誤差信號(hào)(Vde(n))大于第二控制閾值(Vth2)時(shí)，控制信號(hào)(Vc)下降為L(zhǎng)。當(dāng)預(yù)測(cè)值(Vpr(n))小于第二控制閾值(Vth2)并且誤差信號(hào)(Vde(n))小于第一控制閾值(Vth1)時(shí)，控制信號(hào)(Vc)上升為H。在第二控制閾值(Vth2)＜預(yù)測(cè)值(Vpr(n))＜第一控制閾值(Vth1)的情形下，控制信號(hào)(Vc)維持先前時(shí)間的狀態(tài)。(B)錯(cuò)誤操作模式在下面的兩個(gè)狀態(tài)中，電源控制電路5(電源設(shè)備1)處于錯(cuò)誤操作模式。在錯(cuò)誤操作模式中，滯環(huán)比較器20向寄存器控制單元18輸出錯(cuò)誤操作信號(hào)(Vm)。錯(cuò)誤操作信號(hào)(Vm)經(jīng)由通信線路I/O從寄存器控制單元18向個(gè)人計(jì)算機(jī)等的電源設(shè)備外部上的外部設(shè)備輸出。因此，寄存器控制單元18經(jīng)由通信線路I/O從個(gè)人計(jì)算機(jī)等的電源設(shè)備外部上的外部設(shè)備接收控制寄存器CR1、CR2和CR3的更新值，并且更新控制寄存器CR1、CR2和CR3的值的至少任一個(gè)。當(dāng)預(yù)測(cè)值(Vpr(n))小于第二控制閾值(Vth2)并且誤差信號(hào)(Vde(n))大于第一控制閾值(Vth1)時(shí)，控制信號(hào)(Vc)下降至L。這是第一錯(cuò)誤操作模式。當(dāng)預(yù)測(cè)值(Vpr(n))大于第一控制閾值(Vth1)并且誤差信號(hào)(Vde(n))小于第二控制閾值(Vth2)時(shí)，控制信號(hào)(Vc)上升至H。這是第二錯(cuò)誤操作模式。如上所述，通過將預(yù)測(cè)值(Vpr(n))和兩個(gè)控制閾值(Vth1和Vth2)進(jìn)行比較，不僅確定控制信號(hào)(Vc)的狀態(tài)，而且也將誤差信號(hào)(Vde(n))的狀態(tài)添加為確定控制信號(hào)(Vc)的狀態(tài)的條件。因此，即使電源控制電路5(電源設(shè)備1)進(jìn)入錯(cuò)誤操作模式，它也能通過控制信號(hào)(Vc)返回正常模式。因此，可以增加電源控制電路5(電源設(shè)備1)的響應(yīng)。由于電路能夠從錯(cuò)誤操作模式迅速返回正常模式，因此可以避免從電源設(shè)備1的電源電壓所供應(yīng)的負(fù)載的損壞或不能操作狀態(tài)。此外，輸出在第一和第二錯(cuò)誤操作模式之間變化的適當(dāng)?shù)目刂菩盘?hào)(Vc)，使得可以將輸出電壓(Vout)迅速地設(shè)置在兩個(gè)控制閾值(Vth1和Vth2)之間。如圖8所示，根據(jù)可以在其中設(shè)置控制閾值范圍(Vth1至Vth2)的范圍限制AD轉(zhuǎn)換器10必須執(zhí)行AD轉(zhuǎn)換處理的電壓范圍(全尺度)。例如，通過當(dāng)前誤差信號(hào)(Vde(n))和前一周期中的誤差信號(hào)(Vde(n-1))獲得用于確定控制信號(hào)(Vc)的上升沿的預(yù)測(cè)值(Vpr(n))，并且由“k”個(gè)周期之后的誤差信號(hào)(Vde(n+k))和k-1個(gè)周期之后的誤差信號(hào)(Vde(n+k-1))(其中k是自然數(shù))獲得用于確定控制信號(hào)(Vc)的下降沿的預(yù)測(cè)值(Vpr(n+k))。因此，如果AD轉(zhuǎn)換器10精確地表達(dá)誤差信號(hào)(Vde(n))、前一周期中的誤差信號(hào)(Vde(n-1))、k個(gè)周期之后的誤差信號(hào)(Vde(n+k))和(k-1)個(gè)周期之后的誤差信號(hào)(Vde(n+k-1))的值，則可以生成精確的控制信號(hào)(Vc)。因此，AD轉(zhuǎn)換器10的全尺度是從前一周期中的(Vde(n-1))至(k-1)個(gè)周期之后的誤差信號(hào)(Vde(n+k-1))。由于前一周期中的(Vde(n-1))和(k-1)個(gè)周期之后的誤差信號(hào)(Vde(n+k-1))接近控制閾值，因此AD轉(zhuǎn)換器10的全尺度可以由可以在其中設(shè)置兩個(gè)控制閾值(Vth1和Vth2)的范圍限制。具體而言，如圖9所示，在兩個(gè)控制閾值(Vth1和Vth2)之間的差值被設(shè)置為變得最大的狀態(tài)中，由于變化、噪聲等，用于給定容限的預(yù)定值(+ΔV和-ΔV)被分別添加至兩個(gè)控制閾值(Vth1和Vth2)。因此，全尺度變?yōu)閺腣th1+ΔV至Vth2-ΔV。在圖8中，這被描述為“ADC的全尺度”。因此，AD轉(zhuǎn)換器10的有效精度(位的數(shù)目)可以被降低。通過降低AD轉(zhuǎn)換器10的功耗，可以降低整個(gè)電源控制電路5(電源設(shè)備1)的功耗。圖8示出了兩個(gè)控制閾值(Vth1和Vth2)之間的差值被設(shè)置為變得最大的狀態(tài)。3.半導(dǎo)體集成電路器件在下文中，將描述通過將電源設(shè)備1的一部分集成為半導(dǎo)體集成電路器件而獲得的電源IC(集成電路)的示例。圖9和圖10是示出電源設(shè)備的一些部件的配置示例的圖。(1)第一示例圖9中所示的電源設(shè)備1具有半導(dǎo)體集成電路器件IC1、半導(dǎo)體集成電路器件IC2和平滑電路4。通過在單個(gè)半導(dǎo)體襯底上形成數(shù)字控制器8和模擬前端電路7來獲得第一半導(dǎo)體集成電路器件IC1。通過在一個(gè)封裝中封裝開關(guān)元件2和3以及驅(qū)動(dòng)器6來獲得第二半導(dǎo)體集成電路器件IC2。驅(qū)動(dòng)器6以及開關(guān)元件2和3中的每個(gè)在一個(gè)半導(dǎo)體襯底上形成。平滑電路4的電感器L和電容器C被構(gòu)造為單個(gè)部件。(2)第二示例圖10中所示的電源設(shè)備1A具有半導(dǎo)體集成電路器件IC3和平滑電路4。通過在一個(gè)封裝中形成半導(dǎo)體集成電路器件(芯片)21和22獲得半導(dǎo)體集成電路器件IC3。在半導(dǎo)體集成電路器件(芯片)21中，在單個(gè)半導(dǎo)體襯底上形成開關(guān)元件(HSD和LSD)SW和驅(qū)動(dòng)器(Dr)6。通過在單個(gè)半導(dǎo)體襯底上形成模擬前端電路(AFE)7和數(shù)字控制器(DC)8來獲得半導(dǎo)體集成電路器件(芯片)22。電感器L和電容器C用作作為電源IC的半導(dǎo)體集成電路器件IC3的外部部件。由于平滑電路4中除電感器L和電容器C之外的部件可以形成為IC，因此顯然可以顯著地減外部部件的數(shù)目。此外，近年來，諸如蜂窩電話之類的小型設(shè)備具有更多的功能和更小的尺寸。因此，對(duì)于電源IC的更高的集成以及小型化要求日益增加。通過使用半導(dǎo)體集成電路器件IC3，數(shù)字控制電源的應(yīng)用范圍可以擴(kuò)展至上述的小型設(shè)備。需要的開關(guān)元件基于所使用的電源設(shè)備而變化。例如，用于光伏功率生成的功率調(diào)節(jié)器的開關(guān)元件要求具有高的耐壓性。當(dāng)通過在一個(gè)芯片上提供驅(qū)動(dòng)器6和數(shù)字控制器8來形成開關(guān)元件SW時(shí)，在研發(fā)用于不同用途的電源的情形中，電源IC需要重新設(shè)計(jì)，并且需要研發(fā)成本和時(shí)間。另一方面，可以通過如后文所述的第五實(shí)施例的軟件控制數(shù)字控制器8。為了使數(shù)字控制器8適配于各種控制方法，配置數(shù)字控制器8，以便將其劃分為如上所述的兩個(gè)芯片(半導(dǎo)體襯底)。由于考慮到開關(guān)元件SW的熱耗散的問題，因此將芯片并排存儲(chǔ)在一個(gè)封裝中。在可以忽略熱耗散問題的情形中，通過堆疊兩個(gè)芯片，還可以實(shí)現(xiàn)進(jìn)一步的小型化。(3)第三示例存在還要求模擬前端電路7具有高耐壓性的情形。在此情形中，在單個(gè)半導(dǎo)體襯底上提供開關(guān)元件SW、驅(qū)動(dòng)器6和模擬前端電路7并且在另一半導(dǎo)體襯底上提供數(shù)字控制器8是足夠的。(4)第四示例在不要求開關(guān)元件SW的結(jié)構(gòu)改變過多的情形中，例如，在一般電源IC的情形中，當(dāng)如上所述地形成兩個(gè)芯片時(shí)，制造成本高并且裝配面積大。因此，可以在單個(gè)半導(dǎo)體襯底上形成開關(guān)元件SW、驅(qū)動(dòng)器6、模擬前端電路7和數(shù)字控制器8。(5)第五示例雖未示出，但是還有在相同封裝上與諸如CPU(中央處理單元)、SDRAM(同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)等負(fù)載一起形成的電源IC的實(shí)施例。在該配置情形下，電源設(shè)備和負(fù)載之間的布線距離可以極短，使得當(dāng)在負(fù)載中出現(xiàn)突然的改變時(shí)輸出電壓中的波動(dòng)可以顯著減少。具有實(shí)現(xiàn)高響應(yīng)的效果。(6)第六示例雖未示出，但是還有在相同封裝或相同芯片上與諸如CPU、SDRAM等負(fù)載一起形成的電源設(shè)備的實(shí)施例。類似地，存在當(dāng)在負(fù)載中出現(xiàn)突然改變時(shí)實(shí)現(xiàn)高響應(yīng)的效果。(7)第七示例在半導(dǎo)體集成電路器件中，在單個(gè)半導(dǎo)體襯底上形成數(shù)字控制器8中的至少一些部件。4.開關(guān)元件圖11是示出電源電路中的開關(guān)元件的具體示例的圖。輸入電源端子IN耦合至開關(guān)元件2的漏極。開關(guān)元件2的源極耦合至開關(guān)元件3的漏極。開關(guān)元件3的源極耦合至接地側(cè)輸入電源端子GNDI。電感器L的一個(gè)端部耦合至開關(guān)元件2的源極和開關(guān)元件3的漏極。來自數(shù)字控制器8的控制信號(hào)(Vc)被供應(yīng)至驅(qū)動(dòng)器6。驅(qū)動(dòng)器6的輸出與開關(guān)元件2和3的柵極耦合。來自驅(qū)動(dòng)器6的驅(qū)動(dòng)信號(hào)被供應(yīng)至開關(guān)元件2和3的柵極。雖然在圖11中示出兩個(gè)開關(guān)元件SW都為NMOS晶體管，但是本發(fā)明不限于該配置。開關(guān)元件2可以是PMOS晶體管。開關(guān)元件SW的兩個(gè)晶體管中的至少一個(gè)可以是雙極晶體管。此外，兩個(gè)開關(guān)元件并非總是需要。它們之一可以是開關(guān)元件而另一個(gè)可以是二極管元件。對(duì)于電源設(shè)備的開關(guān)元件SW而言，經(jīng)常使用功率MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。基于電源的用途，可以使用諸如IGBT(絕緣柵極雙極晶體管)、GaN器件或SiC(碳化硅)器件之類的另一功率開關(guān)元件。比較性技術(shù)示例圖12和圖13是示出作為比較性技術(shù)示例的電源控制電路(電源設(shè)備)的配置和操作的圖。本發(fā)明的發(fā)明人在根據(jù)第一實(shí)施例的電源控制電路(電源設(shè)備)的配置和操作的本發(fā)明之前最初考慮比較性技術(shù)示例。圖12是比較性技術(shù)示例的電源控制電路5B(電源設(shè)備1B)的配置圖。與圖1和圖3中具有相同標(biāo)號(hào)的部件被基本指定具有相同的功能。圖13示出了如比較性技術(shù)示例的電源控制電路5B(電源設(shè)備1B)的操作。來自差分放大器9的差分電壓(Ve)通過AD轉(zhuǎn)換器10被轉(zhuǎn)換成數(shù)字誤差信號(hào)(Vde)。AD轉(zhuǎn)換的延遲時(shí)間(Tad)存在于差分電壓(Ve)和誤差信號(hào)(Vde)之間。此外，滯環(huán)運(yùn)算單元(HAU)13B將誤差信號(hào)(Vde)與兩個(gè)控制閾值(Vth1和Vth2)進(jìn)行比較以生成控制信號(hào)(Vc)。具體而言，當(dāng)誤差信號(hào)(Vde)變得大于高電平控制閾值(Vth1)時(shí)，控制信號(hào)(Vc)在時(shí)間t2處上升以關(guān)斷開關(guān)元件2。當(dāng)誤差信號(hào)(Vde)變得小于低電平控制閾值(Vth2)時(shí)，控制信號(hào)(Vc)在時(shí)間t1處上升以接通開關(guān)元件2。通過這樣的控制，電源設(shè)備1B的輸出電壓(Vout)維持恒定。在此情形中，由滯環(huán)運(yùn)算單元13B中的控制計(jì)算引起的延遲時(shí)間(Tc1)存在。為了將比較性技術(shù)示例的數(shù)字滯環(huán)控制方法與模擬滯環(huán)控制方法進(jìn)行比較，模擬滯環(huán)控制方法的控制信號(hào)(Vc)也在表達(dá)控制信號(hào)(Vc)的波形圖由點(diǎn)線示出。在模擬滯環(huán)控制方法中，由于差分電壓(Ve)直接與兩個(gè)控制閾值(Vth1和Vth2)進(jìn)行比較，因此控制信號(hào)(Vc)的上升時(shí)序和下降時(shí)序分別變?yōu)闀r(shí)間t1和時(shí)間t2。由于控制信號(hào)(Vc)的上升和下降(即，開關(guān)元件SW的接通/斷開操作的時(shí)序)直接給輸出電壓的波動(dòng)施加影響，因此電源設(shè)備1B的輸出電壓波動(dòng)(具體而言當(dāng)在負(fù)載中出現(xiàn)突然的改變時(shí)的電壓波動(dòng))變得大于在模擬控制電源設(shè)備中的輸出電壓波動(dòng)。當(dāng)使用高速AD轉(zhuǎn)換器和高速數(shù)字控制器時(shí)，可以縮短延遲時(shí)間(Tad和Tc1)，并且更為精確地生成控制信號(hào)(Vc)。然而，功耗增加。因此，使用圖11的滯環(huán)控制方法的電源設(shè)備1B具有減少功耗的問題。如根據(jù)上面的描述所理解的那樣，圖4中的滯環(huán)運(yùn)算單元13具有與圖12中的滯環(huán)運(yùn)算單元13B不同的功能，并且因此單元13和13B的配置也彼此不同。上述比較性技術(shù)總結(jié)如下。使用滯環(huán)控制方法的模擬控制電源設(shè)備具有非常高響應(yīng)的優(yōu)勢(shì)但是在小型化方面受到限制。具體而言，在電源系統(tǒng)需要多個(gè)電源電壓的情形中，難于減少部件并且使電源設(shè)備小型化。為了實(shí)現(xiàn)電源設(shè)備的小型化，已參考圖12和圖13描述了通過數(shù)字化電源設(shè)備并且在數(shù)字控制器中提供控制電路的一部分獲得的滯環(huán)控制方法的電源設(shè)備1B。然而，如上所述，由AD轉(zhuǎn)換器和數(shù)字控制器執(zhí)行數(shù)字過程引起大的延遲，電源設(shè)備1B的響應(yīng)降低，并且電源設(shè)備1B的輸出電壓中的波動(dòng)變大。通過使用高速數(shù)字控制器和高速AD轉(zhuǎn)換器，可以解決問題。然而，電源設(shè)備1B本身的功耗增加。因此，電源設(shè)備1B變得無法應(yīng)用至諸如蜂窩電話、或筆記本大小的個(gè)人計(jì)算機(jī)之類的小型設(shè)備，并且應(yīng)用范圍受限。在第一實(shí)施例的電源控制電路中，控制輸出電壓使得預(yù)測(cè)值(Vpr)位于第一控制閾值(Vth1)和第二控制閾值(Vth2)之間。在晚于第一時(shí)序和第二時(shí)序的第三時(shí)序處獲得預(yù)測(cè)值(Vpr)。因此，通過使用預(yù)測(cè)值(Vpr)改進(jìn)響應(yīng)。此外，由于通過預(yù)測(cè)值(Vpr)和第一和第二控制閾值(Vth1和Vth2)之間的比較關(guān)系迅速確定控制信號(hào)(Vc)并且可以以此模式(滯環(huán)控制方法)控制輸出電壓，響應(yīng)為高。因此，可以實(shí)現(xiàn)對(duì)輸出電壓所供應(yīng)到的負(fù)載的電壓中的波動(dòng)的高響應(yīng)。此外，預(yù)測(cè)值(Vpr)和第一和第二控制閾值(Vth1和Vth2)是數(shù)字值，并且電源控制電路執(zhí)行數(shù)字控制。因此，電源控制電路本身和電源設(shè)備本身的功耗變得更低，并且可以使電源控制電路和電源設(shè)備小型化。第二實(shí)施例第一實(shí)施例中的預(yù)測(cè)控制器16通過使用前一周期中的誤差信號(hào)(Vde(n-1))和當(dāng)前誤差信號(hào)(Vde(n))獲得預(yù)測(cè)值(Vpr(n))以簡(jiǎn)化控制計(jì)算。然而，如第一實(shí)施例中那樣，使用兩個(gè)點(diǎn)執(zhí)行的預(yù)測(cè)的精度(基于預(yù)測(cè)值(Vpr(n))存在于兩個(gè)誤差信號(hào)(Vde)的線段上而執(zhí)行的計(jì)算被稱為線性預(yù)測(cè))低。具體而言，當(dāng)輸出電壓(Vout)因負(fù)載中的突然改變而突然改變時(shí)，大的預(yù)測(cè)誤差出現(xiàn)，使得電源設(shè)備的響應(yīng)惡化。因此，在根據(jù)第二實(shí)施例的預(yù)測(cè)控制器16C中，為了改進(jìn)預(yù)測(cè)的精度，使用二次曲線執(zhí)行預(yù)測(cè)控制。該實(shí)施例的電源設(shè)備類似于第一實(shí)施例的電源設(shè)備1，除了第一實(shí)施例的電源設(shè)備1的預(yù)測(cè)控制器16和分頻器15之外。因此，未示出與第一實(shí)施例相同的部件，并且不重復(fù)對(duì)其的描述。由于預(yù)測(cè)的錯(cuò)誤操作的確定以及針對(duì)錯(cuò)誤操作的測(cè)量與第一實(shí)施例相似，因此不再重復(fù)描述。分頻器15C基本與第一實(shí)施例中相同，除了輸出時(shí)鐘(CLK4)之外。圖14是根據(jù)第二實(shí)施例的預(yù)測(cè)控制器的框圖。電源控制電路中的預(yù)測(cè)控制器16C具有控制寄存器CR3、寄存器(保持電路)R1、寄存器(保持電路)R2以及預(yù)測(cè)比較器19C。寄存器R1基于時(shí)鐘(CLK3)的操作存儲(chǔ)來自AD轉(zhuǎn)換器10的前一周期中的誤差信號(hào)(Vde(n-1))并且逐周期地更新值。寄存器R2基于時(shí)鐘(CLK4)的操作存儲(chǔ)來自AD轉(zhuǎn)換器10的兩個(gè)周期之前的誤差信號(hào)(Vde(n-2))并且逐周期地更新值?？刂萍拇嫫鰿R3存儲(chǔ)獲得預(yù)測(cè)值(Vpr(n))所需的系數(shù)(Tpr)作為預(yù)測(cè)時(shí)段。存儲(chǔ)在控制寄存器CR3中的系數(shù)(Tpr)的值可以使用來自寄存器控制單元18的寄存器更新信號(hào)(V3)而更新。預(yù)測(cè)運(yùn)算單元19C基于時(shí)鐘(CLK2)的操作根據(jù)前一周期中的誤差信號(hào)(Vde(n-1))、前兩個(gè)周期的誤差信號(hào)(Vde(n-2))以及當(dāng)前誤差信號(hào)(Vde(n))計(jì)算預(yù)測(cè)時(shí)段(Tpr)之后的誤差，即，預(yù)測(cè)值(Vpr(n))。預(yù)測(cè)運(yùn)算單元19C通過等式2獲得Vpr(n)。TS表示AD轉(zhuǎn)換器10的采樣率。Vpr(n)＝ATpr2+BTpr+CC＝Vde(n)等式2在等式2中，Vpr(n)表示預(yù)測(cè)值(Vpr(n))，Vde(n)表示當(dāng)前誤差信號(hào)(Vde(n))，Vpr(n-1)表示前一周期中的誤差信號(hào)(Vde(n-1))，Vde(n-2)表示前兩個(gè)周期的誤差信號(hào)(Vde(n-2))，Tpr指示預(yù)測(cè)時(shí)段(Tpr)，而Ts指示AD轉(zhuǎn)換器(ADC)的采樣率。信號(hào)流總結(jié)如下。當(dāng)從AC轉(zhuǎn)換器10向寄存器R1供應(yīng)誤差信號(hào)(Vde(n))并且從分頻器15C供應(yīng)時(shí)鐘信號(hào)(CLK3)時(shí)，輸出前一周期中的誤差信號(hào)(Vde(n-1)))。當(dāng)從寄存器R1向寄存器R2供應(yīng)前一周期的誤差信號(hào)(Vde(n-1))并且從分頻器15C供應(yīng)時(shí)鐘(CLK4)時(shí)，輸出前兩個(gè)周期的誤差信號(hào)(Vde(n-2))。向預(yù)測(cè)運(yùn)算單元19C供應(yīng)來自寄存器R1的前一周期中的誤差信號(hào)(Vde(n-1))、來自寄存R2的前兩個(gè)周期的誤差信號(hào)(Vde(n-2))、以及來自AD轉(zhuǎn)換器10的誤差信號(hào)(Vde(n))。此外，向預(yù)測(cè)運(yùn)算單元19C供應(yīng)來自分頻器15C的時(shí)鐘(CLK2)以及來自控制寄存器CR3的預(yù)測(cè)時(shí)段(Tpr)。因此，輸出預(yù)測(cè)值(Vpr(n))。圖15示出了在第二實(shí)施例中的預(yù)測(cè)控制的操作原理。通過使用當(dāng)前誤差信號(hào)Vde(n)、前一周期中的誤差信號(hào)(Vde(n-1))以及前兩個(gè)周期的誤差信號(hào)(Vde(n-2))以預(yù)測(cè)在預(yù)測(cè)時(shí)段(Tpr)之后的誤差信號(hào)(即，根據(jù)等式2的預(yù)測(cè)值(Vpr(n))來繪制二次曲線。使用所得的預(yù)測(cè)值(Vpr(n))，根據(jù)與兩個(gè)控制閾值(Vth1和Vth2)的比較結(jié)果生成控制信號(hào)(Vc)。以此方式獲得的預(yù)測(cè)值(Vpr(n))早于當(dāng)前誤差電壓(Vde(n))位于兩個(gè)控制閾值(Vth1和Vth2)的范圍之外，使得可以使得由AD轉(zhuǎn)換和控制計(jì)算引起的延遲不可見。因此，可以增加電源控制電路(電源設(shè)備)的響應(yīng)。更具體而言，如圖15所示，在輸出電壓(Vout)因負(fù)載中的突然改變而突然改變的情形中，即，在誤差電壓突然改變的情形中，使用這類二次曲線根據(jù)預(yù)測(cè)獲得的預(yù)測(cè)值(Vpr(n))比使用兩個(gè)點(diǎn)的線性預(yù)測(cè)得到的預(yù)測(cè)值(Vpr(n)’)更快地超出第一控制閾值(Vth1)。因此，該實(shí)施例的電源控制電路(電源設(shè)備)的響應(yīng)顯然高于第一實(shí)施例的響應(yīng)。此外，由于預(yù)測(cè)控制器16C在第二實(shí)施例中使用二次曲線執(zhí)行控制計(jì)算，因此也可以執(zhí)行使用三次曲線、四次曲線等的控制計(jì)算。第三實(shí)施例在第一和第二實(shí)施例中的預(yù)測(cè)控制器中，為了獲得高響應(yīng)，使用兩個(gè)點(diǎn)的線性預(yù)測(cè)和使用二次曲線的預(yù)測(cè)被應(yīng)用至電源設(shè)備的控制。然而，實(shí)際的電源設(shè)備受到來自外圍電路的各種噪聲(EMI噪聲、諧波噪聲等)的影響。當(dāng)通過使用這類噪聲信號(hào)獲得的預(yù)測(cè)值(Vpr)被用于生成控制信號(hào)(Vc)時(shí)，存在電源設(shè)備的輸出振蕩或變得不穩(wěn)定的可能性。因此，在第三實(shí)施例的預(yù)測(cè)控制器中，為了改進(jìn)電源的耐噪性，集成多個(gè)誤差信號(hào)并且將其平均，然后執(zhí)行預(yù)測(cè)控制。該實(shí)施例的電源設(shè)備與第一實(shí)施例的電源設(shè)備1相似，處理第一實(shí)施例的電源設(shè)備1中的預(yù)測(cè)控制器16和分頻器15。因此，與第一實(shí)施例相同的部件未示出，并且不再重復(fù)對(duì)其的描述。由于預(yù)測(cè)的錯(cuò)誤操作的確定和針對(duì)該錯(cuò)誤操作的測(cè)量與第一實(shí)施例類似，因此不再重復(fù)描述。分頻器15D與第一實(shí)施例的分頻器基本相同，除了其輸出時(shí)鐘(CLK3至CLKx)。圖16是根據(jù)第三實(shí)施例的預(yù)測(cè)控制器根據(jù)的配置圖。電源控制電路中的預(yù)測(cè)控制器16D包括控制寄存器CR3、寄存器R1至Rc以及預(yù)測(cè)運(yùn)算單元19D。在此情形中，“c”表示自然數(shù)。寄存器R1至Rc基于時(shí)鐘(CLK3至CLKx)的操作存儲(chǔ)來自AD轉(zhuǎn)換器10的前一周期中的誤差信號(hào)(Vde(n-1))至前“c”個(gè)周期的誤差信號(hào)(Vde(n-c))并且逐周期地更新該值。這類寄存器(保持電路)的數(shù)目由待平均的必要誤差信號(hào)(Vde)的數(shù)目(平均數(shù)目)確定。例如，在兩點(diǎn)平均的情形中，需要至少兩個(gè)寄存器R1和R2來存儲(chǔ)誤差信號(hào)(Vde)?？刂萍拇嫫鱎3存儲(chǔ)用于獲得預(yù)測(cè)值(Vpr(n))所需的系數(shù)(Tpr)作為預(yù)測(cè)時(shí)段。存儲(chǔ)在控制寄存器CR3中的系數(shù)(Tpr)的值可以使用來自寄存器控制單元18的寄存器更新信號(hào)(V3)更新。預(yù)測(cè)運(yùn)算單元19D基于時(shí)鐘(CLK2)的操作對(duì)多個(gè)誤差信號(hào)(Vde)取平均，并且根據(jù)當(dāng)前平均誤差信號(hào)(Vde(n)’)、以及通過平均獲得的前一周期中的平均誤差信號(hào)(Vde(n-1)’)計(jì)算預(yù)測(cè)時(shí)段(Tpr)之后的誤差信號(hào)(Vde)，即，預(yù)測(cè)值(Vpr(n))。預(yù)測(cè)運(yùn)算單元19D通過等式3獲得Vpr(n)。TS表示AD轉(zhuǎn)換器10的采樣率并且“c”表示待平均的誤差信號(hào)(Vde)的數(shù)目(平均數(shù)目)。在“c”變?yōu)?的情形中，操作與第一實(shí)施例的操作類似。等式3在等式3中，Vpr(n)表示預(yù)測(cè)值(Vpr(n))，Vde(n)’表示當(dāng)前平均誤差信號(hào)(Vde(n)’)，Vpr(n-1)’表示前一周期中的平均誤差信號(hào)(Vde(n-1)’)，Tpr指示預(yù)測(cè)時(shí)段(Tpr)，Ts指示AD轉(zhuǎn)換器(ADC)的采樣率，而“c”表示待平均的誤差信號(hào)(Vde)的數(shù)目。信號(hào)流總結(jié)如下。當(dāng)誤差信號(hào)(Vde(n-1)至Vde(n-c))被供應(yīng)至寄存器R1至Rc并且從分頻器15D供應(yīng)時(shí)鐘(CLK3至CLKx)時(shí)，輸出前一周期至前“c”個(gè)周期的中的誤差信號(hào)(Vde(n-1)至Vde(n-c))。向預(yù)測(cè)運(yùn)算單元19D供應(yīng)來自寄存器R1至Rc的誤差信號(hào)(Vde(n-1)至Vde(n-c))、來自AD轉(zhuǎn)換器10的誤差信號(hào)(Vde(n))。此外，向預(yù)測(cè)運(yùn)算單元19D供應(yīng)來自分頻器15D的時(shí)鐘(CLK2)以及來自控制寄存器CR3的預(yù)測(cè)時(shí)段(Tpr)，輸出預(yù)測(cè)值(Vpr(n))。圖17示出了該實(shí)施例中的操作原理。為了附圖簡(jiǎn)潔起見，將兩點(diǎn)平均作為示例描述。通過使用當(dāng)前誤差信號(hào)(Vde(n))和前一周期中誤差信號(hào)(Vde(n-1))執(zhí)行平均以獲得當(dāng)前平均誤差信號(hào)(Vde(n)’)。此外，通過使用前一周期中誤差信號(hào)(Vde(n-1))和前兩個(gè)周期的誤差信號(hào)(Vde(n-2))執(zhí)行平均以獲得前一周期的平均誤差信號(hào)(Vde(n-1)’)。使用前一周期的平均誤差信號(hào)(Vde(n-1)’)和當(dāng)前平均誤差信號(hào)(Vde(n)’)，預(yù)測(cè)預(yù)測(cè)時(shí)段(Tpr)之后的誤差信號(hào)，即預(yù)測(cè)值(Vpr(n))。在圖17中，將預(yù)測(cè)值(Vpr)置于耦合當(dāng)前平均誤差信號(hào)(Vde(n))和前一周期的平均誤差信號(hào)(Vde(n-1))之間的線段上。根據(jù)所獲得的預(yù)測(cè)值(Vpr(n))與兩個(gè)控制閾值(Vth1和Vth2)的比較結(jié)果，生成控制信號(hào)(Vc)。由于以此方式獲得的預(yù)測(cè)值(Vpr(n))比當(dāng)前誤差電壓(Vde(n))更快地超過第二控制閾值(Vth2)，因此由AD轉(zhuǎn)換和控制計(jì)算引起的延遲可以不可見。因此，可以增加電源控制電路(電源設(shè)備)的響應(yīng)。在該實(shí)施例中，待平均的誤差信號(hào)(Vde)的數(shù)目“c”越大，則噪聲影響可以降低的越多，但是電源設(shè)備的響應(yīng)因集成效果惡化。因此，通過優(yōu)化“c”，可以實(shí)現(xiàn)電源設(shè)備的耐噪性和高響應(yīng)。可以為數(shù)字控制器提供從電源設(shè)備的外部設(shè)置“c”的值的平均數(shù)目設(shè)置寄存器(第四寄存器ANSR)。此外，在前述第三實(shí)施例中，預(yù)測(cè)控制器16D通過平均兩點(diǎn)獲得的線性控制執(zhí)行控制計(jì)算。通過應(yīng)用使用二次曲線或三次曲線的控制計(jì)算而非前述的控制計(jì)算，可以實(shí)現(xiàn)本發(fā)明。第四實(shí)施例在第一、第二和第三實(shí)施例中使用的高速控制方法中，執(zhí)行使用誤差信號(hào)(Vde)確定控制信號(hào)(Vc)的上升和下降時(shí)序的滯環(huán)控制。在此情形中，當(dāng)使用低速AD轉(zhuǎn)換器和低速數(shù)字控制器時(shí)，誤差信號(hào)(Vde)的量化噪聲的不利影響大。當(dāng)通過使用具有這類量化噪聲的誤差信號(hào)(Vde)獲得的預(yù)測(cè)值(Vpr)被用于生成控制信號(hào)(Vc)時(shí)，存在來自電源設(shè)備的輸出電壓(Vout)振蕩或變得不穩(wěn)定的可能性。因此，在第四實(shí)施例中，即使AD轉(zhuǎn)換器和數(shù)字控制器執(zhí)行低速操作，也可以實(shí)現(xiàn)高響應(yīng)。圖18是根據(jù)第四實(shí)施例的電源設(shè)備的配置圖。電源設(shè)備1E與根據(jù)第一實(shí)施例的電源設(shè)備1相似，除了第一實(shí)施例的電源設(shè)備1的數(shù)字控制器8。以與第一實(shí)施例的第一示例相似的方式，在單個(gè)半導(dǎo)體襯底上形成電源控制電路5E并且將其構(gòu)造成半導(dǎo)體集成電路器件IC1E。也可以運(yùn)用第一實(shí)施例的第二至第六示例。因此，將不重復(fù)描述與第一實(shí)施例相同的部件。數(shù)字控制器8E具有時(shí)鐘生成電路12、滯環(huán)運(yùn)算單元13E、PID運(yùn)算單元(PID-AD)23、PWM信號(hào)生成單元(DPWM單元)24、低電平單元(LU)25、高電平單元(HU)26以及選擇器(SL)27。時(shí)鐘生成電路12與第一實(shí)施例中相同，使得不再重復(fù)對(duì)其的描述。PID運(yùn)算單元(PID控制電路)23計(jì)算占空比并且輸出計(jì)算結(jié)果給PWM信號(hào)生成單元24。對(duì)于占空比的計(jì)算而言，使用PID(比例、積分和微分)糾正控制方法，其通過比例控制(P)、積分控制(I)和差分控制(D)這三個(gè)要素進(jìn)行。PID運(yùn)算單元23執(zhí)行控制使得來自AD轉(zhuǎn)換器10的誤差信號(hào)(Vde)接近0。PWM信號(hào)生成單元24基于PID運(yùn)算單元23的運(yùn)算操作結(jié)果生成PWM信號(hào)(VPWM)。具體而言，PWM信號(hào)生成單元24將來自PID運(yùn)算單元23的輸出與三角波進(jìn)行比較并且根據(jù)比較結(jié)果輸出高電平或低電平作為PWM信號(hào)(VPWM)。由PWM信號(hào)生成單元24生成的PWM信號(hào)(VPWM)是PWM(脈沖寬度調(diào)制)信號(hào)，其控制脈沖寬度。滯環(huán)運(yùn)算單元13E通過來自AD轉(zhuǎn)換器10的誤差信號(hào)(Vde)獲得預(yù)測(cè)值(Vpr)并且輸出所獲得的預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)的比較結(jié)果作為選擇器信號(hào)(Vs1和Vs2)。低電平電路(低電平信號(hào)生成電路)25生成低電平信號(hào)作為占空比0％的信號(hào)。高電平電路(高電平信號(hào)生成電路)26生成高電平信號(hào)作為占空比100％的信號(hào)。選擇器27基于第一和第二選擇器信號(hào)(Vs1)和(Vs2)的狀態(tài)選擇低電平電路25的輸出、高電平電路26的輸出或滯環(huán)運(yùn)算單元13E的輸出，并且輸出所選擇的輸出作為控制信號(hào)(Vc)以控制開關(guān)元件SW的接通/斷開操作。耦合關(guān)系和信號(hào)流總結(jié)如下。誤差信號(hào)(Vde)從AD轉(zhuǎn)換器10輸出并且被供應(yīng)至滯環(huán)計(jì)算單元13E和PID運(yùn)算單元23。滯環(huán)運(yùn)算單元13E輸出選擇器信號(hào)(Vs1和Vs2)至選擇器27。來自PID運(yùn)算單元23的占空比的計(jì)算結(jié)果被輸出至PWM信號(hào)生成單元24。從PWM信號(hào)生成單元24輸出PWM信號(hào)(VPWM)。低電平電路25輸出低電平信號(hào)。高電平電路26輸出高電平信號(hào)。選擇器27接收PWM信號(hào)(VPWM)、低電平信號(hào)和高電平信號(hào)并且輸出控制信號(hào)(Vc)至電源電路DK。圖19是根據(jù)第四實(shí)施例的滯環(huán)運(yùn)算單元的配置圖。滯環(huán)運(yùn)算單元13E具有預(yù)測(cè)控制器16、滯環(huán)控制器17E和寄存器控制單元18。由于滯環(huán)運(yùn)算單元13E中的預(yù)測(cè)控制器16和寄存器控制單元18與第一實(shí)施例中的相似，因此省略對(duì)它們的描述。滯環(huán)控制器17E具有控制寄存器CR1和CR2以及滯環(huán)比較器20E。由于滯環(huán)控制器17E中的控制寄存器CR1和CR第一實(shí)施例中的相似，因此省略對(duì)它們的描述。關(guān)于滯環(huán)計(jì)算單元13E的信號(hào)的輸入/輸出關(guān)系，在第一實(shí)施例中，滯環(huán)比較器20輸出控制信號(hào)(Vc)。在第四實(shí)施例中，滯環(huán)比較器20E輸出選擇器信號(hào)(Vs1和Vs2)。關(guān)于其它方面，第四實(shí)施例與第一實(shí)施例相似。在圖20中示出滯環(huán)比較器20E的操作原理。選擇器信號(hào)(Vs1和Vs2)的狀態(tài)根據(jù)由預(yù)測(cè)控制器16生成的預(yù)測(cè)值(Vpr(n))和誤差信號(hào)(Vde(n))與兩個(gè)控制閾值(Vth1和Vth2)的比較結(jié)果確定。第四實(shí)施例的電源控制電路5E(電源設(shè)備1E)也具有如第一實(shí)施例中描述的那樣的錯(cuò)誤模式，并且存在出現(xiàn)第一和第二錯(cuò)誤操作模式的可能性。(A)正常模式在下面的狀態(tài)中，電源控制電路5E(電源設(shè)備1E)處于正常模式。當(dāng)預(yù)測(cè)值(Vpr(n))大于第一控制閾值(Vth1)并且誤差信號(hào)(Vde(n))大于第二控制閾值(Vth2)時(shí)，第一和第二選擇器信號(hào)(Vs1和Vs2)均變?yōu)長(zhǎng)(低電平信號(hào))，使得選擇器27選擇低電平電路25的輸出。因此，選擇器27的輸出變?yōu)長(zhǎng)(對(duì)應(yīng)于占空比為0％的PWM脈沖信號(hào))。當(dāng)預(yù)測(cè)值(Vpr(n))小于第二控制閾值(Vth2)并且誤差信號(hào)(Vde(n))小于第一控制閾值(Vth1)時(shí)，第一和第二選擇器信號(hào)(Vs1和Vs2)均變?yōu)镠(高電平信號(hào))，使得選擇器27選擇高電平電路26的輸出。因此，選擇器27的輸出變?yōu)镠(對(duì)應(yīng)于占空比為100％的PWM脈沖信號(hào))。在第二控制閾值(Vth2)＜預(yù)測(cè)值(Vpr(n))＜第一控制閾值(Vth1)的情形下，第一選擇器信號(hào)(Vs1)變?yōu)镠而第二選擇器信號(hào)(Vs2)變?yōu)長(zhǎng)，使得將選擇器27的輸出選擇為來自PWM信號(hào)生成單元24的PWM信號(hào)(VPWM)。(B)錯(cuò)誤操作模式在下面的兩個(gè)狀態(tài)中，電源控制電路5E(電源設(shè)備1E)處于錯(cuò)誤操作模式。在錯(cuò)誤操作模式中，滯環(huán)比較器20E輸出錯(cuò)誤操作信號(hào)(Vm)至寄存器控制單元18。從寄存器控制單元18經(jīng)由通信線路I/O向個(gè)人計(jì)算機(jī)等的電源設(shè)備的外部的外部設(shè)備傳輸錯(cuò)誤操作信號(hào)(Vm)。因此，寄存器控制單元18經(jīng)由通信線路I/O從個(gè)人計(jì)算機(jī)等的電源設(shè)備的外部的外部設(shè)備接收控制寄存器CR1、CR2和CR3的更新值，并且更新控制寄存器CR1、CR2和CR3的值的至少任一個(gè)。當(dāng)預(yù)測(cè)值(Vpr(n))小于第二控制閾值(Vth2)并且誤差信號(hào)(Vde(n))大于第一控制閾值(Vth1)時(shí)，第一和第二選擇器信號(hào)(Vs1和Vs2)這兩者變?yōu)長(zhǎng)，使得選擇器27的輸出選擇為L(zhǎng)(對(duì)應(yīng)于占空比為0％的PWM脈沖信號(hào))。這是第一錯(cuò)誤操作模式。當(dāng)預(yù)測(cè)值(Vpr(n))大于第一控制閾值(Vth1)并且誤差信號(hào)(Vde(n))小于第二控制閾值(Vth2)時(shí)，第一和第二選擇器信號(hào)(Vs1和Vs2)這兩者變?yōu)镠，使得選擇器27的輸出選擇為H(對(duì)應(yīng)于占空比為100％的PWM脈沖信號(hào))。這是第二錯(cuò)誤操作模式。與第一實(shí)施例的電源控制電路5(電源設(shè)備1)一樣，并且也在該實(shí)施例的電源控制電路5E(電源設(shè)備1E)中，通過將預(yù)測(cè)值(Vpr(n))與兩個(gè)控制閾值(Vth1和Vth2)進(jìn)行比較，不僅確定控制信號(hào)(Vc)的狀態(tài)，還將誤差信號(hào)(Vde(n))的狀態(tài)添加為確定控制信號(hào)(Vc)的狀態(tài)的條件。因此，即使當(dāng)電源控制電路5E(電源設(shè)備1E)進(jìn)入錯(cuò)誤操作模式時(shí)，它也可以通過控制信號(hào)(Vc)返回正常模式。因此，可以增加電源控制電路5E(電源設(shè)備1E)的響應(yīng)。由于電路可以從錯(cuò)誤操作模式迅速地返回正常模式，因此可以避免來自電源設(shè)備1E的電源電壓所供應(yīng)至的負(fù)載的損壞或不能操作狀態(tài)。此外，輸出在第一和第二錯(cuò)誤操作模式之間變化的適當(dāng)?shù)目刂菩盘?hào)(Vc)，使得可以在兩個(gè)控制閾值(Vth1和Vth2)之間迅速地設(shè)置輸出電壓(Vout)。接著，將描述根據(jù)該實(shí)施例的電源設(shè)備1E的操作原理。當(dāng)負(fù)載穩(wěn)時(shí)，輸出電壓(Vout)是恒定的并且誤差電壓(Vde)很少波動(dòng)，使得來自滯環(huán)比較器20E的第一選擇器信號(hào)(Vs1)的狀態(tài)和第二選擇器信號(hào)(Vs2)的狀態(tài)分別為H和L，并且選擇器27的輸出是來自PWM信號(hào)生成單元24的PWM信號(hào)(VPWM)。在正常模式中負(fù)載突然減小的情形中，輸出電壓(Vout)突然上升，使得誤差電壓(Vde)突然增加。當(dāng)根據(jù)誤差電壓(Vde)獲得的預(yù)測(cè)值(Vpr)變得大于第一控制閾值(Vth1)時(shí)，來自滯環(huán)比較器20E的第一和第二選擇器信號(hào)(Vs1和Vs2)這兩者變?yōu)長(zhǎng)，并且選擇器27對(duì)應(yīng)于占空比為0％的L信號(hào)并且將其輸出給電源電路DK中的驅(qū)動(dòng)器6。相應(yīng)地，導(dǎo)通電源電路DK中的第二開關(guān)元件3，開關(guān)元件2進(jìn)入斷開狀態(tài)，并且可以迅速地抑制輸出電壓(Vout)中的波動(dòng)。另一方面，在正常模式中負(fù)載突然增加的情形中，輸出電壓(Vout)突然下降，使得誤差電壓(Vde)突然減少。當(dāng)根據(jù)誤差電壓(Vde)獲得的預(yù)測(cè)值(Vpr)變得小于第二控制閾值(Vth2)時(shí)，來自滯環(huán)比較器20E的第一和第二選擇器信號(hào)(Vs1和Vs2)這兩者變?yōu)镠，并且選擇器27對(duì)應(yīng)于占空比為100％的H信號(hào)并且將其輸出給電源電路DK中的驅(qū)動(dòng)器6。相應(yīng)地，電源電路DK中的開關(guān)元件2導(dǎo)通，開關(guān)元件3進(jìn)入斷開狀態(tài)，并且可以迅速地抑制輸出電壓(Vout)中的波動(dòng)。在對(duì)應(yīng)于占空比為0％的L信號(hào)和對(duì)應(yīng)于占空比為100％的H信號(hào)上的調(diào)整等于PWM信號(hào)(VPWM)的占空比的強(qiáng)制調(diào)整。因此，當(dāng)通過預(yù)測(cè)控制方法和PWM控制方法的組合來控制電源時(shí)，通過在負(fù)載突然改變時(shí)由預(yù)測(cè)控制來強(qiáng)制調(diào)整PWM信號(hào)(VPWM)的占空比，可以增加電源設(shè)備1E的響應(yīng)。僅在負(fù)載突然改變(即，輸出電壓(Vout)突然改變)時(shí)，執(zhí)行預(yù)測(cè)控制方法。因此，不存在如在第一、第二和第三實(shí)施例中那樣電源設(shè)備1E的輸出電壓(Vout)因使用預(yù)測(cè)值(Vpr)(該預(yù)測(cè)值(Vpr)使用包括量化噪聲的誤差信號(hào))的控制而振蕩的可能性，使得可以使用低速AD轉(zhuǎn)換器和低速數(shù)字控制器。因此，電源控制電路5E和整個(gè)電源設(shè)備1E中的功耗可以降低。在該實(shí)施例的電源設(shè)備1E中，可以使用低速AD轉(zhuǎn)換器和低速數(shù)字控制器。取而代之地，為了改進(jìn)電源設(shè)備1E的響應(yīng)，可以使用低速AD轉(zhuǎn)換器和高速數(shù)字控制器。此外，在前述第四實(shí)施例中，預(yù)測(cè)控制器16可以應(yīng)用將信號(hào)逼近至直線的方法、將信號(hào)逼近諸如二次曲線或更高階之類的多維曲線的方法、將多個(gè)誤差信號(hào)(Vde)積分并且對(duì)其取平均的方法以及在此之后執(zhí)行預(yù)測(cè)控制的控制計(jì)算，與第一、第二和第三實(shí)施例一樣。第五實(shí)施例在第一至第四實(shí)施例中，由硬件執(zhí)行預(yù)測(cè)值(Vpr)的生成和滯環(huán)控制。在第一至第四實(shí)施例中，一旦用于執(zhí)行用于生成預(yù)測(cè)值(Vpr)和滯環(huán)控制計(jì)算的運(yùn)算操作的電路由硬件生成，就變得難于在后期做出改變并且變得不易于更新運(yùn)算操作。這趨向于引起研發(fā)成本增加和研發(fā)延期。因此，第五實(shí)施例針對(duì)能夠靈活改變預(yù)測(cè)值(Vpr)的生成和滯環(huán)控制計(jì)算的運(yùn)算操作的實(shí)現(xiàn)，使得可以減少研發(fā)成本和研發(fā)延期。圖21是根據(jù)第五實(shí)施例的電源設(shè)備的配置圖。圖22是外部接口電路的框圖。電源設(shè)備1F與第一實(shí)施例的電源設(shè)備1類似，除了第一實(shí)施例的電源設(shè)備1的數(shù)字控制器8。以與第一實(shí)施例的第一示例相似的方式，在單個(gè)半導(dǎo)體襯底上形成電源控制電路5F并且將其構(gòu)造為半導(dǎo)體集成電路器件IC1F。電源控制電路5F可以具有第一實(shí)施例的第二至第六示例的配置中的任一個(gè)。將不重復(fù)與第一實(shí)施例相同的部件的描述。時(shí)鐘生成電路12F的分頻器15F與第一實(shí)施例基本相似，除了輸出的時(shí)鐘是時(shí)鐘(CLK10)，而非時(shí)鐘(CLK2和CLK3)。雖然在第一至第四實(shí)施例的電源控制電路的任一中的數(shù)字控制器中使用滯環(huán)比較器，但是在第五實(shí)施例中，使用處理器(PCS)28和外部接口EIF取代滯環(huán)比較器。電源控制電路5F中的處理器28具有處理器核(核)29、隨機(jī)存取存儲(chǔ)器(RAM)30、非易失性存儲(chǔ)器(ROM)31、中斷控制器(ICU)32和總線BUS。非易失性存儲(chǔ)器31優(yōu)選地為電可擦除和可編程存儲(chǔ)器，諸如閃存。處理器核29由CPU核或DSP核形成。在非易失性存儲(chǔ)器31中，存儲(chǔ)在處理器核29中使用的程序。隨機(jī)存取存儲(chǔ)器30用作臨時(shí)存儲(chǔ)各種數(shù)據(jù)的區(qū)域和處理器核29的工作區(qū)域。中斷控制器32輸出中斷信號(hào)至處理器核29。向總線BUS供應(yīng)在處理器核29、隨機(jī)存取存儲(chǔ)器30、非易失性存儲(chǔ)器31和中斷控制器32之間流動(dòng)的各種控制信號(hào)和數(shù)據(jù)信號(hào)。由于處理器28具有第一至第四實(shí)施例中任一中的滯環(huán)運(yùn)算單元的功能，因此誤差信號(hào)(Vde)被供應(yīng)至處理器28，并且處理器28基于誤差信號(hào)(Vde)輸出控制信號(hào)(Vc)。在該實(shí)施例的電源控制電路5F(電源設(shè)備1F)具有第四實(shí)施例的電源控制電路5E(電源設(shè)備1E)的功能的情形中，處理器28不僅具有滯環(huán)運(yùn)算單元13E的功能還具有PID運(yùn)算單元23、PWM信號(hào)生成單元24、低電平電路25、高電平電路26和選擇器27的功能。處理器28與時(shí)鐘(CLK10)同步地操作。該實(shí)施例的電源控制電路5F(電源設(shè)備1F)可以通過適當(dāng)?shù)馗淖兇鎯?chǔ)在非易失性存儲(chǔ)器31中的用于具有功能的程序而具有第一至第四實(shí)施例中任一的電源設(shè)備的功能。顯然，電源控制電路5F可以通過適當(dāng)?shù)馗淖兇鎯?chǔ)在非易失性存儲(chǔ)器31中的程序而具有第一至第四實(shí)施例中兩個(gè)或更多的功能。如圖22所示，外部接口電路EIF具有寄存器控制單元18F和控制寄存器組RES?？刂萍拇嫫鹘MRES具有控制寄存器CR1、CR2和CR3?？刂萍拇嫫鰿R1、CR2和CR3是可以經(jīng)由通信線路I/O從電源設(shè)備1F的外部重新寫入的寄存器。圖23示出了第五實(shí)施例的電源控制電路5F(電源設(shè)備1F)的操作流程。根據(jù)存儲(chǔ)在非易失性存儲(chǔ)器31中的程序執(zhí)行操作流程。啟動(dòng)電源設(shè)備1F(步驟S1)。電源設(shè)備1F的外部設(shè)備在控制寄存器(LVTR、HVTR和PRTR)CR1、CR2和CR3中設(shè)置初始值(步驟S2)。處理器核29將控制寄存器CR1、CR2和CR3中的數(shù)據(jù)存儲(chǔ)進(jìn)處理器核29中的寄存器或隨機(jī)存取存儲(chǔ)器30。處理器28通過在不同時(shí)序處得到的多個(gè)誤差信號(hào)(Vde)獲得預(yù)測(cè)值(Vpr)(步驟S3)。通過在第一至第三實(shí)施例中的任一實(shí)施例中公開的運(yùn)算操作方法獲得預(yù)測(cè)值(Vpr)。處理器28根據(jù)預(yù)測(cè)值(Vpr)和誤差信號(hào)(Vde)確定模式是否是正常模式(步驟S4)。在步驟S4中確定是正常模式的情形中，根據(jù)圖8或圖20中的正常模式的一部分，通過預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)以及誤差信號(hào)(Vde)的比較結(jié)果生成控制信號(hào)(Vc)以控制電源電路DK(步驟S5)。在此之后，例程返回至步驟S3。在步驟S4中確定是錯(cuò)誤模式的情形中，根據(jù)圖8或圖20中的錯(cuò)誤操作模式的一部分，通過預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)以及誤差信號(hào)(Vde)的比較結(jié)果生成控制信號(hào)(Vc)以控制電源電路DK(步驟S6)。此外，經(jīng)由寄存器控制電路18F將錯(cuò)誤操作信號(hào)(Vm)傳輸至外部(步驟S7)。根據(jù)外部指令，控制寄存器(LVTR)CR1、控制寄存器(HVTR)CR2和控制寄存器(PRTR)CR3中的至少任一個(gè)的值被調(diào)整(步驟S8)。例程返回至步驟S3并且重新啟動(dòng)預(yù)測(cè)值(Vpr)的計(jì)算。在電源設(shè)備具有第一至第三實(shí)施例的功能的情形中，在步驟S5和S6中，根據(jù)圖8通過預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)以及誤差信號(hào)(Vde)的比較結(jié)果來生成控制信號(hào)(Vc)。在電源設(shè)備具有第四實(shí)施例的情形中，在步驟S5和S6中，根據(jù)圖20通過預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)以及誤差信號(hào)(Vde)的比較結(jié)果來生成控制信號(hào)(Vc)。優(yōu)選地，包括從步驟S5返回至S3的時(shí)序和從步驟S8返回至S3的時(shí)序在內(nèi)的執(zhí)行時(shí)序由中斷控制執(zhí)行。具體而言，從中斷控制器32向處理器核29供應(yīng)的中斷信號(hào)在生成預(yù)測(cè)值(Vpr)的每個(gè)周期中生成?？梢栽跀?shù)字控制器中提供能夠從電源設(shè)備的外部設(shè)置中斷周期的寄存器。如上所述，通過使用參考圖21和圖22描述的配置和操作設(shè)計(jì)電源控制電路(電源設(shè)備)，可以通過改變非易失性存儲(chǔ)器31中的程序來改變預(yù)測(cè)操作和滯環(huán)控制操作。因此，可以減少研發(fā)成本，并且可以縮短研發(fā)周期。圖23的電源控制電路(電源設(shè)備)的操作流程也是第一至第四實(shí)施例的任一實(shí)施例的電源控制電路(電源設(shè)備)的操作流程。顯然，在此情形中，處理器28并不執(zhí)行操作流程，而是數(shù)字控制器執(zhí)行操作流程。此外，在此情形中，第一至第三實(shí)施例的任一實(shí)施例的電源控制電路(電源設(shè)備)根據(jù)圖8通過預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)以及誤差信號(hào)(Vde)的比較結(jié)果來生成控制信號(hào)(Vc)。在步驟S5和S6中，第四實(shí)施例的電源控制電路(電源設(shè)備)通過根據(jù)圖20預(yù)測(cè)值(Vpr)與兩個(gè)控制閾值(Vth1和Vth2)以及誤差信號(hào)(Vde)的比較結(jié)果生成控制信號(hào)(Vc)。在圖23中示出的操作流程中的步驟S2中，電源設(shè)備1F的外部設(shè)備設(shè)置控制寄存器CR1、CR2和CR3中的初始值。備選地，可以在非易失性存儲(chǔ)器31中預(yù)存儲(chǔ)與寄存器CR1、CR2和CR3的初始值對(duì)應(yīng)的值。即，可以在非易失性存儲(chǔ)器31中提供控制寄存器組RES。在此情形中，處理器核29將與存儲(chǔ)在非易失性存儲(chǔ)器31中的控制寄存器CR1、CR2和CR3的初始值對(duì)應(yīng)的值存儲(chǔ)在處理器核29中的寄存器或隨機(jī)存取存儲(chǔ)器30中。在步驟S7中，經(jīng)由寄存器控制單元18F向外部傳輸錯(cuò)誤操作信號(hào)(Vm)，并且在步驟S8中響應(yīng)于外部指令調(diào)整控制寄存器CR1、CR2和CR3中的值。在確定錯(cuò)誤操作模式的情形中，可以通過非易失性存儲(chǔ)器31中的程序調(diào)整控制寄存器CR1、CR2和CR3中的值，而不需向外部傳輸錯(cuò)誤操作信號(hào)(Vm)。此外，在預(yù)先將與控制寄存器CR1、CR2和CR3中的初始值對(duì)應(yīng)的值存儲(chǔ)進(jìn)非易失性存儲(chǔ)器31的情形中，通過實(shí)現(xiàn)從外部讀取和設(shè)置控制寄存器CR1、CR2和CR3中的值，對(duì)驗(yàn)證電源設(shè)備的操作是有用的。類似地，在確定錯(cuò)誤操作模式的情形中，也在通過非易失性存儲(chǔ)器31中的程序調(diào)整控制寄存器CR1、CR2和CR3的值的模式中，通過將錯(cuò)誤操作信號(hào)(Vm)傳輸至外部，對(duì)驗(yàn)證電源設(shè)備的操作是有用的。第六實(shí)施例對(duì)于電子設(shè)備的電源設(shè)備而言，為了向諸如CPU或SDRAM之類的負(fù)載供應(yīng)穩(wěn)定的電壓，需要不同輸出電壓的多個(gè)通道的電源設(shè)備。當(dāng)?shù)谝恢恋谖鍖?shí)施例的電源設(shè)備被簡(jiǎn)單制備為用于多個(gè)通道時(shí)，電源設(shè)備的面積變大。因此，在第六實(shí)施例中，提供用于向多個(gè)通道供應(yīng)電壓而不擴(kuò)大面積的電源設(shè)備。圖24是根據(jù)第六實(shí)施例的電源設(shè)備以及使用該電源設(shè)備的電子設(shè)備的配置圖。圖25是通道控制電路的框圖。圖26是滯環(huán)運(yùn)算單元的框圖。電源設(shè)備1G具有電源電路DK1和DK2以及電源控制電路5G。電子設(shè)備0G具有電源設(shè)備1G、SDRAM36和CPU37。具有與第一實(shí)施例相同的標(biāo)號(hào)的部件基本相同。在與第一實(shí)施例的標(biāo)號(hào)相同的標(biāo)號(hào)末尾添加1或2的數(shù)字是具有以下含義。(1)在第六實(shí)施例中，具有與第一實(shí)施例的標(biāo)號(hào)相同的標(biāo)號(hào)并且在末尾添加1或2的每個(gè)部件對(duì)應(yīng)于第一實(shí)施例的具有相同標(biāo)號(hào)的部件并且基本具有相同的配置。(2)在第六實(shí)施例中，具有與第一實(shí)施例的標(biāo)號(hào)相同的標(biāo)號(hào)并且在末尾添加1的每個(gè)部件是用于向作為負(fù)載的SDRAM36供應(yīng)電源電壓的部件。(3)在第六實(shí)施例中，具有與第一實(shí)施例的標(biāo)號(hào)相同的標(biāo)號(hào)并且在末尾添加2的每個(gè)部件是用于向作為負(fù)載的CPU供應(yīng)電源電壓的部件。例如，電源電路DK1是與第一實(shí)施例中相同的部件，并且用于SDRAM。在該實(shí)施例中，SDRAM36被設(shè)置為通道1(1Ch)，而CPU37被設(shè)置為通道2(2Ch)。電源控制電路5G具有在數(shù)字控制器8G中提供的通道控制電路CHC和用于多個(gè)通道的滯環(huán)運(yùn)算單元(HAU1&2)13G。電源控制電路5G還具有模擬前端電路7G。模擬前端電路7G具有AD轉(zhuǎn)換器10、兩個(gè)差分放大器9-1和9-2、以及兩個(gè)目標(biāo)電壓設(shè)置電路11-1和11-2。兩個(gè)差分放大器9-1和9-2相同。當(dāng)輸出電壓(Vout1和Vout2)不同時(shí)，在兩個(gè)目標(biāo)電壓設(shè)置電路11-1和11-2中設(shè)置的目標(biāo)電壓相應(yīng)地變化。具有電源電路DK1和DK2、差分放大器9-1和9-2和目標(biāo)電壓設(shè)置電路11-1和11-2的電路被稱為電源電路。具有差分放大器9-1和9-2和目標(biāo)電壓設(shè)置電路11-1和11-2的電路被稱為誤差電壓檢測(cè)電路。差分放大器9-1和9-2也被稱為差分輸出電路。如圖25中所示，通道控制電路CHC具有用于通道1的寄存器(1ChRES)33、用于通道2的寄存器(2ChRES)34、電源通道序列器(PSCh-SQC)35以及開關(guān)電路SLC1和SLC2。以與第一實(shí)施例的第一示例相似的方式，在單個(gè)半導(dǎo)體襯底上形成電源控制電路5G并且將其構(gòu)造為半導(dǎo)體集成電路器件IC1G。也可以運(yùn)用第一實(shí)施例的第二至第六示例。用于通道1的寄存器33、用于通道2的寄存器34以及電源通道序列器(sequencer)35中設(shè)置的值可以由電源設(shè)備1G的外部設(shè)備設(shè)置。如圖25所示，用于通道1的寄存器33具有五個(gè)控制寄存器1CR1、1CR2、1CR3、1CR4和1CR5，而用于通道2的寄存器34也具有五個(gè)控制寄存器2CR1、2CR2、2CR3，2CR4和2CR5。控制寄存器1CR1、1CR2和1CR3分別對(duì)應(yīng)于第一實(shí)施例的控制寄存器CR1、CR2和CR3?？刂萍拇嫫?CR1、1CR2和1CR3中的值分別根據(jù)寄存器更新信號(hào)(V1、V2和V3)被存儲(chǔ)在用于多個(gè)通道的滯環(huán)運(yùn)算單元中的控制寄存器CR1、CR2和CR3中。控制寄存器2CR1、2CR2和2CR3分別對(duì)應(yīng)于控制寄存器CR1、CR2和CR3?？刂萍拇嫫?CR1、2CR2和2CR3中的值分別根據(jù)寄存器更新信號(hào)(V1、V2和V3)被存儲(chǔ)在用于多個(gè)通道的滯環(huán)運(yùn)算單元的控制寄存器CR1、CR2和CR3中。用于通道1的寄存器33是用于將輸出電壓(Vout1)供應(yīng)至作為通道1的負(fù)載的SDRAM的組件。類似地，用于通道2的寄存器34是用于將輸出電壓(Vout2)供應(yīng)至作為通道1的負(fù)載的CPU的組件。AD轉(zhuǎn)換器10和時(shí)鐘生成器用于通道1和2這兩者。用于多個(gè)通道的滯環(huán)運(yùn)算單元13G被用于通道1和2這兩者。此外，如圖26所示，用于多個(gè)通道的滯環(huán)運(yùn)算單元13G具有第一實(shí)施例的滯環(huán)運(yùn)算單元13、第二實(shí)施例的預(yù)測(cè)控制器16C以及第三實(shí)施例的預(yù)測(cè)控制器16D。還設(shè)置第四實(shí)施例中的滯環(huán)運(yùn)算單元13E、PID運(yùn)算單元23、PWM信號(hào)生成單元24、低電平單元25、高電平單元26以及選擇器27。根據(jù)在控制模式設(shè)置寄存器(CMSR)1CR5和2CR5中設(shè)置的模式，用于多個(gè)通道的滯環(huán)運(yùn)算單元13G設(shè)置將在上述組件中使用的組件和在使用的組件之間傳輸?shù)男盘?hào)的輸入/輸出關(guān)系。在圖26中示出信號(hào)輸入/輸出關(guān)系和耦合關(guān)系。圖27是示出控制模式設(shè)置寄存器1CR5和2CR5的設(shè)置的圖?？v軸的0至5指示可以設(shè)置的寄存器的值，而橫軸的CMS1至CMS4表示可用功能。第一控制模式(CMS1)涉及在第一實(shí)施例中描述的預(yù)測(cè)值(Vpr)的計(jì)算和滯環(huán)控制。更具特而言，由等式1計(jì)算預(yù)測(cè)值(Vpr)，并且如在圖8中所示那樣執(zhí)行滯環(huán)控制。第二控制模式(CMS2)涉及在第二實(shí)施例中描述的預(yù)測(cè)值(Vpr)的計(jì)算和滯環(huán)控制。更具特而言，由等式2計(jì)算預(yù)測(cè)值(Vpr)，并且如在圖8中所示那樣執(zhí)行滯環(huán)控制。第三控制模式(CMS3)涉及在第三實(shí)施例中描述的預(yù)測(cè)值(Vpr)的計(jì)算和滯環(huán)控制。更具特而言，由等式3計(jì)算預(yù)測(cè)值(Vpr)，并且如在圖8中所示那樣執(zhí)行滯環(huán)控制。第四控制模式(CMS4)涉及在第四實(shí)施例中描述的預(yù)測(cè)值(Vpr)的計(jì)算和滯環(huán)控制。更具特而言，由等式1至3中任一等式計(jì)算預(yù)測(cè)值(Vpr)，并且如在圖20中所示的那樣執(zhí)行滯環(huán)控制。圖27中每個(gè)圓圈表示在縱軸上對(duì)應(yīng)設(shè)置值處在橫軸上的對(duì)應(yīng)功能可用。例如，當(dāng)用于通道1的控制模式設(shè)置寄存器ICR5的寄存器值是2時(shí)，CMS2可用。因此，根據(jù)控制模式設(shè)置寄存器1CR5和2CR5的寄存器值確定可用功能。基于可用功能確定滯環(huán)運(yùn)算單元13G中的組件耦合關(guān)系和信號(hào)輸入/輸出關(guān)系。例如，當(dāng)用于通道1的控制模式設(shè)置寄存器1CR5的寄存器值是2并且用于通道2的控制模式設(shè)置寄存器2CR5的寄存器值是4時(shí)，根據(jù)用于多通道的滯環(huán)運(yùn)算單元13G中的信號(hào)輸入/輸出關(guān)系，向第一實(shí)施例的滯環(huán)運(yùn)算單元13供應(yīng)誤差信號(hào)(Vde1和Vde2)，并且輸出控制信號(hào)(Vc1和Vc2)?，F(xiàn)在描述各個(gè)通道的配置。(1)通道1通道1使用第一實(shí)施例的滯環(huán)運(yùn)算單元13。未使用第一實(shí)施例的滯環(huán)運(yùn)算單元13的預(yù)測(cè)控制器16，而是使用第二實(shí)施例的預(yù)測(cè)控制器。向第二實(shí)施例的預(yù)測(cè)控制器16C，輸入誤差信號(hào)(Vde1)、時(shí)鐘(CLK2、CLK3和CLK4)和寄存器更新信號(hào)(V1)。從第二實(shí)施例的預(yù)測(cè)控制器16C向滯環(huán)控制器20輸出預(yù)測(cè)值(Vpr1)。(2)通道2通道2使用第一實(shí)施例的滯環(huán)運(yùn)算單元13。未使用第一實(shí)施例的滯環(huán)運(yùn)算單元13的預(yù)測(cè)控制器16，而是使用第三實(shí)施例的預(yù)測(cè)控制器16D。向第三實(shí)施例的預(yù)測(cè)控制器16D輸入誤差信號(hào)(Vde2)、時(shí)鐘(CLK2、CLK3至CLKX)和寄存器更新信號(hào)(V3)。從第三實(shí)施例的預(yù)測(cè)控制器16D向滯環(huán)控制器17輸出預(yù)測(cè)值(Vpr2)。當(dāng)CMS3變得可用時(shí)，激活平均數(shù)設(shè)置寄存器(ANSR)1CR4和2CR4。具體而言，如圖27所示，其是當(dāng)控制模式設(shè)置寄存器1CR5和2CR5的寄存器值是4或5時(shí)。顯然，由于僅在CMS3可用時(shí)執(zhí)行平均預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算，因此不必激活平均數(shù)設(shè)置寄存器1CR4和2CR4。圖28A是電源通道序列器的配置圖，而圖28B和圖28C示出根據(jù)電源通道序列器的設(shè)置的電源控制電路5G(電源設(shè)備1G)的操作流程的示例。圖28A是電源通道序列器的配置圖。電源通道序列器35具有第零區(qū)域(A0)、第一區(qū)域(A1)、第二區(qū)域(A2)、...以及第N區(qū)域(AN)。N表示自然數(shù)。第零區(qū)域是用于確定最終區(qū)域的數(shù)目的區(qū)域，重復(fù)設(shè)置直至最終區(qū)域。第一至第N區(qū)域中的每個(gè)區(qū)域是用于設(shè)置操作通道并且計(jì)算時(shí)間的區(qū)域。圖28B和圖28C具體示出電源控制電路5G(電源設(shè)備1G)的操作流程，其中在電源通道序列器35中設(shè)置值。在第零區(qū)域(A0)中設(shè)置A5(第五區(qū)域)，通道2和T1時(shí)段在第一區(qū)域(A1)中分別被設(shè)置為操作通道和計(jì)算時(shí)間，通道1和T1時(shí)段在第二區(qū)域(A2)中分別被設(shè)置為操作通道和計(jì)算時(shí)間，而“無操作(“NO”)”和T2時(shí)段在第三區(qū)域(A3)中分別被設(shè)置為操作通道和計(jì)算時(shí)間。此外，通道2和T1時(shí)段在第四區(qū)域(A4)中分別被設(shè)置為操作通道和計(jì)算時(shí)間，而“無操作(NO)”和T3時(shí)段在第五區(qū)域(A5)中分別被設(shè)置為操作通道和計(jì)算時(shí)間。未對(duì)第六至第N區(qū)域做出設(shè)置。即使在第六至第N區(qū)域中設(shè)置某些值，由于第五區(qū)域在第零區(qū)域中設(shè)置，因此未對(duì)操作施加影響。如圖28C所示，首先，由于在第一區(qū)域(A1)中設(shè)置通道2和T1時(shí)段，因此對(duì)電源電路的控制僅針對(duì)時(shí)段T1在通道2中執(zhí)行。在通道2中，計(jì)算預(yù)測(cè)值(Vpr2)，執(zhí)行滯環(huán)控制，并且將控制信號(hào)(Vc2)輸出至電源電路DK2。此時(shí)，使用設(shè)置在用于通道2的寄存器34中的寄存器值。更具體而言，使用控制寄存器2CR1、2CR2和2CR3和控制模式寄存器2CR5中的值。必要時(shí)，還可以使用平均數(shù)設(shè)置寄存器2CR4的值。在使用用于2通道的寄存器34中的值的情形中，運(yùn)用將寄存器2CR1、2CR2和2CR3中的值寫入用于多通道的滯環(huán)運(yùn)算單元13G中的寄存器CR1、CR2和CR3的方法便已足夠。作為另一方法，用于多通道的滯環(huán)運(yùn)算單元13G可以具有用于通道1的寄存器33和用于通道2的寄存器34。在使用用于通道2的寄存器34的值的情形中，通過激活用于通道2的寄存器34中的寄存器并且禁用用于通道1的寄存器33中的寄存器，用于多通道的滯環(huán)運(yùn)算單元13G可以使用用于通道1的寄存器33的值。隨后，由于在第二區(qū)域(A2)中設(shè)置通道1和T1時(shí)段，僅針對(duì)時(shí)段T1在通道2中執(zhí)行對(duì)電源電路的控制。在通道1中，計(jì)算預(yù)測(cè)值(Vpr1)，執(zhí)行滯環(huán)控制，并且將控制信號(hào)(Vc1)輸出至電源電路DK1。此時(shí)，使用在用于通道1的寄存器33中設(shè)置的寄存器值。因此，在用于多通道的滯環(huán)運(yùn)算單元13G中使用的控制寄存器CR1、CR2和CR3中的值被更新為用于通道1的值。由于在第三區(qū)域(A3)中設(shè)置“NO”(無操作)和T2時(shí)段，因此僅針對(duì)時(shí)段T2不更新用于對(duì)電源電路的控制的運(yùn)算操作。因此，不更新待輸出至兩個(gè)電源電路DK1和DK2的控制信號(hào)(Vc1和Vc2)。隨后，由于在第四區(qū)域(A4)中設(shè)置通道2和T1時(shí)段，僅針對(duì)時(shí)段T1在通道2中執(zhí)行對(duì)電源電路的控制。在通道2中，計(jì)算預(yù)測(cè)值(Vpr2)，執(zhí)行滯環(huán)控制，并且將控制信號(hào)(Vc2)輸出至電源電路DK2。此時(shí)，使用在用于通道2的寄存器34中設(shè)置的寄存器值。因此，在用于多通道的滯環(huán)運(yùn)算單元13G中使用的控制寄存器CR1、CR2和CR3中的值被更新為用于通道2的值由于在第五區(qū)域(A5)中設(shè)置“NO”(無操作)和T2時(shí)段，因此僅針對(duì)時(shí)段T2不更新用于對(duì)電源電路的控制的運(yùn)算操作。因此，不更新待輸出至兩個(gè)電源電路DK1和DK2的控制信號(hào)(Vc1和Vc2)。由于A5(第五區(qū)域)被設(shè)置在第零區(qū)域中，因此按上述順序根據(jù)在第一至第五區(qū)域中設(shè)置的值重復(fù)在通道中的控制。在此情形下，T4＝3×T1+T2+T3。因此，按上述順序每T4個(gè)時(shí)段地執(zhí)行在通道中的控制。關(guān)于AD轉(zhuǎn)換器10的操作，最簡(jiǎn)單的方法是交替重復(fù)AD轉(zhuǎn)換來自差分放大器9-1的誤差電壓(Vde1)的過程和AD轉(zhuǎn)換來自差分放大器9-2的誤差電壓(Vde2)的過程。然而，在此情形下，丟棄AD轉(zhuǎn)換處理的未用結(jié)果的一部分，并且從功耗角度而言的問題也是大的。因此，可以根據(jù)電源通道序列器35中的設(shè)置值來設(shè)置是否執(zhí)行AD轉(zhuǎn)換處理。更具體而言，在圖28B中示出的設(shè)置值的情形中，在與第一區(qū)域?qū)?yīng)的時(shí)段中，執(zhí)行將來自差分放大器9-2的誤差電壓(Vde2)進(jìn)行AD轉(zhuǎn)換的過程。類似地，在與第二區(qū)域?qū)?yīng)的時(shí)段中，執(zhí)行將來自差分放大器9-1的誤差電壓(Vde1)進(jìn)行AD轉(zhuǎn)換的過程。在與第三區(qū)域?qū)?yīng)的時(shí)段中，不執(zhí)行AD轉(zhuǎn)換處理。在與第四區(qū)域?qū)?yīng)的時(shí)段中，執(zhí)行將來自差分放大器9-2的誤差電壓(Vde2)進(jìn)行AD轉(zhuǎn)換的過程。在與第五區(qū)域?qū)?yīng)的時(shí)段中，不執(zhí)行AD轉(zhuǎn)換處理。在此之后，可以運(yùn)用重復(fù)上述過程的方法。在該實(shí)施例中，在通道中共用用于多通道的滯環(huán)運(yùn)算單元13G和AD轉(zhuǎn)換器10，使得電源控制電路5G和電源設(shè)備1G的面積整體減小。此外，提供用于通道1的寄存器33和用于通道2的寄存器34。用于通道1的寄存器33具有控制寄存器1CR1、寄存器1CR2、控制寄存器1CR3、通道控制模式設(shè)置寄存器1CR5和平均數(shù)設(shè)置寄存器1CR4。用于通道2的寄存器34具有控制寄存器2CR1，寄存器2CR2，控制寄存器2CR3，通道控制模式設(shè)置寄存器2CR5和平均數(shù)設(shè)置寄存器2CR4。因此，根據(jù)通道中的負(fù)載，可以設(shè)置控制寄存器1CR1和2CR1、控制寄存器1CR2和2CR2、控制寄存器1CR3和2CR3、控制模式設(shè)置寄存器1CR5和2CR5、以及平均數(shù)設(shè)置寄存器1CR4和2CR4中的寄存器值。用于通道的寄存器33和34中的寄存器值被用于控制對(duì)應(yīng)通道。因此，電源設(shè)備1G的外部設(shè)備并不需要在每次改變待控制的通道時(shí)更新寄存器值。在重復(fù)通道1中的控制和通道2中的控制的情形中，當(dāng)沒有用于通道的寄存器時(shí)，執(zhí)行如下操作。當(dāng)在通道1中控制時(shí)，設(shè)置對(duì)應(yīng)于通道1的控制寄存器CR1、CR2和CR3中的值。當(dāng)在通道2中控制時(shí)，需要設(shè)置對(duì)應(yīng)于通道2的控制寄存器CR1、CR2和CR3中的值。這種方式并不實(shí)際。用于通道的寄存器3和4中的設(shè)置值被反映在電源設(shè)備1G中，因而控制通道。因此，當(dāng)首先在電源通道序列器35中設(shè)置值時(shí)，電源設(shè)備1G的外部設(shè)備并不需要在執(zhí)行時(shí)間控制的同時(shí)指示改變待控制的通道的序列。更具體而言，外部設(shè)備變得不必指示電源設(shè)備1G執(zhí)行時(shí)間控制，使得從時(shí)序A至?xí)r序B執(zhí)行對(duì)通道1的控制，從時(shí)序B至?xí)r序C執(zhí)行對(duì)通道2的控制，并且從時(shí)序C至?xí)r序D執(zhí)行對(duì)通道3的控制，。雖然待控制的通道的數(shù)目在本實(shí)施例中為2，但是顯然它可以為3或更大。此外，通過第一至第四實(shí)施例的功能的任何一個(gè)或組合實(shí)現(xiàn)用于多通道的滯環(huán)運(yùn)算單元13G。在此情形中，需要準(zhǔn)備對(duì)應(yīng)電路，使得用于多通道的滯環(huán)運(yùn)算單元13G的尺度變得更大。因此，可以運(yùn)用使用第一至第四實(shí)施例中功能的任一個(gè)并且消除控制模式設(shè)置寄存器1CR5和2CR5的方法。此外，在執(zhí)行使用預(yù)測(cè)值(Vpr1和Vpr2)的控制時(shí)，在通道中共用用于多通道的滯環(huán)運(yùn)算單元13和AD轉(zhuǎn)換器10。因此，由于用于預(yù)測(cè)值(Vpr1和Vpr2)的預(yù)測(cè)時(shí)段(Tpr1和Tpr2)的存在，可以防止由以時(shí)分方式執(zhí)行用于通道的控制計(jì)算引起的響應(yīng)惡化。具體而言，通過適當(dāng)設(shè)置預(yù)測(cè)時(shí)段(Tpr1和Tpr2)，可以防止由執(zhí)行用于通道的控制計(jì)算引起的響應(yīng)惡化。在該實(shí)施例中，在下列狀況下可以更為有效地防止響應(yīng)惡化。(1)通道1預(yù)測(cè)時(shí)段(Tpr1)≥AD轉(zhuǎn)換中的延遲時(shí)間(Tad1)+預(yù)測(cè)運(yùn)算單元的控制計(jì)算的延遲時(shí)間(Tc21)+滯環(huán)比較器的控制計(jì)算的延遲時(shí)間(Tc1111)+通道1的計(jì)算周期在圖28中，通道1的計(jì)算周期是時(shí)段(T4)。(2)通道2預(yù)測(cè)時(shí)段(Tpr2)≥AD轉(zhuǎn)換中的延遲時(shí)間(Tad2)+預(yù)測(cè)運(yùn)算單元的控制計(jì)算的延遲時(shí)間(Tc22)+滯環(huán)比較器的控制計(jì)算的延延遲時(shí)間(Tc12)+通道1的計(jì)算周期在圖28中，通道2的計(jì)算周期是時(shí)段(2T1+T2)和時(shí)段(T1+T3)較長(zhǎng)的一個(gè)。即，當(dāng)通過向伴隨電源電路的控制的延遲時(shí)間添加每個(gè)通道的計(jì)算周期而獲得的時(shí)段等于或小于預(yù)測(cè)時(shí)段(Tpr)時(shí)，可以防止響應(yīng)惡化。在執(zhí)行并不使用預(yù)測(cè)值(Vpr)的控制的情形中，在執(zhí)行另一通道的控制計(jì)算時(shí)并不更新各個(gè)通道的控制信號(hào)(Vc)，并且因其中不更新信號(hào)的時(shí)段而引起響應(yīng)惡化。在該實(shí)施例中，可以防止這類問題。此外，共用用于多通道的滯環(huán)運(yùn)算單元13G和用于各個(gè)通道的AD轉(zhuǎn)換器10，以分時(shí)方式執(zhí)行用于各個(gè)通道的控制計(jì)算。更新控制信號(hào)(Vc1和Vc2)的時(shí)序總在各個(gè)通道之間偏離，可以防止在多個(gè)通道中伴隨同時(shí)驅(qū)動(dòng)開關(guān)元件的噪聲的出現(xiàn)，并且可以減少電源設(shè)備1G中的噪聲。在期望當(dāng)用于多個(gè)通道的滯環(huán)運(yùn)算單元13和在各個(gè)通道中的AD轉(zhuǎn)換器10不被共用時(shí)防止噪聲的情形中，需要偏離更新用于通道的控制信號(hào)(Vc1和Vc2)的時(shí)序，并且要求出于該目的的設(shè)備。此外，在執(zhí)行使用預(yù)測(cè)值(Vpr1和Vpr2)的控制時(shí)，共用用于多通道的滯環(huán)運(yùn)算單元13G和通道的AD轉(zhuǎn)換器10，并且以分時(shí)方式執(zhí)行用于通道的控制計(jì)算。在通過以分時(shí)方式執(zhí)行用于通道的控制計(jì)算來防止響應(yīng)惡化時(shí)，還可以實(shí)現(xiàn)在整個(gè)電源設(shè)備1G中減少噪聲的效果。第七實(shí)施例在第七實(shí)施例的電源設(shè)備1G中，以類似于第一至第四實(shí)施例的方式，由硬件執(zhí)行預(yù)測(cè)值(Vpr1和Vpr2)的生成和滯環(huán)控制。因此，一旦用于執(zhí)行預(yù)測(cè)值(Vpr1和Vpr2)的生成和滯環(huán)控制計(jì)算的電路形成為硬件，就變得難于后期做出改變和更新計(jì)算。這可能導(dǎo)致研發(fā)成本增加和研發(fā)延期。在第七實(shí)施例中，為了實(shí)現(xiàn)生成預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算和滯環(huán)控制計(jì)算被靈活改變，以及為了減少研發(fā)成本和研發(fā)延遲，使用處理器。需要由處理器控制多個(gè)通道。為了使控制更為容易地執(zhí)行，使用中斷控制和序列器。圖29是使用該實(shí)施例的電源設(shè)備的電子設(shè)備的配置圖。圖30是通道控制電路的框圖。電源設(shè)備1H具有電源電路DK1和DK2和電源控制電路5G。電子設(shè)備0H具有電源設(shè)備1H、SDRAM36和CPU37。第七實(shí)施例與第六實(shí)施例不同之處在于如下方面：用于多通道的滯環(huán)運(yùn)算單元13G被改變?yōu)樘幚砥?8，并且還提供吸收電路(take-incircuit)。如后文將描述的那樣，在第六實(shí)施例的通道控制電路CHC中的電源通道序列器35被變?yōu)榫哂胁煌瑑?nèi)部配置的電源通道序列器35H。此外，在通道控制電路CHC2中提供AD轉(zhuǎn)換序列器(ADC-SQC)38。構(gòu)造AD轉(zhuǎn)換序列器38使得設(shè)置值可以從在電源設(shè)備1H的外部的設(shè)備設(shè)置。處理器28的內(nèi)部配置與在第五實(shí)施例中基本相同。在非易失性存儲(chǔ)器31中存儲(chǔ)的程序可以執(zhí)行第一至第四實(shí)施例的預(yù)測(cè)值(Vpr)的計(jì)算和滯環(huán)控制以及如圖24中所示并且在圖24的描述中的計(jì)算和滯環(huán)控制的組合。第七實(shí)施例的另一配置與第六實(shí)施例的配置相似。以與第一實(shí)施例的第一示例相似的方式，在單個(gè)半導(dǎo)體襯底上形成電源控制電路5H并且將其構(gòu)造為半導(dǎo)體集成電路器件IC1G。備選地，可以運(yùn)用第一實(shí)施例的第二至第六示例中任一個(gè)的配置。圖31是示出電源通道序列器35H的設(shè)置表的圖。橫軸指示待控制的通道(驅(qū)動(dòng)通道)?？v軸同時(shí)指示控制計(jì)算周期和當(dāng)執(zhí)行控制計(jì)算時(shí)在其中執(zhí)行控制計(jì)算的通道的通道優(yōu)先級(jí)?？刂朴?jì)算是預(yù)測(cè)值(Vpr)和滯環(huán)控制的計(jì)算。例如，如圖31所示，在通道1(1Ch)中，計(jì)算周期是T11并且優(yōu)先級(jí)是1。在通道2(2Ch)中，計(jì)算周期是T12并且優(yōu)先級(jí)是3。在通道3(3Ch)中，計(jì)算周期是T13并且優(yōu)先級(jí)是2。雖然在圖29和圖30中示出僅兩個(gè)通道，但是圖31示出具有3個(gè)通道的示例。圖32是示出根據(jù)第七實(shí)施例的電源設(shè)備1H的控制流的示例的圖。將描述在電源通道序列器35H中如圖31所示的設(shè)置條件的情形。首先，以優(yōu)先級(jí)降序的順序在在所有的通道中執(zhí)行控制計(jì)算。首先在通道139中執(zhí)行控制計(jì)算，其次在通道341中，并且隨后在通道240中。在此之后，執(zhí)行NOP(無操作)42。在此假設(shè)T12＝2×T11并且T13＝3×T11。在時(shí)段T11之后，由于開始控制計(jì)算，因此執(zhí)行在通道139中的控制計(jì)算。在此之后是NOP42。在時(shí)段T12之后，由于開始控制計(jì)算，因此執(zhí)行在通道139和通道240中的控制計(jì)算。根據(jù)優(yōu)先級(jí)，執(zhí)行在通道139中的控制計(jì)算，并且然后執(zhí)行在通道240中的控制計(jì)算。在此之后是NOP42。在時(shí)段T13之后，由于開始控制計(jì)算，因此執(zhí)行在通道139和通道341中的控制計(jì)算。根據(jù)優(yōu)先級(jí)，執(zhí)行在通道139中的控制計(jì)算，并且然后執(zhí)行在通道341中的控制計(jì)算。在此之后是NOP42。在時(shí)段(T13+T11)之后，由于開始控制計(jì)算，因此執(zhí)行在通道139和通道240中的控制計(jì)算。根據(jù)優(yōu)先級(jí)，執(zhí)行在通道139中的控制計(jì)算，并且然后執(zhí)行在通道240中的控制計(jì)算。在此之后是NOP42。在時(shí)段(T13+T12)之后，由于開始控制計(jì)算，因此執(zhí)行在通道139中的控制計(jì)算。類似地，根據(jù)設(shè)置的控制計(jì)算周期和優(yōu)先級(jí)執(zhí)行通道中的控制計(jì)算。圖33是示出第七實(shí)施例的電源控制電路5H(電源設(shè)備1H)的操作流程圖的圖。根據(jù)存儲(chǔ)在非易失性存儲(chǔ)器31中的程序執(zhí)行該操作流程。首先，啟動(dòng)電源設(shè)備1H(步驟S10)。接著，啟動(dòng)數(shù)字控制器8H(步驟S11)。經(jīng)由通信線路I/O從電源設(shè)備1H的外部的設(shè)備設(shè)置用于通道的寄存器33和34的初始值、電源通道序列器35H的設(shè)置值，以及AD轉(zhuǎn)換器序列器38的設(shè)置值(步驟S12)。AD轉(zhuǎn)換器10啟動(dòng)AD轉(zhuǎn)換處理(步驟S13)。確定是否從中斷控制器32接收到第一中斷信號(hào)(IS1)(步驟S14)?；诘谝恢袛嗾?qǐng)求信號(hào)IRQ1輸出中斷控制器32的第一中斷信號(hào)(IS1)，第一中斷請(qǐng)求信號(hào)IRQ1根據(jù)電源通道序列器35H中的設(shè)置值輸出。根據(jù)各個(gè)通道中在電源通道序列器35H中設(shè)置的優(yōu)先級(jí)和計(jì)算周期來確定第一中斷請(qǐng)求信號(hào)IRQ1的輸出時(shí)序、通道的優(yōu)先級(jí)、以及待采用的AD轉(zhuǎn)換處理的結(jié)果數(shù)目。由電源通道序列器35H中的定時(shí)器(timer)TIM測(cè)量計(jì)算周期。在步驟S14中未接收到第一中斷信號(hào)(IS1)的情形中，例程返回至步驟S14。在步驟S14中，處理器核29重復(fù)執(zhí)行NOP指令。在步驟S14中吸收電路TIC接收到第一中斷信號(hào)(IS1)的情形中，吸收電路TIC基于對(duì)應(yīng)于各個(gè)通道的輸出電壓從AD轉(zhuǎn)換器10向數(shù)字控制器5H中的未示出的內(nèi)部存儲(chǔ)器或隨機(jī)存取存儲(chǔ)器中存儲(chǔ)AD轉(zhuǎn)換結(jié)果(步驟S15)。處理器核29接收第二中斷信號(hào)(IS2)和并且從睡眠狀態(tài)返回以啟動(dòng)處理器28的中斷處理程序(步驟S16)?；诘诙袛嗾?qǐng)求信號(hào)IRQ2輸出中斷控制器32的第二中斷信號(hào)(IS2)，根據(jù)電源通道序列器35H中的設(shè)置值輸出第二中斷請(qǐng)求信號(hào)IRQ2。根據(jù)各個(gè)通道中在序列器35H中設(shè)置的優(yōu)先級(jí)和計(jì)算周期確定第二中斷請(qǐng)求信號(hào)IRQ2的輸出時(shí)序和關(guān)于控制計(jì)算的通道的優(yōu)先級(jí)。隨后，根據(jù)用于各個(gè)通道的電源通道序列器35H中設(shè)置的優(yōu)先級(jí)執(zhí)行控制計(jì)算(步驟S17)。根據(jù)與相應(yīng)通道對(duì)應(yīng)的寄存器33和34中的值、第一和第二控制閾值(Vth1和Vth2)和預(yù)測(cè)時(shí)段(Tpr)，基于控制模式(計(jì)算模式)執(zhí)行控制計(jì)算。將在圖34中示出的步驟S20至S28中描述步驟S17的細(xì)節(jié)。由于在步驟S17中完成控制計(jì)算，因此處理器核29進(jìn)入睡眠狀態(tài)(步驟S18)。睡眠狀態(tài)表示處理器核29并不執(zhí)行操作的狀態(tài)。當(dāng)停止供應(yīng)到處理器核29的時(shí)鐘時(shí)，可以降低功耗。在步驟S18之后，例程返回至步驟S14。將描述步驟S17中的操作。首先，根據(jù)在用于每個(gè)通道的電源通道序列器35H中設(shè)置的優(yōu)先級(jí)和周期，可以確定經(jīng)受控制計(jì)算的通道(步驟S20)。接著，在處理器28中設(shè)置用于待控制的通道的寄存器的值(步驟S21)。在處理器28具有用于通道的所有寄存器(1ChRES和2ChRES)的情形中，激活用于與待控制的通道對(duì)應(yīng)的通道的寄存器(1ChRES或2ChRES)并且禁用用于其它通道的寄存器便已足夠。作為另一個(gè)方法，可以根據(jù)將與帶控制的通道對(duì)應(yīng)的通道的寄存器33或34中的值寫入處理器28中的寄存器來實(shí)現(xiàn)設(shè)置。隨后，基于用于該通道的寄存器33或34的設(shè)置值，計(jì)算預(yù)測(cè)值(Vpr1和Vpr2)(步驟S22)。接著，根據(jù)所獲得的預(yù)測(cè)值(Vpr1和Vpr2)和誤差信號(hào)(Vde1和Vde2)確定模式是否是正常模式(步驟S23)。在值對(duì)應(yīng)于第一至第三實(shí)施例中的控制計(jì)算的情形中，基于圖8做出確定。在值對(duì)應(yīng)于第四實(shí)施例中的控制計(jì)算的情形中，基于圖20做出確定。當(dāng)在步驟S23中確定正常模式時(shí)，例程行進(jìn)至步驟S24，其中由正常模式中的控制信號(hào)(Vc1和Vc2)控制電源電路DK1和DK2(電源設(shè)備1H)。在用于所使用的通道的寄存器的控制模式設(shè)置寄存器1CR4和2CR4中的值對(duì)應(yīng)于第一至第三實(shí)施例中的控制計(jì)算的情形中，基于圖8執(zhí)行控制。在值對(duì)應(yīng)于第四實(shí)施例中的控制計(jì)算的情形中，基于圖20執(zhí)行控制。例程行進(jìn)至步驟S28。另一方面，當(dāng)在步驟S23中確定錯(cuò)誤操作模式時(shí)，例程行進(jìn)至步驟S25，其中由錯(cuò)誤操作模式中的控制信號(hào)(Vc1和Vc2)控制電源電路DK1和DK2(電源設(shè)備1H)。在用于所使用的通道的寄存器的控制模式設(shè)置寄存器1CR4和2CR4中的值對(duì)應(yīng)于第一至第三實(shí)施例中的控制計(jì)算的情形中，基于圖8執(zhí)行控制。在值對(duì)應(yīng)于第四實(shí)施例中的控制計(jì)算的情形中，基于圖20執(zhí)行控制。在步驟S25之后，執(zhí)行步驟S28和S28。隨后將描述原因。接著，經(jīng)由通道控制電路CHC2向外部傳輸錯(cuò)誤操作信號(hào)(Vm1和Vm2)(步驟S26)?；趤碜噪娫丛O(shè)備1H的外部的設(shè)備的外部指令，更新用于所使用的通道的寄存器33或34中的控制寄存器1CR1和2CR1、控制寄存器1CR2和2CR2和控制寄存器1CR3和2CR3中任一個(gè)的值(步驟S27)。根據(jù)在用于各個(gè)通道的電源通道序列器35H中設(shè)置的優(yōu)先級(jí)和周期，確定是否有另一通道待控制(步驟S28)。在具有待控制的通道的情形中，例程返回至步驟S21。在沒有待控制的通道的情形中，例程返回至步驟S18。在步驟S23中確定錯(cuò)誤操作模式的情形中，在步驟S27中更新用于通道的寄存器33或34中的值。出于如下原因無法由電源設(shè)備1H控制更新時(shí)序：這基于從外部設(shè)備接收誤差信號(hào)(Vm1和Vm2)直至值被更新的反應(yīng)速度和在外部設(shè)備和電源設(shè)備1H之間的信號(hào)的延遲時(shí)間。因此，在執(zhí)行步驟S25之后，執(zhí)行步驟S26和S27。在更新用于通道的寄存器33或34中的值時(shí)，在步驟S28中確定是否具有待控制的另一通道。以此方式，防止如下情形：在非可控狀態(tài)中延遲待控制的另一通道的計(jì)算的過程。在步驟S15中，通過使用吸收電路TIC獲得AD轉(zhuǎn)換結(jié)果。這使得啟動(dòng)用于獲得AD轉(zhuǎn)換結(jié)果的過程的處理器28并非必要，使得可以減少功耗。在圖33中所示的操作流程中的步驟S12中，電源設(shè)備1H外部的設(shè)備設(shè)置用于通道的寄存器33或34中的初始值并且設(shè)置在電源通道序列器(PSCh-SQC)35H和AD轉(zhuǎn)換序列器(ADC-SQC)38中的設(shè)置值。備選地，對(duì)應(yīng)于用于通道的寄存器的初始值的值和對(duì)應(yīng)于電源通道序列器(PSCh-SQC)35H和AD轉(zhuǎn)換序列器(ADC-SQC)38中的設(shè)置值的值可以預(yù)先存儲(chǔ)在非易失性存儲(chǔ)器31中。在此情形中，處理器核29將非易失性存儲(chǔ)器31中的初始值和設(shè)置值存儲(chǔ)進(jìn)處理器核29中的寄存器或隨機(jī)存取存儲(chǔ)器30。在步驟S26中，經(jīng)由通道控制電路CHC向外部傳輸錯(cuò)誤操作信號(hào)(Vm1和Vm2)。在步驟S27中，由外部指令調(diào)整在用于通道的寄存器33和34中的值。在確定錯(cuò)誤操作模式的情形中，不向外部傳輸錯(cuò)誤操作信號(hào)(Vm1和Vm2)，可以由非易失性存儲(chǔ)器31中的程序調(diào)整用于通道的寄存器33和34中的值。在確定是錯(cuò)誤操作模式的情形中，還在通過非易失性存儲(chǔ)器31中的程序調(diào)整用于通道的寄存器33和34中的值的模式中，通過將錯(cuò)誤操作信號(hào)(Vm1和Vm2)傳輸至外部，對(duì)于驗(yàn)證電源設(shè)備的操作是有用的。圖35是示出處理器28的控制計(jì)算和AD轉(zhuǎn)換操作之間的關(guān)系的示例的圖。如圖35所示，假設(shè)作為計(jì)算周期的T21時(shí)段和作為優(yōu)先級(jí)的2被設(shè)置在通道1(1Ch)中，而作為計(jì)算周期的T21時(shí)段和作為優(yōu)先級(jí)的1被設(shè)置在通道2(2Ch)中。在此情形下，處理器28執(zhí)行用于通道2的控制計(jì)算，執(zhí)行用于通道1的控制計(jì)算，并且在此之后，進(jìn)入睡眠狀態(tài)。當(dāng)在睡眠狀態(tài)中根據(jù)電源通道序列器35H中的設(shè)置值從中斷控制器32生成第一中斷信號(hào)(IS1)時(shí)，吸收電路TIC取得通道1和2的AD轉(zhuǎn)換處理結(jié)果。具體而言，“取得”意指吸收電路TIC基于對(duì)應(yīng)于通道的輸出電壓將AD轉(zhuǎn)換結(jié)果從AD轉(zhuǎn)換器10存儲(chǔ)進(jìn)數(shù)字控制器5H中的未示出的內(nèi)部存儲(chǔ)器或隨機(jī)存取存儲(chǔ)器30。當(dāng)如內(nèi)部控制計(jì)算的方法執(zhí)行如在第一實(shí)施例中的控制計(jì)算時(shí)，獲得在范圍(X1)中的AD轉(zhuǎn)換處理結(jié)果。隨后，根據(jù)在電源通道序列器35H中的設(shè)置值從中斷控制器32生成第二中斷信號(hào)(IS2)，并且處理器28執(zhí)行控制計(jì)算。如圖35所示，在指示為“A”的范圍(X1)中的AD轉(zhuǎn)換處理結(jié)果被用做用于處理器28的操作的誤差信號(hào)(Vde1和Vde2)。圖36是示出在處理器的控制計(jì)算和AD轉(zhuǎn)換操作之間的關(guān)系的另一示例的圖。如圖36所示，假設(shè)作為計(jì)算周期的T32時(shí)段和作為優(yōu)先級(jí)的2被設(shè)置在通道1(1Ch)中，而作為計(jì)算周期的T31時(shí)段和作為優(yōu)先級(jí)的1被設(shè)置在通道2(2Ch)中。此外，還存在如下關(guān)系：T32＝2×T31。在此情形下，處理器28執(zhí)行用于通道2的控制計(jì)算，執(zhí)行用于通道1的控制計(jì)算，并且在此之后，進(jìn)入睡眠狀態(tài)。在睡眠狀態(tài)中根據(jù)電源通道序列器35H中的設(shè)置值從中斷控制器32生成第一中斷信號(hào)(IS1)，并且獲得僅通道1的AD轉(zhuǎn)換處理結(jié)果。當(dāng)如在第一實(shí)施例中的控制計(jì)算被執(zhí)行作為控制計(jì)算的方法時(shí)，獲得由(A)指示的、在范圍(X2)中的AD轉(zhuǎn)換處理結(jié)果。如圖36所示，由(A)指示的、在范圍(X2)中的AD轉(zhuǎn)換處理結(jié)果被用作由“A”指示的、用于處理器28的操作的誤差信號(hào)(Vde2)。隨后，根據(jù)在電源通道序列器35H中的設(shè)置值從中斷控制器32生成第二中斷信號(hào)(IS2)，并且處理器28執(zhí)行控制計(jì)算。處理器28執(zhí)行用于通道2的控制計(jì)算并且隨后進(jìn)入睡眠狀態(tài)。當(dāng)在睡眠狀態(tài)中根據(jù)電源通道序列器35H中的值從中斷控制器32生成第一中斷信號(hào)(IS1)時(shí)，吸收電路TIC取得通道1和2的AD轉(zhuǎn)換處理結(jié)果。如圖36所示，由“B”指示的、在范圍(X2)中的AD轉(zhuǎn)換處理結(jié)果被用作由“B”指示的、用于處理器28的操作的誤差信號(hào)(Vde1和Vde2)。隨后，根據(jù)電源通道序列器35H中的設(shè)置值從中斷控制器32生成第二中斷信號(hào)(IS2)，并且處理器28執(zhí)行控制計(jì)算。如圖35和圖36所示，交替重復(fù)用于通道1的AD轉(zhuǎn)換處理和用于通道2的AD轉(zhuǎn)換處理。在具有三個(gè)或更多通道的情形中，例如，當(dāng)具有3個(gè)通道1至3時(shí)，按如通道1、通道2、通道3、通道1、通道2和通道3的順序重復(fù)過程。通過按序重復(fù)，用于獲得用于通道1的AD轉(zhuǎn)換處理結(jié)果的間隔(Vde1(n)和Vde1(n+1))之間的間隔)和用于獲得用于通道2的AD轉(zhuǎn)換處理結(jié)果(Vde2(n))和Vde2(n+1))之間的間隔)變得相同。因此，控制計(jì)算的產(chǎn)品研發(fā)變得容易。另一方面，如圖35和圖36所示，雖然使用在范圍(X1)和(X2)中的AD轉(zhuǎn)換結(jié)果，但是丟棄了AD轉(zhuǎn)換處理的大量其它結(jié)果，并且AD轉(zhuǎn)換器10無效操作。具體而言，待控制的通道的數(shù)量變得越多，則需要以高速執(zhí)行的AD轉(zhuǎn)換處理越多。因此，降低AD轉(zhuǎn)換器10的功耗變得重要。圖37A是AD轉(zhuǎn)換序列器的配置圖，而圖37B和圖37C示出了根據(jù)AD轉(zhuǎn)換序列器的設(shè)置的電源設(shè)備的操作流程的示例。圖37A是AD轉(zhuǎn)換序列器的配置圖。AD轉(zhuǎn)換序列器38具有第零區(qū)域(AA0)、第一區(qū)域(AA1)、第二區(qū)域(AA2)、...、和第N區(qū)域(AAN)(其中N表示自然數(shù))。第零區(qū)域(AA0)包括用于確定直至重復(fù)設(shè)置的最后區(qū)域數(shù)目的區(qū)域以及用于確定AD轉(zhuǎn)換周期的區(qū)域。第一至第N區(qū)域(AA1至AAN)中的每個(gè)區(qū)域包括用于設(shè)置操作通道的區(qū)域和用于設(shè)置轉(zhuǎn)換時(shí)間的區(qū)域。AD轉(zhuǎn)換處理的前提在于按序重復(fù)用于通道的AD轉(zhuǎn)換處理。如上所述，當(dāng)具有通道1至通道3的三個(gè)通道時(shí)，按通道1、通道2、通道3、通道1、通道2和通道3的順序重復(fù)過程。圖37B和圖37C具體示出了電源設(shè)備1H的操作流程，其中在AD轉(zhuǎn)換序列器38中設(shè)置值。作為最后區(qū)域的AA4(第四區(qū)域)和作為AD轉(zhuǎn)換周期的T40時(shí)段被設(shè)置在第零區(qū)域(AA0)中，并且作為轉(zhuǎn)換通道的通道1和2以及作為轉(zhuǎn)換時(shí)間的T41時(shí)段被設(shè)置在第一區(qū)域(AA1)中。作為轉(zhuǎn)換通道的“無操作(NO)”和作為轉(zhuǎn)換時(shí)間的T42時(shí)段被設(shè)置在第二區(qū)域(AA2)中，并且作為轉(zhuǎn)換通道的通道1和作為轉(zhuǎn)換時(shí)間的T43時(shí)段被設(shè)置在第三區(qū)域(AA3)中，作為轉(zhuǎn)換通道的“無操作(NO)”和作為轉(zhuǎn)換時(shí)間的T44時(shí)段被設(shè)置在第四區(qū)域(AA4)中，并且不在第五區(qū)域(AA5)至第N區(qū)域(AAN)中設(shè)置。即使在第五區(qū)域(AA5)至第N區(qū)域(AAN)中設(shè)置某些值，由于在第零區(qū)域中設(shè)置了第四區(qū)域(AA4)，因此，不對(duì)操作施加影響。如圖37C所示，首先，由于在第一區(qū)域(A1)中設(shè)置了通道1和2以及T41時(shí)段，因此僅針對(duì)時(shí)段T41在通道1和2中執(zhí)行AD轉(zhuǎn)換處理。由于在第零區(qū)域(AA0)中設(shè)置了T40時(shí)段，因此在T40時(shí)段交替執(zhí)行通道1中的AD轉(zhuǎn)換處理和通道2中的AD轉(zhuǎn)換處理。由于在第二區(qū)域(AA2)中設(shè)置了“NO”(無操作)和T42時(shí)段，因此在時(shí)段T42中不執(zhí)行AD轉(zhuǎn)換處理。由于在第三區(qū)域(AA3)中設(shè)置了通道1和T43時(shí)段，因此執(zhí)行通道1中的AD轉(zhuǎn)換處理并且不執(zhí)行通道2中的AD轉(zhuǎn)換處理。由于在第四區(qū)域(AA4)中設(shè)置了“NO”(無操作)和T44時(shí)段，因此在時(shí)段T44中不執(zhí)行AD轉(zhuǎn)換處理。由于在第零區(qū)域中設(shè)置第四區(qū)域(AA4)，因此按上述順序重復(fù)用于相應(yīng)通道的AD轉(zhuǎn)換處理。在此情形中，T45＝T41+T42+T43+T44。因此，每T45時(shí)段按上述順序執(zhí)行在通道中的AD轉(zhuǎn)換處理。將根據(jù)在電源通道序列器35H中設(shè)置的值確定AD轉(zhuǎn)換處理的周期和用于所需通道的AC轉(zhuǎn)換處理的結(jié)果。因此，根據(jù)AD轉(zhuǎn)換序列器38中的電源通道序列器35H中的設(shè)置來設(shè)置設(shè)置值便已足夠。具體而言，在做出設(shè)置使得在通道1和2中的AD轉(zhuǎn)換處理結(jié)果在對(duì)應(yīng)于T41時(shí)段的時(shí)段中是需要的并且在通道1中的AD轉(zhuǎn)換處理結(jié)果在對(duì)應(yīng)于T43時(shí)段的時(shí)段中是需要的情形中，將圖37中示出的設(shè)置值設(shè)置進(jìn)AD轉(zhuǎn)換序列器38中便已足夠?？梢栽趫D32中的步驟S12中做出AD轉(zhuǎn)換序列器38的設(shè)置。作為在處理器28中使用的誤差信號(hào)(Vde)，盡可能多的使用最近誤差信號(hào)(Vde)。根據(jù)伴隨初始“第一中斷信號(hào)”(IS1)的AD轉(zhuǎn)換處理的需要數(shù)目以及取得AD轉(zhuǎn)換處理結(jié)果所需的時(shí)間，確定AD轉(zhuǎn)換處理的開始時(shí)間需要比處理器28的處理開始時(shí)間早多少。因此，可以在電源通道序列器35H中提供用于伴隨初始“第一中斷信號(hào)”(IS1)確定AD轉(zhuǎn)換處理的開始時(shí)間需要比處理器28的處理開始時(shí)間早多少的區(qū)域。在該實(shí)施例中，程序存儲(chǔ)在處理器28中的非易失性存儲(chǔ)器31中，該程序其可以執(zhí)行在第一至第四實(shí)施例中的預(yù)測(cè)值(Vpr)的計(jì)算和滯環(huán)控制以及如在圖25和圖26中以及圖的描述中所示的計(jì)算和控制的組合。在第六實(shí)施例中，由第六實(shí)施例中的軟件執(zhí)行預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算和滯環(huán)控制。當(dāng)執(zhí)行各種類型的預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算和滯環(huán)控制時(shí)，電路尺度增加，并且增大電源控制電路5H和電源設(shè)備1H的面積，具體而言，增大通過集成電源設(shè)備1H的一部分獲得的電源IC的面積，使得成本增加。由于在該實(shí)施例中可以通過添加或改變程序來執(zhí)行各種類型的預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算和滯環(huán)控制，因此未增大電源IC的面積。電源通道序列器35H可以設(shè)置各個(gè)通道中的計(jì)算周期和優(yōu)先級(jí)。此外，根據(jù)電源通道序列器35H的設(shè)置執(zhí)行中斷控制，并且執(zhí)行針對(duì)各個(gè)通道的預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算和滯環(huán)控制。通過使用這類配置，在處理器28基于程序的處理中執(zhí)行針對(duì)各個(gè)通道的預(yù)測(cè)值(Vpr1和Vpr2)的計(jì)算和滯環(huán)控制可以在時(shí)間上容易地控制，并且還便于程序研發(fā)。此外，通過使用中斷控制，處理器28可以重復(fù)睡眠狀態(tài)和控制計(jì)算狀態(tài)。因此，由于具有睡眠狀態(tài)，因此降低處理器28的功耗。此外，由于具有AD轉(zhuǎn)換序列器38，可以抑制AD轉(zhuǎn)換處理結(jié)果的丟棄，并且可以降低電源控制電路5H和電源設(shè)備1H的功耗。此外，在使用預(yù)測(cè)值(Vpr1和Vpr2)執(zhí)行控制時(shí)，在通道中共用處理器28和AD轉(zhuǎn)換器10。因此，由于用于計(jì)算預(yù)測(cè)值(Vpr1和Vpr2)的預(yù)測(cè)時(shí)段(Tpr1和Tpr2)的存在，可以防止因以分時(shí)方式執(zhí)行用于通道的控制計(jì)算引起的響應(yīng)惡化。具體而言，通過適當(dāng)設(shè)置預(yù)測(cè)時(shí)段(Tpr1和Tpr2)，可以防止因以分時(shí)方式執(zhí)行用于通道的控制計(jì)算引起的響應(yīng)惡化。在該實(shí)施例中，在以下條件下可以更有效地防止響應(yīng)惡化。(1)通道1預(yù)測(cè)時(shí)段(Tpr1)≥AD轉(zhuǎn)換中的延遲時(shí)間(Tad1)+預(yù)測(cè)控制計(jì)算的延遲時(shí)間(Tc21)+滯環(huán)控制計(jì)算的延遲時(shí)間(Tc11)+通道1的計(jì)算周期在圖31中，通道1的計(jì)算周期是時(shí)段(T11)。(2)通道2預(yù)測(cè)時(shí)段(Tpr2)≥AD轉(zhuǎn)換中的延遲時(shí)間(Tad2)+預(yù)測(cè)控制計(jì)算的延遲時(shí)間(Tc22)+滯環(huán)控制計(jì)算的延遲時(shí)間(Tc12)+通道2的計(jì)算周期+α在圖31中，通道2的計(jì)算周期是時(shí)段(T12)。α表示用于糾正當(dāng)優(yōu)先級(jí)為2或更低時(shí)引起的在計(jì)算時(shí)間中延遲的項(xiàng)。即，當(dāng)通過加上在各個(gè)通道中的相鄰的計(jì)算時(shí)段之間的差值獲得的時(shí)段等于或小于預(yù)測(cè)時(shí)間(Tpr)時(shí)，可以防止響應(yīng)惡化。在執(zhí)行并不使用預(yù)測(cè)值(Vpr)的控制的情形中，在執(zhí)行另一通道的控制計(jì)算時(shí)，在各個(gè)通道中無法執(zhí)行控制計(jì)算，并且時(shí)段引起響應(yīng)惡化。在該實(shí)施例中，可以防止這類問題。此外，共用各個(gè)通道的處理器28和AD轉(zhuǎn)換器10以按分時(shí)方式執(zhí)行用于各個(gè)通道的控制計(jì)算。更新控制信號(hào)(Vc1和Vc2)的時(shí)序總在通道之間偏離，可以防止在多個(gè)通道中伴隨同時(shí)驅(qū)動(dòng)開關(guān)元件出現(xiàn)的噪聲，并且可以降低在電源設(shè)備1H中噪聲。在期望當(dāng)用于多通道的滯環(huán)運(yùn)算單元13G和AD轉(zhuǎn)換器10在各個(gè)通道中不被共用時(shí)防止噪聲的情形中，更新用于通道的控制信號(hào)(Vc1和Vc2)的時(shí)序必須被偏離，并且要求出于該目的設(shè)備。此外，在使用預(yù)測(cè)值(Vpr1和Vpr2)執(zhí)行控制時(shí)，通道的處理器28和AD轉(zhuǎn)換器10被共用，并且以分時(shí)方式執(zhí)行用于通道的控制計(jì)算。使用該配置，在防止因以分時(shí)方式執(zhí)行用于通道的控制計(jì)算所致的響應(yīng)惡化時(shí)，還可以獲得在整個(gè)電源設(shè)備1H中的噪聲降低的效果。雖然本發(fā)明人實(shí)現(xiàn)的本發(fā)明在此已基于一些實(shí)施例具體描述，但是顯然本發(fā)明不限于這些實(shí)施例，而是可以在不偏離主旨的前提下做出各種改變。例如，在第一至第七實(shí)施例中，可以在數(shù)字控制器中提供用于設(shè)置目標(biāo)電壓設(shè)置電路的目標(biāo)電壓的寄存器。雖然將所謂的降壓DC-DC轉(zhuǎn)換器描述為電源電路，但是也可以運(yùn)用升壓DC-DC轉(zhuǎn)換器。