專(zhuān)利名稱(chēng)：改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及開(kāi)關(guān)電源技術(shù)，特別涉及DC-DC (直流-直流)開(kāi)關(guān)轉(zhuǎn)換器輸出電壓瞬態(tài)響應(yīng)控制電路。
背景技術(shù)：
DC-DC開(kāi)關(guān)轉(zhuǎn)換器是現(xiàn)代電力電子技術(shù)領(lǐng)域利用PWM (脈沖寬度調(diào)制)或者PFM(脈沖頻率調(diào)制)等調(diào)制方式控制開(kāi)關(guān)管開(kāi)啟和關(guān)斷的時(shí)間比率，維持穩(wěn)定輸出電壓的變換器。目前，常用的控制方式有電壓模式控制，電流模式控制和恒定導(dǎo)通時(shí)間(COT)控制等，而COT控制模式在近年來(lái)以其控制環(huán)路結(jié)構(gòu)簡(jiǎn)單，系統(tǒng)響應(yīng)速度快等優(yōu)點(diǎn)而被廣泛應(yīng)用，但是基于COT控制模式的開(kāi)關(guān)電源當(dāng)其負(fù)載由重載跳變到輕載時(shí)，輸出電壓的瞬態(tài)響應(yīng)很差。在COT控制模式中，當(dāng)負(fù)載由重載跳變到輕載時(shí)，輸出電壓會(huì)做出相應(yīng)的調(diào)整。假·如電路是理想的，那么輸出電壓調(diào)整得很快，瞬態(tài)響應(yīng)可以在很短的時(shí)間內(nèi)完成，但是導(dǎo)致輸出瞬態(tài)響應(yīng)不能很快做出調(diào)整的原因是此時(shí)輸出電壓過(guò)沖很大，再加上這時(shí)的輸出電流比較小，所以輸出電壓調(diào)整的時(shí)間就變得很長(zhǎng)，這就是開(kāi)關(guān)電源瞬態(tài)響應(yīng)差的表現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題，就是針對(duì)開(kāi)關(guān)電源當(dāng)負(fù)載由重載跳變到輕載時(shí)，輸出電壓不能及時(shí)完成調(diào)整，瞬態(tài)響應(yīng)差的缺點(diǎn)，提供一種改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，改善開(kāi)關(guān)電源的瞬態(tài)響應(yīng)。本發(fā)明解決所述技術(shù)問(wèn)題，采用的技術(shù)方案是，改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，包括分頻器單元、存儲(chǔ)器單元、比較器單元；所述分頻器單元與開(kāi)關(guān)電源高端開(kāi)關(guān)管的驅(qū)動(dòng)信號(hào)連接，用于根據(jù)該驅(qū)動(dòng)信號(hào)產(chǎn)生控制信號(hào)對(duì)所述存儲(chǔ)器單元進(jìn)行控制；所述存儲(chǔ)器單元與反饋電壓連接，在所述控制信號(hào)控制下對(duì)上一個(gè)周期反饋電壓的最大值進(jìn)行采集和存儲(chǔ)；所述比較器單元與存儲(chǔ)器單元連接，將反饋電壓的瞬時(shí)值與所述最大值進(jìn)行比較，當(dāng)反饋電壓的瞬時(shí)值大于最大值時(shí)，所述比較器單元輸出信號(hào)翻轉(zhuǎn)，關(guān)斷開(kāi)關(guān)電源高端
功率管。具體的，所述控制信號(hào)為一對(duì)反相信號(hào)。進(jìn)一步的，所述分頻器單元具有競(jìng)爭(zhēng)抑制機(jī)制，用于避免出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。具體的，所述分頻器單元包括電平移位單元、D型觸發(fā)器、與非門(mén)和3只反相器。具體的，所述存儲(chǔ)器單元包括兩個(gè)共源共柵結(jié)構(gòu)的電流鏡、一個(gè)運(yùn)放單元、一個(gè)存儲(chǔ)電容和一個(gè)傳輸門(mén)單兀。具體的，所述比較器單元包括一個(gè)比較器和一個(gè)與非門(mén)。本發(fā)明的有益效果是，克服了傳統(tǒng)COT控制模式開(kāi)關(guān)電源負(fù)載由重載跳變?yōu)檩p載時(shí)瞬態(tài)響應(yīng)很差的缺點(diǎn)，實(shí)現(xiàn)了良好的輸出恢復(fù)，縮短了恢復(fù)時(shí)間并減小了過(guò)沖電壓。本發(fā)明還具有電路結(jié)構(gòu)簡(jiǎn)單，負(fù)載響應(yīng)快等優(yōu)點(diǎn)，能夠改善開(kāi)關(guān)電源在重載跳變?yōu)檩p載時(shí)的瞬態(tài)響應(yīng)過(guò)程。


圖I是現(xiàn)有技術(shù)開(kāi)關(guān)電源結(jié)構(gòu)示意圖；圖2是本發(fā)明結(jié)構(gòu)示意圖；圖3是實(shí)施例的分頻器單元結(jié)構(gòu)示意圖；圖4是實(shí)施例的存儲(chǔ)器單元結(jié)構(gòu)示意圖；圖5是實(shí)施例的比較器單元結(jié)構(gòu)示意圖；
圖6是現(xiàn)有技術(shù)開(kāi)關(guān)電源輸出電壓波形示意圖；圖7是采用本發(fā)明控制電路的開(kāi)關(guān)電源輸出電壓波形示意圖。圖中信號(hào)標(biāo)注符號(hào)SW、HSD、LSD分別表示圖中對(duì)應(yīng)位置信號(hào)電壓；HSD為高端開(kāi)關(guān)管HS-FET的驅(qū)動(dòng)信號(hào)，LSD為低端開(kāi)關(guān)管LS-FET的驅(qū)動(dòng)信號(hào)；BST為自舉電壓；Vdd為數(shù)字電源；VSS為數(shù)字地；Vin為輸入電壓；Vout為輸出電壓；VFB為反饋電壓；VFBmax是一個(gè)周期反饋電壓的最大值；Ctrol和Ctro2為分頻器單元輸出的控制信號(hào)，是兩個(gè)反相的信號(hào)；Vsoft為開(kāi)關(guān)電源軟啟動(dòng)信號(hào)；L0G為比較器單元輸出信號(hào)；IB為開(kāi)關(guān)電源系統(tǒng)提供的偏置電流。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。開(kāi)關(guān)電源基本結(jié)構(gòu)如圖I所示，包括控制單元、邏輯處理單元、驅(qū)動(dòng)電路、高端開(kāi)關(guān)管HS-FET、低端開(kāi)關(guān)管LS-FET，以及NMOS管Ml、二極管Dl和自舉電容Cbst構(gòu)成的自舉電路等。驅(qū)動(dòng)電路跟隨邏輯處理單元給出的輸出邏輯進(jìn)行相應(yīng)的動(dòng)作，當(dāng)邏輯處理單元使得驅(qū)動(dòng)電路輸出的高端開(kāi)關(guān)管HS-FET驅(qū)動(dòng)信號(hào)HSD有效，驅(qū)動(dòng)信號(hào)LSD無(wú)效時(shí)，高端開(kāi)關(guān)管HSFET導(dǎo)通，低端開(kāi)關(guān)管LS-FET關(guān)斷，電源給電感L充電，同時(shí)電感電流流到輸出電容Cout上，使得輸出電壓Vout產(chǎn)生跟隨電感電流上升的紋波；反之，當(dāng)邏輯處理單元使得驅(qū)動(dòng)電路的驅(qū)動(dòng)信號(hào)HSD無(wú)效，驅(qū)動(dòng)信號(hào)LSD有效時(shí)，高端開(kāi)關(guān)管HS-FET關(guān)斷，低端開(kāi)關(guān)管LS-FET開(kāi)啟，開(kāi)關(guān)電源處于續(xù)流階段，電感L通過(guò)低端開(kāi)關(guān)管LS-FET的寄生二極管進(jìn)行續(xù)流，電流逐漸下降，相應(yīng)的輸出電壓產(chǎn)生跟隨電感電流向下的紋波。這一過(guò)程中，電阻Rfl和Rf2構(gòu)成的采樣電路也不斷的對(duì)輸出電壓進(jìn)行采樣，其輸出電壓為反饋電壓VFB。圖中NMOS管Ml、二極管Dl和自舉電容Cbst構(gòu)成的自舉電路，其功能是使高端開(kāi)關(guān)管HS-FETHSD開(kāi)啟和關(guān)斷時(shí)，其柵極和源極之間的電壓(即圖I中HSD和SW之間的電壓)能夠保持在一個(gè)比較合理的范圍內(nèi)，不至于使高端開(kāi)關(guān)管HS-FETHSD的驅(qū)動(dòng)電壓過(guò)大。本發(fā)明改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路結(jié)構(gòu)如圖2所示，包括分頻器單元、存儲(chǔ)器單元、比較器單元。分頻器單元與開(kāi)關(guān)電源高端開(kāi)關(guān)管HS-FET的驅(qū)動(dòng)信號(hào)HSD連接，根據(jù)驅(qū)動(dòng)信號(hào)HSD產(chǎn)生一對(duì)反相的控制信號(hào)對(duì)存儲(chǔ)器單元進(jìn)行控制。存儲(chǔ)器單元與反饋電壓VFB連接，在控制信號(hào)控制下對(duì)上一個(gè)周期反饋電壓的最大值VFBmax進(jìn)行采集和存儲(chǔ)。比較器單元與存儲(chǔ)器單元連接，將反饋電壓VFB的瞬時(shí)值與該最大值VFBmax進(jìn)行比較，當(dāng)反饋電壓VFB的瞬時(shí)值大于該最大值VFBmax時(shí)，比較器單元輸出信號(hào)翻轉(zhuǎn)，通過(guò)邏輯處理單元和驅(qū)動(dòng)電路關(guān)斷開(kāi)關(guān)電源高端開(kāi)關(guān)管HS-FET。分頻器單元的作用是對(duì)高端開(kāi)關(guān)管HS-FET的驅(qū)動(dòng)信號(hào)HSD做兩分頻，兩分頻信號(hào)再經(jīng)過(guò)后續(xù)的數(shù)字處理后作為存儲(chǔ)單元的控制信號(hào)，進(jìn)行對(duì)VFB的存儲(chǔ)操作。存儲(chǔ)器單元存儲(chǔ)的信號(hào)是反饋電壓VFB在上一個(gè)周期的最大值VFBmax，其作為比較器單元的輸入端信號(hào)，與此同時(shí)反饋電壓VFB也被送到比較器單元的輸入端，對(duì)反饋電壓VFB的瞬時(shí)值與該最大值VFBmax進(jìn)行比較，由于VFB是隨驅(qū)動(dòng)信號(hào)HSD周期性變化的，而反饋電壓VFB的存儲(chǔ)信號(hào)(VFBmax)每個(gè)周期替換一次，也就是說(shuō)比較器單元比較的是VFB信號(hào)在相鄰兩個(gè)周期之間的變化情況。正常工作時(shí)，由于相鄰的工作周期之間的VFB是一致的，所以，比較器單元就不會(huì)發(fā)生翻轉(zhuǎn)，只有當(dāng)輸出負(fù)載由重載跳變?yōu)檩p載時(shí)，由于輸出電壓會(huì)出現(xiàn)過(guò)沖，那么VFB也會(huì)發(fā)生過(guò)沖，此時(shí)，由于VFB已經(jīng)達(dá)到了比較器單元的比較上限，所以，比較器單元輸出電平翻轉(zhuǎn)，該電平經(jīng)過(guò)后級(jí)的邏輯處理單元和驅(qū)動(dòng)電路，關(guān)斷高端開(kāi)關(guān)管HS-FET。本發(fā)明的控制電路就是通過(guò)這樣的方式來(lái)縮短輸出恢復(fù)時(shí)間和過(guò)沖電壓，達(dá)到改善輸出瞬態(tài)響應(yīng)的目的。
實(shí)施例圖3、圖4和圖5分別示出了本例的分頻器單元、存儲(chǔ)器單元和比較器單元的結(jié)構(gòu)。圖3所示的分頻器單元包括電平移位單元、D型觸發(fā)器、第一與非門(mén)NANDl以及第一反相器INV1、第二反相器INV2和第三反相器INV3，其中D型觸發(fā)器被接成分頻器(二分頻器)。電平移位單元的一個(gè)輸入端接開(kāi)關(guān)電源高端開(kāi)關(guān)管HS-FET的驅(qū)動(dòng)信號(hào)HSD，另外四個(gè)輸入端分別接BST、SW、Vdd和VSS。其作用是將范圍在SW和BST之間的方波信號(hào)(驅(qū)動(dòng)信號(hào)HSD)移位到數(shù)字電源Vdd和數(shù)字地VSS上，驅(qū)動(dòng)信號(hào)HSD經(jīng)移位單元之后就變?yōu)榉秶赩SS和Vdd之間的一個(gè)方波信號(hào),該信號(hào)作為分頻器的時(shí)鐘信號(hào)和第一反相器的輸入信號(hào)。電平移位單元的輸出接分頻器的時(shí)鐘信號(hào)端CLK和第一反相器的輸入端，分頻器的RD是其清零端，與系統(tǒng)啟動(dòng)相關(guān)聯(lián)，每當(dāng)系統(tǒng)啟動(dòng)時(shí)，RD對(duì)分頻器進(jìn)行初始化。分頻器的輸入端D與輸出QN相連，Vdd和VSS為分頻器提供電源和地。第一反相器INVl的輸出接第二反相器INV2的輸入端和電容Cdelay的一端，電容Cdelay的另一端接地。移位后的信號(hào)經(jīng)過(guò)第一反相器INVl和電容Cdelay產(chǎn)生一個(gè)很小的延時(shí)，延時(shí)后的信號(hào)再經(jīng)過(guò)第二反相器INV2后與分頻器的輸出Q—起輸入到第一與非門(mén)NANDl進(jìn)行與非運(yùn)算。這樣做的目的是為了避免信號(hào)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)，因?yàn)镠SD經(jīng)過(guò)移位后在實(shí)際中是有一個(gè)上升沿的，所以該信號(hào)通過(guò)第一反相器INV1、電容Cdelay和第二反相器INV2的處理后再與分頻器的輸出進(jìn)行與非運(yùn)算，這樣就避開(kāi)了兩個(gè)信號(hào)都在上升沿的可能，從而避免了競(jìng)爭(zhēng)冒險(xiǎn)，保證了電路正常工作，這就是本發(fā)明的競(jìng)爭(zhēng)抑制機(jī)制。第一與非門(mén)NANDl的輸出端為控制信號(hào)CtiOl，該信號(hào)經(jīng)第三反相器INV3反相后輸出控制信號(hào)Ctro2。兩個(gè)反相的控制信號(hào)Ctrol和Ctro2用于控制存儲(chǔ)器單元的工作過(guò)程。本例存儲(chǔ)器單元由兩個(gè)共源共柵結(jié)構(gòu)的電流鏡、一個(gè)運(yùn)放單元AO、一個(gè)存儲(chǔ)單元Ckef (實(shí)際上就是一個(gè)電容)和一個(gè)傳輸門(mén)單元組成。NMOS電流鏡(由NMOS管構(gòu)成的電流鏡)用來(lái)處理外部偏置電流IB，PMOS電流鏡(PM0S管構(gòu)成的電流鏡)鏡像NMOS電流鏡的電流后為運(yùn)放AO提供偏置。運(yùn)放AO被接成單位增益負(fù)反饋的形式，這樣的結(jié)構(gòu)使得反相端和輸出的電壓被鉗位在VFB上，當(dāng)某個(gè)周期HSD信號(hào)為高時(shí)，控制信號(hào)Ctrol和Ctro2分別為低電平和高電平，這樣傳輸門(mén)單元打開(kāi)，在這個(gè)周期內(nèi)VFB的最大值VFBmax被儲(chǔ)存在存儲(chǔ)單元Ckef上，這里Ceef很小，這樣做的目的是為了保證采樣精度，由于比較器單元的反向輸入端是采樣得到的上個(gè)周期中反饋電壓VFB的最大值VFBmax，同時(shí)考慮到比較器單元引入的失調(diào)電壓Vos，這樣就給VFB設(shè)置了一個(gè)比較上限，其值為VFBmaX+VoS。這個(gè)上限是實(shí)時(shí)可變的，這樣控制電路就能夠?qū)崿F(xiàn)實(shí)時(shí)監(jiān)測(cè)輸出電壓紋波的功能。本例存儲(chǔ)器單元電路結(jié)構(gòu)如圖4所示，包括5個(gè)NMOS管麗I 5，5個(gè)PMOS管MPl 5，一個(gè)電容CREF和一個(gè)運(yùn)放A0。其中麗I 4構(gòu)成共源共柵結(jié)構(gòu)的NMOS電流鏡，MPl 4構(gòu)成共源共柵結(jié)構(gòu)的PMOS電流鏡，MP5和麗5構(gòu)成傳輸門(mén)單元。圖4中，第一 NMOS管麗I的柵極和漏極接電流IB，第三NMOS管麗3的柵極和漏極接第一 NMOS管麗I的源極，第三NMOS管MN3的柵極接第四NMOS管的柵極，第三NMOS管MN3和第四NMOS管MN4的源極接地VSS，第四NMOS管MN4的漏極接第二 NMOS管MN2的源極，第二 NMOS管MN2的柵極接第一 NMOS管MNl的柵極，第二 NMOS管MN2的漏極接第三PMOS管MP3的柵極和漏極，第三PMOS管MP3的源極接第一 PMOS管MPl的柵極和漏極，第一 PMOS管MPl和第二 PMOS管 MP2的源極接電源Vdd，第二 PMOS管MP2的柵極接第一 PMOS管MPl的柵極，第二 PMOS管MP2的漏極接第四PMOS管MP4的源極，第四PMOS管MP4的源極接運(yùn)放AO的電流偏置點(diǎn)，第四PMOS管MP4的柵極接第三PMOS管MP3的柵極，運(yùn)放AO的同相端接反饋電壓VFB，反相端與運(yùn)放的輸出端相連，并連接到第五NMOS管麗5的漏極和第五PMOS管MP5的源極上，第五NMOS管MN5的源極和第五PMOS管MP5的漏極連接到VFBmax和電容Ckef —端，電容Ckef的另一端接地。本例比較器單元結(jié)構(gòu)如圖5所示，包括比較器COMP和第二與非門(mén)NAND2。比較器COMP的同相端接反饋電壓VFB，反相端接VFBmax，輸出接第二與非門(mén)NAND2的一個(gè)輸入端，第二與非門(mén)NAND2的另一個(gè)輸入端接開(kāi)關(guān)電源的軟啟動(dòng)信號(hào)Vsoft，第二與非門(mén)的輸出信號(hào)為L(zhǎng)OG。這樣，比較器的輸出信號(hào)與開(kāi)關(guān)電源的軟啟動(dòng)信號(hào)Vsoft進(jìn)行與非運(yùn)算后才會(huì)輸出到邏輯處理單元。當(dāng)某個(gè)周期輸出由重載跳變到輕載，那么輸出電壓就有一個(gè)較大的過(guò)沖，這時(shí)VFB會(huì)觸發(fā)設(shè)定的比較上限值VFBmax+Vos，從而使比較器的輸出發(fā)生翻轉(zhuǎn)變?yōu)楦唠娖?值得指出的是，這里的Vsoft是與系統(tǒng)軟啟動(dòng)相關(guān)的一個(gè)信號(hào)，在系統(tǒng)軟啟動(dòng)時(shí)，其值為低電平，用來(lái)初始化比較器單元，當(dāng)軟啟動(dòng)完成時(shí)，其值變?yōu)楦唠娖?，這樣就放開(kāi)了比較器，此時(shí)，后端的第二與非門(mén)NAND2的功能就相當(dāng)于一個(gè)反相器),對(duì)應(yīng)的,信號(hào)LOG翻轉(zhuǎn)為低電平，接著這個(gè)信號(hào)作用于驅(qū)動(dòng)電路，將高端開(kāi)關(guān)管HS-FET關(guān)閉，從而達(dá)到改善系統(tǒng)在重載跳變?yōu)檩p載情況下的過(guò)沖，提高效率，減少電磁干擾的產(chǎn)生。圖6和圖7示出了現(xiàn)有技術(shù)開(kāi)關(guān)電源和采用了本發(fā)明的控制電路的開(kāi)關(guān)電源，在輸出由重載跳變?yōu)檩p載時(shí)輸出電流Iout和輸出電壓波形Vout的波形。通過(guò)圖6和圖7的對(duì)比可見(jiàn)，現(xiàn)有技術(shù)開(kāi)關(guān)電源在輸出負(fù)載發(fā)生跳變時(shí)，過(guò)沖電壓比較大，為Λ V，且受恢復(fù)電流小的影響，使得輸出電壓恢復(fù)時(shí)間比較長(zhǎng)，為At，恢復(fù)過(guò)程較緩慢，而采用了本發(fā)明的控制電路的開(kāi)關(guān)電源由于及時(shí)關(guān)斷了高端開(kāi)關(guān)管HS-FET，所以能夠使輸出在負(fù)載跳變時(shí)，過(guò)沖值減小為AVI，且恢復(fù)時(shí)間縮短為AU。另外，顯而易見(jiàn)的是，由于輸出電壓發(fā)生過(guò)沖，那么導(dǎo)通時(shí)間Ton增大，輸出電壓Vout的峰值也有所增加，這是因?yàn)門(mén)on與Vout成正比，Vout的過(guò)沖使得Ton有一個(gè)微小的變化，最終使得跳變后的周期和輸出電壓的峰值都有所增大。綜上所示，本發(fā)明改善開(kāi)關(guān)電善開(kāi)關(guān)源輸出瞬態(tài)響應(yīng)的控制電路克服了傳統(tǒng)COT控制電路在重載跳變?yōu)檩p載時(shí)很差的瞬態(tài)響應(yīng)，實(shí)現(xiàn)了良好的輸出恢復(fù)，縮短了恢復(fù)時(shí)間并減小了過(guò)沖電壓。本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到，這里描述的實(shí)施例是為了幫助讀者理解本發(fā)明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本發(fā)明公開(kāi)的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。特別是電平移位單元和 分頻器都可以有很多種實(shí)現(xiàn)方法，當(dāng)然，存儲(chǔ)單元中的電流鏡結(jié)構(gòu)也可以采用其他形式，這些本領(lǐng)域技術(shù)人員采用的常規(guī)替換方式，均在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，包括分頻器單元、存儲(chǔ)器單元、比較器單元； 所述分頻器單元與開(kāi)關(guān)電源高端開(kāi)關(guān)管的驅(qū)動(dòng)信號(hào)連接，用于根據(jù)該驅(qū)動(dòng)信號(hào)產(chǎn)生控制信號(hào)對(duì)所述存儲(chǔ)器單元進(jìn)行控制； 所述存儲(chǔ)器單元與反饋電壓連接，在所述控制信號(hào)控制下對(duì)上一個(gè)周期反饋電壓的最大值進(jìn)行采集和存儲(chǔ)； 所述比較器單元與存儲(chǔ)器單元連接，將反饋電壓的瞬時(shí)值與所述最大值進(jìn)行比較，當(dāng)反饋電壓的瞬時(shí)值大于最大值時(shí)，所述比較器單元輸出信號(hào)翻轉(zhuǎn)，關(guān)斷開(kāi)關(guān)電源高端功率管。
2.根據(jù)權(quán)利要求I所述的改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，所述控制信號(hào)為一對(duì)反相信號(hào)。
3.根據(jù)權(quán)利要求I所述的改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，所述分頻器單元具有競(jìng)爭(zhēng)抑制機(jī)制，用于避免出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。
4.根據(jù)權(quán)利要求3所述的改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，所述分頻器單元包括電平移位單元、D型觸發(fā)器、與非門(mén)和3只反相器。
5.根據(jù)權(quán)利要求I所述的改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，所述存儲(chǔ)器單元包括兩個(gè)共源共柵結(jié)構(gòu)的電流鏡、一個(gè)運(yùn)放單元、一個(gè)存儲(chǔ)電容和一個(gè)傳輸門(mén)單元。
6.根據(jù)權(quán)利要求I所述的改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，其特征在于，所述比較器單元包括一個(gè)比較器和一個(gè)與非門(mén)。
全文摘要
本發(fā)明涉及開(kāi)關(guān)電源技術(shù)。本發(fā)明公開(kāi)了一種改善開(kāi)關(guān)電源輸出電壓瞬態(tài)響應(yīng)的控制電路，包括分頻器單元、存儲(chǔ)器單元、比較器單元；所述分頻器單元與開(kāi)關(guān)電源高端開(kāi)關(guān)管的驅(qū)動(dòng)信號(hào)連接，用于根據(jù)該驅(qū)動(dòng)信號(hào)產(chǎn)生控制信號(hào)對(duì)所述存儲(chǔ)器單元進(jìn)行控制；所述存儲(chǔ)器單元與反饋電壓連接，在所述控制信號(hào)控制下對(duì)上一個(gè)周期反饋電壓的最大值進(jìn)行采集和存儲(chǔ)；所述比較器單元與存儲(chǔ)器單元連接，將反饋電壓的瞬時(shí)值與所述最大值進(jìn)行比較，當(dāng)反饋電壓的瞬時(shí)值大于最大值時(shí)，所述比較器單元輸出信號(hào)翻轉(zhuǎn)，關(guān)斷開(kāi)關(guān)電源高端功率管。本發(fā)明實(shí)現(xiàn)了良好的輸出恢復(fù)，縮短了恢復(fù)時(shí)間并減小了過(guò)沖電壓。本發(fā)明可廣泛用于開(kāi)關(guān)電源、DC-DC變換器等。
文檔編號(hào)H02M1/44GK102946185SQ201210487369
公開(kāi)日2013年2月27日 申請(qǐng)日期2012年11月26日 優(yōu)先權(quán)日2012年11月26日
發(fā)明者周澤坤, 劉德尚, 張曉敏, 黃建剛, 吳傳奎, 謝海武, 石躍, 王卓, 明鑫, 張波 申請(qǐng)人:電子科技大學(xué)