專利名稱：一種電流控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及DC-DC變換器領(lǐng)域，更具體的說，是涉及ー種電流控制電路。
背景技術(shù)：
現(xiàn)有技術(shù)中的電流控制電路包括輸入電路I、輸出電路2、反饋電路3、電壓源VCC、第一斜坡補(bǔ)償電路108、第三PMOS管114、第三NMOS管118以及第四NMOS管119，圖I中的輸入端C0MP，是放大器121 (為了畫圖方便沒有將放大器121在圖中畫出，只是將放大器121的輸出端COMP畫出了)的輸出端，其中所述反饋電路3 (圖I中用虛線框3包圍)包括電流源107、第一 NMOS管111以及第一 PMOS管112，所述輸出電路2(圖I中用虛線框2包圍)包括第二 PMOS管113，所述輸入電路I (圖I中用虛線框I包圍)包括 第二NMOS管115、第一電阻116、第二電阻117，其中現(xiàn)有技術(shù)中的電流控制電路圖如圖I所示，連接關(guān)系如下所述第二 PMOS管113的柵極分別于所述第二 PMOS管113的漏極、所述第三PMOS管114的柵極、所述第一 PMOS管112的柵極以及所述第二 NMOS管115的漏極相連；所述第二 PMOS管113的源極分別于所述第三PMOS管114的源極、所述第一 PMOS管112的源極、所述第一 NMOS管111的漏極以及電壓VCC相連；所述第一 PMOS管112的漏極分別與所述第一 NMOS管111的柵極以及所述電流源107的一端相連；所述第二 NMOS管115的柵極與所述放大器121的輸出端COMP相連，源極與所述第一斜坡補(bǔ)償電路108的第一斜坡補(bǔ)償電流110的輸出端以及所述第一電阻116的第一端相連；所述第三PMOS管114的漏極分別與所述第三NMOS管118的漏極、所述第三NMOS管118的柵極以及所述第四NMOS管119的柵極相連；所述第三NMOS管118的源極分別于所述第四NMOS管119的源極以及地相連；所述第一NMOS管111的源極分別于所述第一電阻116的第二端以及所述第二電阻117的第一端相連；所述第二電阻117的第二端接地，所述電流源107的另一端接地；所述第二PMOS管113、所述第三PMOS管114、所述第三NMOS管118以及所述第四NMOS管119控制電流122。圖I中用點(diǎn)劃線包圍的所述第一 PMOS管112、所述第二 PMOS管113、所述第一 NMOS管111、所述第二 NMOS管115、所述第一電阻116、所述第二電阻117以及所述電流源107組成了負(fù)反饋環(huán)路。所述電流控制電路的工作原理是在所述放大器121的輸出電壓高于一定值的情況下，當(dāng)所述第一斜坡補(bǔ)償電路108產(chǎn)生并輸出的第一斜坡補(bǔ)償電流110處于波峰值時，所述第一電阻116和所述第二電阻117的壓降増大，從而使所述第二 NMOS管115、所述第二PMOS管113的輸出電流達(dá)到波谷值，同時所述第一 PMOS管112的漏極輸出電流同時也達(dá)到波谷值，此時漏極輸出電流小于所述電源107的輸出電流，則所述第一 NMOS管111的柵極為低電平，所述第一 NMOS管111關(guān)閉；當(dāng)補(bǔ)償電流110下降到波谷值時，所述第二 NMOS管115以及所述第二 PMOS管113達(dá)到波峰值，此時所述第一 PMOS管112的漏極輸出電流也達(dá)到波峰值，此時所述第一 PMOS管112的漏極輸出電流大于所述電流源107的輸出電流，則所述第一 NMOS管111的柵極為高電平，所述第一 NMOS管111開啟。所述第一 NMOS管111的開啟和關(guān)閉需要穩(wěn)定時間，由于第一斜波補(bǔ)償電流110從波峰值轉(zhuǎn)為波谷值的時間比環(huán)路重新達(dá)到穩(wěn)定的時間要快，所以第一 NMOS管115、第二 PMOS管113會出現(xiàn)ー個異常的大電流，此電流通過第三PMOS管114、第三NMOS管118、第四NMOS管119使所述電流122瞬間増大，也就是產(chǎn)生了大電流。該電流控制電路的應(yīng)用場景很多，例如應(yīng)用于DC-DC限流電路中，該電流控制電路產(chǎn)生的大電流可能使DC-DC限流電路產(chǎn)生過沖電流，該過沖電流可能使DC-DC限流電路的負(fù)載芯片作出誤判斷，甚至燒毀該負(fù)載芯片
發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了ー種電流控制電路，以克服現(xiàn)有技術(shù)中電流控制電路產(chǎn)生大電流的問題。為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案ー種電流控制電路，包括輸入電路、輸出電路、反饋電路、電壓源VCC、第一斜坡補(bǔ)償電路、第三PMOS管、第三NMOS管以及第四NMOS管，所述第一斜坡補(bǔ)償電路的第二斜坡補(bǔ)償電流輸出端與所述反饋電路中的第一 PMOS管的漏極相連；當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電流值也處于波峰值，在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第二斜坡補(bǔ)償電流值也處于波谷值，在任意時刻所述第二斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流。其中，所述第一和第二斜坡補(bǔ)償電流同相同周期。優(yōu)選的，還包括第五NMOS管的源極與所述第三NMOS管的源極相連，所述第五NMOS管的漏極與第一開關(guān)的一端相連；所述第一開關(guān)的另一端與所述第三NMOS管的漏極相連；所述第五NMOS管鏡像到所述第三NMOS管；在進(jìn)行電流測試吋，閉合所述第一開關(guān)。ー種電流控制電路，包括輸入電路、輸出電路、反饋電路、電壓源VCC、第一斜坡補(bǔ)償電路、第三PMOS管、第三NMOS管以及第四NMOS管，還包括第二斜坡補(bǔ)償電路，所述第二斜坡補(bǔ)償電路的第三斜坡補(bǔ)償電流輸出端與所述反饋電路中的第一 PMOS管的漏極相連；當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電路輸出的第三斜坡補(bǔ)償電流值也處于波峰值，在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第二斜坡補(bǔ)償電流值也處于波谷值，在任意時刻使所述第三斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流。其中，所述第一和第三斜坡補(bǔ)償電流同相同周期。優(yōu)選的，還包括第六NMOS管的源極與所述第三NMOS管的源極相連，所述第六NMOS管的漏極與第二開關(guān)的一端相連；所述第二開關(guān)的另一端與所述第三NMOS管的漏極相連；所述第六NMOS管鏡像到所述第三NMOS管；在進(jìn)行電流測試吋，閉合所述第二開關(guān)。經(jīng)由上述的技術(shù)方案可知，采用本發(fā)明實(shí)施例，由于加入了第二斜坡補(bǔ)償電流，當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電流值也處于波峰值，并使所述第一 PMOS管的漏極輸出電流與所述第二補(bǔ)償電流之和大于所述電流源的輸出電流；在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第二斜坡補(bǔ)償電流值也處于波谷值，此時所述第一 PMOS管的輸出電流值為波峰值，由干，所述第二斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流。這樣NMOS管111始終保持開啟狀態(tài)，負(fù)反饋環(huán)路始終處于穩(wěn)定狀態(tài)，電流122也始終處于穩(wěn)定狀態(tài)。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。圖I為現(xiàn)有技術(shù)中的電流控制電路；圖2為本發(fā)明實(shí)施例公開了第一種電流控制電路的電路圖；圖3為現(xiàn)有技術(shù)中DC-DC變換器限流電路的結(jié)構(gòu)示意圖；圖4為未使用本發(fā)明實(shí)施例中的電流控制電路的DC-DC變換器中的限制電感峰值電流不意圖；圖5為使用本發(fā)明實(shí)施例中的電流控制電路的DC-DC變換器中的限制電感峰值電流不意圖；圖6為本發(fā)明公開的第二種電流控制電路的電路圖；圖7為本發(fā)明公開的第三種電流控制電路的電路圖；圖8為本發(fā)明實(shí)施例公開的第四種電流控制電路。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。實(shí)施例一請參閱附圖2，為本發(fā)明實(shí)施例公開了第一種電流控制電路的電路圖，該電路可以包括輸入電路I、輸出電路2、反饋電路3、電壓源VCC、第一斜坡補(bǔ)償電路108、第三PMOS管114、第三NMOS管118以及第四NMOS管119，圖2中的輸入端COMP，是放大器121 (為了畫圖方便沒有將放大器121在圖中畫出，只是將放大器121的輸出端COMP畫出了)的輸出端，所述放大器121可以屬于所述電流控制電路，也可以不屬于，其中所述反饋電路3(在圖2中用虛線3包圍)包括電流源107、第一 NMOS管111以及第一 PMOS管112，所述輸出電路2 (在圖2中用虛線2包圍)包括第二 PMOS管113，所述輸入電路I (在圖2中用虛線I包圍)包括第二 NMOS管115、第一電阻116、第二電阻117，其中所述第二 PMOS管113的柵極分別與所述第二 PMOS管113的漏極、所述第三PMOS管114的柵極、所述第一 PMOS管112的柵極以及所述第二 NMOS管115的漏極相連；所述第ニ PMOS管113的源極分別于所述第三PMOS管114的源極、所述第一 PMOS管112的源極、所述第一 NMOS管111的漏極以及電壓VCC相連；所述第一 PMOS管112的漏極分別與所述第一 NMOS管111的柵極、所述電流源107的一端以及所述第一斜坡補(bǔ)償電路108的第二斜坡補(bǔ)償電流109的輸出端相連；所述第二 NMOS管115的柵極與所述放大器121 (為了畫圖方便，所述放大器121未在圖中畫出)的輸出端COMP相連，源極與所述第一斜坡補(bǔ)償電路108的第一斜坡補(bǔ)償電流110的輸出端以及所述第一電阻116的第一端相連；所述第三PMOS管114的漏極分別與所述第三NMOS管118的漏極、所述第三NMOS管118的柵極以及所述第四NMOS管119的柵極相連；所述第三NMOS管118的源極分別于所述第四NMOS管119的源極以及地相連；所述第一 NMOS管111的源極分別于所述第一電阻116的第二端以及所述第二電阻117的第一端相連；所述第二電阻117的第二端接地，所述電流源107的另一端接地。 所述第一 PMOS管112、所述第二 PMOS管113以及所述第三PMOS管114組成第一鏡像電流結(jié)構(gòu)，所述第三NMOS管118以及所述第四NMOS管119組成第二鏡像電流結(jié)構(gòu)，所述第二 PMOS管113、所述第三PMOS管114、所述第三NMOS管118以及所述第四NMOS管119控制電流122(即圖3中100的輸出連接至比較器101的反向輸入端)。在圖2中用點(diǎn)劃線包圍的所述第一 PMOS管112、所述第二 PMOS管113、所述第一 NMOS管111、所述第二 NMOS管115、所述第一電阻116、所述第二電阻117以及所述電流源107組成了負(fù)反饋環(huán)路。本發(fā)明實(shí)施例中的所述第二斜坡補(bǔ)償電流109的周期與所述第一斜坡補(bǔ)償電流110的周期相同，并且相位相同，也就是當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電流值也處于波峰值，并使所述第一 PMOS管的漏極輸出電流與所述第二補(bǔ)償電流之和大于所述電流源的輸出電流；在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第二斜坡補(bǔ)償電流值也處于波谷值，此時所述第一 PMOS管的輸出電流值為波峰值，并保證在任意時刻所述第二斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流；其工作原理為在所述放大器121的輸出電壓高于一定值的情況下，當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電流值也處于波峰值，并使所述第一 PMOS管的漏極輸出電流與所述第二補(bǔ)償電流之和大于所述電流源的輸出電流，此時所述第一 NMOS管111的柵極為高電平，所述第一 NMOS管111處于開啟狀態(tài)；在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第二斜坡補(bǔ)償電流值也處于波谷值，此時所述第一 PMOS管的輸出電流值為波峰值，并保證所述第二斜坡補(bǔ)償電流與所述第一PMOS管的漏極輸出電流之和大于所述電源輸出電流，所以所述第一 NMOS管111的柵極為高電平，所述第一 NMOS管111處于開啟狀態(tài)；由于所述第一斜坡補(bǔ)償電流與所述第二斜坡補(bǔ)償電流同相且周期相同，可見在任意時刻所述第一 PMOS管112的漏極輸出電流與所述第二斜坡補(bǔ)償電流之和都大于所述電流源107的輸出電流，所以所述第一 NMOS管111 一直處于開啟狀態(tài)，所以所述負(fù)反饋環(huán)路一致處于穩(wěn)定狀態(tài)，從而不會出現(xiàn)過沖電流的現(xiàn)象。所述電流控制電路可以應(yīng)用于很多場景，例如DC-DC變換器的限流電路中，如圖3，為現(xiàn)有技術(shù)中DC-DC變換器的限流電路的結(jié)構(gòu)示意圖，該電路可以包括電流控制電路100、比較器101、驅(qū)動電路102、第一功率管103、第二功率管104、電源POWER IN、放大器121、限制電感105、第一負(fù)載電阻Rl以及第二負(fù)載電阻R2，其中所述電流控制電路100的輸出端分別與所述比較器101的反相輸入端以及所述第二功率管104的源極相連；所述電流控制電路100的輸入端(也就是第二 NMOS管115的基極)與所述放大器121的輸出端相連，所述放大器121的同相輸入端為參考電壓，所述比較器101的同相輸入端分別與所述限制電感105的第一端以及所述第一功率管103的源極相連；所述比較器101的輸出端與所述驅(qū)動電路102的輸入端相連；所述驅(qū)動電路102的輸出端與所述第一功率管103的柵極相連，所述第一功率管103鏡像到所述第二功率管104 ;所述第一功率管103的漏極分別與所述第二功率管104的漏極以及電源POWER IN相連；所述限制電感105的第二端為輸出端，該輸出端與所述第一負(fù)載電阻R3的第一端相連，所述第一負(fù)載電阻R3的第二端分別與所述第二負(fù)載電阻R4的第一端以及放大器121的反相輸入端相連，所述第二負(fù)載電阻R4的第二端接地。如果所述電流控制電路100沒有所述第二斜坡補(bǔ)償電路，那么當(dāng)所述限制電感105的第二端即輸出端接地吋，由于放大器121的反相輸入端電壓變小，同相輸入端的參考 電壓值不變，所以所述放大器121會輸出ー個大電壓C0MP，這時所述電流控制電路100就會產(chǎn)生瞬間大電流，從而電壓106就很小，所述比較器101的反相輸入端電壓小于同相輸入端的電壓，所述比較器101就會立即輸出高電壓，所述高電壓能夠使所述驅(qū)動電路102驅(qū)動所述第一功率管103以及所述第二功率管104開啟，同時所述限制電感105輸出過沖電流，這個過沖電流可能使負(fù)載作出誤判斷，甚至燒毀負(fù)載。如果所述電流控制電路100中有所述第二斜坡補(bǔ)償電流，那么所述電流控制電路100就不會產(chǎn)生瞬間大電流，從而所述限制電感105的第二端就不會輸出過沖電流。為了本領(lǐng)域技術(shù)人員更能夠清楚的理解本發(fā)明實(shí)施例所能產(chǎn)生的效果，在實(shí)際應(yīng)用中針對本發(fā)明實(shí)施例進(jìn)行應(yīng)用于DC-DC變換器中的對比試驗(yàn)，但是本發(fā)明實(shí)施例中的電流控制電路不僅僅應(yīng)用于所述DC-DC變換器中。請參閱圖4，為未使用本發(fā)明實(shí)施例中的電流控制電路的DC-DC變換器中的限制電感峰值電流示意圖；如圖5所示，為使用本發(fā)明實(shí)施例中的電流控制電路的DC-DC變換器中的限制電感峰值電流示意圖。圖4和圖5中“Ilimit”表示限制電感105輸出電流，所述“C0MP”表示所述放大器121的輸出的電壓，“Vgs_lll”表示所述第一 NMOS管111的柵極電壓，所述“ 1_110”表示所述第一斜坡補(bǔ)償電流。由圖4可知，在所述放大器121的輸出電壓COMP高于一定值并且所述第一 NMOS管111處于由斷開向開啟過度這段不穩(wěn)定狀態(tài)的情況下，當(dāng)所述第一斜坡補(bǔ)償電流處于峰值時，所述限制電感105輸出電流出現(xiàn)了ー個過沖電流。由圖5可以看出所述限制電感105并沒有輸出過沖電流。 所述電流控制電路可以應(yīng)用于很多場景，還以DC-DC變換器為例，在使用DC-DC變換器時，需要測試所述限制電感105輸出的最大電流，由于所述限制電感105輸出的最大電流比較大，所以需要量程較大且精度比較高的測試機(jī)這樣就増加了測試成本。請參閱圖6所示，為本發(fā)明實(shí)施例公開的第二種電流控制電路，所述電路除所述第一種電流控制電路包括的元器件外，還可以包括第五NMOS管120以及第ー開關(guān)121，所述第五NMOS管120的源極與所述第三NMOS管118的源極相連，所述第五NMOS管120的漏極與所述第一開關(guān)121的一端相連；所述第一開關(guān)121的另一端與所述第三NMOS管118的漏極相連；所述第三NMOS管118鏡像到所述第五NMOS管120 ；當(dāng)所述DC-DC變換器處于測試階段時，使所述第一開關(guān)121處于閉合狀態(tài)，這樣所述第五NMOS管120與所述第三NMOS管118并聯(lián)，所述第四NMOS管119分擔(dān)電流的比例減小，所以所述電流122也減小，這樣所述限制電感105產(chǎn)生的最大電流相對于現(xiàn)有技術(shù)中的最大電流小很多，可以通過控制所述第五NMOS管120的型號來控制所述限制電感105產(chǎn)生的最大電流的范圍，這樣檢測出所述限制電感105產(chǎn)生的最大電流后，讓該電流值與{(所述第五NMOS管120的放大倍數(shù)+所述第三NMOS管118的放大倍數(shù))/所述第三NMOS管118的放大倍數(shù)}相乘，得到的乘積就是所述限制電感105在所述第一控制開關(guān)斷開時，測得的所述限制電感105產(chǎn)生的最大電流。在不進(jìn)行測試時，將所述第一開關(guān)121打開。
根據(jù)不同的實(shí)際情況，如果只需要實(shí)現(xiàn)測試時不要產(chǎn)生大電流，那么所述第二種電流控制電路可以直接在現(xiàn)有技術(shù)的基礎(chǔ)上，増加所述第五NMOS管120以及第ー開關(guān)121。實(shí)施例ニ請參閱圖7，為本發(fā)明公開的第三種電流控制電路的電路圖，該電路包括輸入電路I、輸出電路2、反饋電路3、電壓源VCC、第一斜坡補(bǔ)償電路108、第三PMOS管114、第三NMOS管118、第四NMOS管119以及第二斜坡補(bǔ)償電路123，圖7中的輸入端C0MP，是放大器121 (為了畫圖方便沒有將放大器121在圖中畫出，只是將放大器121的輸出端COMP畫出了)的輸出端，所述放大器121可以屬于所述電流控制電路，也可以不屬于，其中所述反饋電路3 (在圖7中用虛線3包圍)包括電流源107、第一 NMOS管111以及第一 PMOS管112，所述輸出電路2(在圖7中用虛線2包圍)包括第二 PMOS管113，所述輸入電路I (在圖中用虛線I包圍)包括第二 NMOS管115、第一電阻116、第二電阻117，其中所述第二 PMOS管113的柵極分別于所述第二 PMOS管113的漏極、所述第三PMOS管114的柵極、所述第一 PMOS管112的柵極以及所述第二 NMOS管115的漏極相連；所述第ニ PMOS管113的源極分別于所述第三PMOS管114的源極、所述第一 PMOS管112的源極、所述第一 NMOS管111的漏極以及所述電源VCC相連；所述第一 PMOS管112的漏極分別與所述第一 NMOS管111的柵極、所述電流源107的一端以及所述第二斜坡補(bǔ)償電路123的第ニ斜坡補(bǔ)償電流109的輸出端相連；所述第二 NMOS管115的柵極與所述放大器121的輸出端COMP相連，源極與所述第一斜坡補(bǔ)償電路108的第一斜坡補(bǔ)償電流110的輸出端以及所述第一電阻116的第一端相連；所述第三PMOS管114的漏極分別與所述第三NMOS管118的漏極、所述第三NMOS管118的柵極以及所述第四NMOS管119的柵極相連；所述第三NMOS管118的源極分別于所述第四NMOS管119的源極以及地相連；所述第一 NMOS管111的源極分別于所述第一電阻116的第二端以及所述第二電阻117的第一端相連；所述第二電阻117的第二端接地，所述電流源107的另一端接地。所述第三斜坡補(bǔ)償電流值的大小以及周期為當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電路輸出的第三斜坡補(bǔ)償電流值也處于波峰值，在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第三斜坡補(bǔ)償電流值也處于波谷值并保證，在任意時刻所述第三斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流，也就是所述第一斜坡補(bǔ)償電流和第三斜坡補(bǔ)償電流同相同周期。本發(fā)明實(shí)施例與實(shí)施例一中的不同之處在于，實(shí)施例一中的第二斜坡補(bǔ)償電流與所述第一斜坡補(bǔ)償電流都是由所述第一斜坡補(bǔ)償電路108產(chǎn)生的，而本發(fā)明實(shí)施例中的第一斜坡補(bǔ)償電流與第三斜坡補(bǔ)償電流是由不同的斜坡補(bǔ)償電路產(chǎn)生的，工作原理以及應(yīng)用場景均與實(shí)施例一中的相同，所述電路也可以用于DC-DC變換器中，這里就不在贅述，有關(guān)詳細(xì)信息請參照實(shí)施例一所述。
請參閱圖8，為本發(fā)明實(shí)施例公開的第四種電流控制電路，所述電路除包括所述第三種電流控制電路中的元器件外，還可以包括第六NMOS管124以及第ニ開關(guān)125，所述第六NMOS管124的源極與所述第三NMOS管118的源極相連，所述第六NMOS管124的漏極與所述第二開關(guān)125的一端相連；所述第二開關(guān)125的另一端與所述第三NMOS管118的漏極相連；所述第三NMOS管118鏡像到所述第六NMOS管124 ；
如果所述電路用于DC-DC變換器，當(dāng)所述DC-DC變換器處于測試階段吋，使所述第ニ開關(guān)處于閉合狀態(tài)，這樣所述第六NMOS管124與所述第三NMOS管118并聯(lián)，所述第四NMOS管119分擔(dān)電流的比例減小，所以所述電流122也減小，這樣所述限制電感105只能產(chǎn)生的最大電流相對于現(xiàn)有技術(shù)中的最大電流較小，可以通過控制所述第六NMOS管124的型號來控制所述限制電感105產(chǎn)生的最大電流的范圍，這樣檢測出所述限制電感105產(chǎn)生的最大電流后，讓該電流值與{(所述第六NMOS管124的放大倍數(shù)+所述第三NMOS管118的放大倍數(shù))/所述第三NMOS管118的放大倍數(shù)}相乘，得到的乘積就是所述限制電感105在所述第一控制開關(guān)斷開時，測得的所述限制電感105產(chǎn)生的最大電流。根據(jù)不同的實(shí)際情況，如果只需要實(shí)現(xiàn)測試時不要產(chǎn)生大電流，那么所述第四種電流控制電路可以直接在現(xiàn)有技術(shù)的基礎(chǔ)上，増加所述第六NMOS管124以及第二開關(guān)125。還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將ー個實(shí)體或者操作與另ー個實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)
備所固有的要素。在沒有更多限制的情況下，由語句“包括ー個......”限定的要素，并不
排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。本說明書中各個實(shí)施例采用遞進(jìn)的方式描述，每個實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個實(shí)施例之間相同相似部分互相參見即可。對于實(shí)施例公開的裝置而言，由于其與實(shí)施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。結(jié)合本文中所公開的實(shí)施例描述的方法或算法的步驟可以直接用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實(shí)施。軟件模塊可以置于隨機(jī)存儲器(RAM)、內(nèi)存、只讀存儲器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬盤、可移動磁盤、CD-ROM、或技術(shù)領(lǐng)域內(nèi)所公知的任意其它形式的存儲介質(zhì)中。對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
權(quán)利要求
1.ー種電流控制電路，包括輸入電路、輸出電路、反饋電路、電壓源vcc、第一斜坡補(bǔ)償電路、第三PMOS管、第三NMOS管以及第四NMOS管，其特征在干，所述第一斜坡補(bǔ)償電路的第二斜坡補(bǔ)償電流輸出端與所述反饋電路中的第一 PMOS管的漏極相連； 當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電流值也處于波峰值，在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第二斜坡補(bǔ)償電流值也處于波谷值，在任意時刻所述第二斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流。
2.根據(jù)權(quán)利要求I所述電路，其特征在于，所述第一斜坡補(bǔ)償電流和第二斜坡補(bǔ)償電流同相同周期。
3.根據(jù)權(quán)利要求I或2所述電路，其特征在于，還包括第五NMOS管的源極與所述第三NMOS管的源極相連，所述第五NMOS管的漏極與第一開關(guān)的一端相連；所述第一開關(guān)的另一端與所述第三NMOS管的漏極相連；所述第五NMOS管鏡像到所述第三NMOS管； 在進(jìn)行電流測試吋，閉合所述第一開關(guān)。
4.ー種電流控制電路，包括輸入電路、輸出電路、反饋電路、電壓源VCC、第一斜坡補(bǔ)償電路、第三PMOS管、第三NMOS管以及第四NMOS管，其特征在于，還包括第二斜坡補(bǔ)償電路，所述第二斜坡補(bǔ)償電路的第三斜坡補(bǔ)償電流輸出端與所述反饋電路中的第一 PMOS管的漏極相連； 當(dāng)所述第一斜坡補(bǔ)償電路輸出的第一斜坡補(bǔ)償電流值處于波峰值時，所述第二斜坡補(bǔ)償電路輸出的第三斜坡補(bǔ)償電流值也處于波峰值，在所述第一斜坡補(bǔ)償電流值處于波谷值時，所述第三斜坡補(bǔ)償電流值也處于波谷值，在任意時刻使所述第三斜坡補(bǔ)償電流與所述第一 PMOS管的漏極輸出電流之和大于所述電源輸出電流。
5.根據(jù)權(quán)利要求4所述電路，所述第一斜坡補(bǔ)償電流和第三斜坡補(bǔ)償電流同相同周期。
6.根據(jù)權(quán)利要求4所述電路，其特征在于，還包括第六NMOS管的源極與所述第三NMOS管的源極相連，所述第六NMOS管的漏極與第二開關(guān)的一端相連；所述第二開關(guān)的另ー端與所述第三NMOS管的漏極相連；所述第六NMOS管鏡像到所述第三NMOS管； 在進(jìn)行電流測試吋，閉合所述第二開關(guān)。
全文摘要
本發(fā)明公開了一種電流控制電路，包括電流源、第一斜坡補(bǔ)償電路、第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第二NMOS管、第一電阻、第二電阻、第三NMOS管、第四NMOS管以及放大器，其特征在于，所述第一斜坡補(bǔ)償電路的第二斜坡補(bǔ)償電流輸出端與所述第一PMOS管的漏極相連；由于所述第一NMOS管始終保持開啟狀態(tài)，負(fù)反饋環(huán)路始終處于穩(wěn)定狀態(tài)，電流122也始終處于穩(wěn)定狀態(tài)。
文檔編號H02M1/32GK102624227SQ201210090980
公開日2012年8月1日 申請日期2012年3月30日 優(yōu)先權(quán)日2012年3月30日
發(fā)明者張洪波, 張煒, 杜紅越, 陳超 申請人:上海新進(jìn)半導(dǎo)體制造有限公司