專利名稱：電壓移轉(zhuǎn)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及耦接電子電路，特別涉及使用電壓移轉(zhuǎn)器(Level shifter)在不同的供應(yīng)電壓領(lǐng)域之間耦接例如數(shù)字邏輯和/或切換電路等的電子電路。
背景技術(shù)：
在邏輯或切換電路中，信號(hào)通常使用兩電壓電平代表數(shù)字值的兩狀態(tài)(例如，1或0)。電壓移轉(zhuǎn)器(Level shifter)可耦接于使用不同高與低電平的操作的兩電路或兩電路區(qū)塊之間，其中高與低電平通常由電路或電路區(qū)塊的供應(yīng)電壓所決定。傳統(tǒng)電壓移轉(zhuǎn)器將高電平輸出電壓(high-level output voltage, V0H)轉(zhuǎn)換成大體與下一級(jí)或下一電路區(qū)塊的供應(yīng)電壓(Vddhi)相當(dāng)?shù)母唠妷弘娖剑涞碗娖捷敵鲭妷?low-level outputvoltage, VOL)則維持在接地電壓。這些電壓移轉(zhuǎn)器通常遭受過度電性應(yīng)力(electricalover stress, EOS)影口向，導(dǎo)至文時(shí)間相關(guān)裝置崩饋(time dependent device breakdown,TDDB)，特別是在使用低電壓核心裝置(core device)時(shí)。一些電壓移轉(zhuǎn)器被設(shè)計(jì)為輸出不同于接地電壓的低電平輸出電壓VOL。其中一種可能性為提供較高電平供應(yīng)電壓(Vddhi)低20%或更多的電壓作為低電平輸出電壓VOL。這些電壓移轉(zhuǎn)器通常在NMOS晶體管對(duì)的源極與接地點(diǎn)之間加上偏壓，使用外部偏壓或內(nèi)部偏壓電路將低電平輸出電壓VOL的電平提高。由于這樣的外部或內(nèi)部偏壓電路提供固定的偏壓，造成電壓移轉(zhuǎn)器的輸出電壓增加。然而，在電壓移轉(zhuǎn)器的低電壓供應(yīng)源端輸入信號(hào)的過度驅(qū)動(dòng)空間會(huì)因偏壓量加上晶體管基板效應(yīng)(Body Effect)電壓而減少。最后，當(dāng)偏壓與輸入晶體管的臨界電壓的總和接近低供應(yīng)電壓時(shí)，電壓移轉(zhuǎn)器將無法作用。這些電壓移轉(zhuǎn)器也會(huì)遭受過度電性應(yīng)力問題，特別是在使用低電壓核心裝置時(shí)。因此，本技術(shù)領(lǐng)域中需要一種改良的電壓移轉(zhuǎn)器設(shè)計(jì)。

發(fā)明內(nèi)容
為了解決上述問題，根據(jù)本發(fā)明的一實(shí)施例，一種電壓移轉(zhuǎn)器包括動(dòng)態(tài)偏壓電流源電路、第一與第二單向電流導(dǎo)通裝置、第一與第二下拉裝置以及上拉裝置。動(dòng)態(tài)偏壓電流源電路用以接收一第一電壓。第一與第二單向電流導(dǎo)通裝置耦接至該動(dòng)態(tài)偏壓電流源電路，其中該電壓移轉(zhuǎn)器的一電壓輸出端位于耦接于該動(dòng)態(tài)偏壓電流源電路與該第二單向電流導(dǎo)通裝置之間的一第一端點(diǎn)。第一與一第二下拉裝置分別耦接至該第一與第二單向電流導(dǎo)通裝置。上拉裝置接收一第二電壓，并耦接至該動(dòng)態(tài)偏壓電流源電路與該第一單向電流導(dǎo)通裝置，該上拉裝置用以動(dòng)態(tài)偏壓該動(dòng)態(tài)偏壓電流源電路，使得當(dāng)該上拉裝置輸出該第二電壓至該動(dòng)態(tài)偏壓電流源電路，該第一下拉裝置不導(dǎo)通并且該第二下拉裝置導(dǎo)通時(shí)，該第二單向電流導(dǎo)通裝置的一壓降于該電壓輸出端被輸出。根據(jù)本發(fā)明的另一實(shí)施例，一種電壓移轉(zhuǎn)方法，包括配置一第一下拉裝置并使其不導(dǎo)通，用以避免一第一單向電流導(dǎo)通裝置導(dǎo)通；配置一第二下拉裝置并使其導(dǎo)通，用以允許一第二單向電流導(dǎo)通裝置導(dǎo)通；以及動(dòng)態(tài)偏壓一動(dòng)態(tài)偏壓電流源電路，使得該第二單向電流導(dǎo)通裝置的一壓降被輸出至位于該動(dòng)態(tài)偏壓電流源電路與該第二單向電流導(dǎo)通裝置之間的一第一端點(diǎn)的一電壓輸出端。根據(jù)本發(fā)明的實(shí)施例，電壓移轉(zhuǎn)器可與低電壓核心裝置被實(shí)施，并且不會(huì)具有過度電性應(yīng)力的問題。


圖1為顯示根據(jù)本發(fā)明的一實(shí)施例所述的系統(tǒng)的方塊圖。圖2為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電壓移轉(zhuǎn)器方塊圖。圖3為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電壓移轉(zhuǎn)器電路圖。圖4為顯示根據(jù)本發(fā)明的另一實(shí)施例所述的電壓移轉(zhuǎn)器電路圖。圖5為顯示根據(jù)本發(fā)明的另一實(shí)施例所述的電壓移轉(zhuǎn)器的電路圖。圖6為顯示根據(jù)本發(fā)明的另一實(shí)施例所述的電壓移轉(zhuǎn)器的電路圖。圖7為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電壓移轉(zhuǎn)器的結(jié)構(gòu)、功能和/或操作流程圖。主要附圖標(biāo)記說明100 系統(tǒng)；105 核心電路區(qū)塊；110、115、120、125 周邊芯片；130、333、430、530、630 電壓移轉(zhuǎn)器；205 反相器；210 上拉裝置；215 動(dòng)態(tài)偏壓電流源電路；220、225、342、340、405、620、625 單向電流導(dǎo)通裝置；230、2；35 下拉裝置；240 EOS防護(hù)電路；310、313、314、320、325 PMOS 裝置；330、335 NOMS 裝置；344,410 開關(guān)；700 流程圖；705、710、715 步驟；N1、N2 端點(diǎn)；Vl、Vin、Vddhi、Vddhil、Vddhi2、Vddhi3、Vddhin、Vddlo、Vout 電壓。
具體實(shí)施例方式本發(fā)明的實(shí)施例可結(jié)合圖示作為詳細(xì)的說明。相對(duì)的空間關(guān)系術(shù)語，例如“較低”、“較高”、“水平”、“垂直”、“在…上方”、“在…下方”、“上”、“下”、“頂端”、“底部”、以及其它衍生的術(shù)語等(例如，“水平地”、“向下地”、“朝上地”等等)用以指出附圖中所討論的方向定位。這些相對(duì)的空間關(guān)系術(shù)語僅用以闡述本發(fā)明的精神，而非用于限定本發(fā)明的裝置必須被建構(gòu)或操作于一特定的方向定位。此外，除非以其他方式特別說明，關(guān)于連接、耦接等的相關(guān)術(shù)語，例如“連接”、“互相連接”等用以指出一裝置直接或間接地通過中間結(jié)構(gòu)固定于或連接于另一裝置，如同可移動(dòng)式或堅(jiān)固地連接。為使本發(fā)明的制造、操作方法、目標(biāo)和優(yōu)點(diǎn)能更明顯易懂，下文特舉幾個(gè)較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。其中本發(fā)明所提出的系統(tǒng)將結(jié)合圖示被討論。值得注意的是，以下雖詳細(xì)介紹本發(fā)明的系統(tǒng)，但其僅用以說明本發(fā)明的精神，并非用以限定本發(fā)明的范圍，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的改變與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。此外，在介紹完系統(tǒng)之后，將接著提供可達(dá)成本發(fā)明所述的電壓移轉(zhuǎn)器的系統(tǒng)流程圖范例。實(shí)施例圖1為顯示根據(jù)本發(fā)明的一實(shí)施例所述的系統(tǒng)100的方塊圖，該系統(tǒng)于一主芯片或一核心電路區(qū)塊105上具有一電壓移轉(zhuǎn)器130。系統(tǒng)100包括主芯片或核心電路區(qū)塊105，其可以是，例如，中央處理單元(central processingunit, CPU)、圖像處理單元(graphic processing unit, GPU) ,M^t^^li (systemon a chip, SoC)
于相同或不同芯片上的特定的元件。雖然稱為“主芯片”，但并非用以限定被實(shí)施于特定的位置或?qū)蛹?jí)。主芯片或核心電路區(qū)塊105以及一或多個(gè)周邊芯片或電路區(qū)塊110、115、120或125通過適當(dāng)?shù)碾妷阂妻D(zhuǎn)器電路來來回回地接收并傳送信號(hào)，使得輸入與輸出信號(hào)可分別由對(duì)應(yīng)的接收電路取得，并且使得接收到的信號(hào)具有可在接收電路內(nèi)被操作的電壓電平。為了說明起見，芯片105被稱為主芯片或核心電路區(qū)塊。主芯片或核心電路區(qū)塊105電性耦接至周邊芯片或電路區(qū)塊110、115、120或125，其中周邊芯片或電路區(qū)塊110、115、120或125可分別操作于不同的供應(yīng)電壓和/或邏輯參考電壓Vddhil、Vddhi2, Vddhi3以及Vddhin。例如，周邊芯片nllO可操作于Vddhin，其中η為正整數(shù)。主芯片或核心電路區(qū)塊105操作于Vddlo，舉例而言，Vddlo可為低于周邊芯片或電路區(qū)塊110、115、120或125的操作電壓Vddhil-n的一低電壓。主芯片或核心電路區(qū)塊105操作于低電壓Vddlo的原因之一為，當(dāng)周邊芯片或電路區(qū)塊110、115、120或125操作于較高的電壓Vddhil、Vddhi2、Vddhi3以及Vddhin時(shí)，使用低操作電壓的主芯片或核心電路區(qū)塊105可消耗較少的熱。另一個(gè)原因?yàn)槭褂貌煌牟僮麟妷厚罱与娐?，可增加電路的可擴(kuò)充性，例如，向前或向后再耦接其它電路或裝置的可能性。在此情況下，可增加新的周邊芯片或電路區(qū)塊(圖未示)，并且可操作于電壓Vddlo。新的周邊芯片或電路區(qū)塊可直接耦接至主芯片或核心電路區(qū)塊105，并且與主芯片或核心電路區(qū)塊105 —起操作，而一或多個(gè)周邊芯片或電路區(qū)塊110、115、120或125則需使用電壓移轉(zhuǎn)器130。為了能操作于兩個(gè)不同的電壓電平Vddlo與Vddhi，主芯片或核心電路區(qū)塊105可包含一或多個(gè)電壓移轉(zhuǎn)器130，用以將主芯片或核心電路區(qū)塊105所需的電壓電平Vddlo轉(zhuǎn)換成周邊芯片或電路區(qū)塊110、115、120或125的所需的電壓電平Vddhi。值得注意的是，雖圖1僅顯示出一些芯片或電路區(qū)塊與信號(hào)耦接的組合，以及一個(gè)電壓移轉(zhuǎn)器130，然而本發(fā)明當(dāng)可在其它的配置下具有其它的信號(hào)耦接與多個(gè)不同的電壓移轉(zhuǎn)器130。例如，耦接至周邊芯片或電路區(qū)塊110、115、120與125的Vddhin的信號(hào)可具有不同的邏輯電平。為了改善速率與功率耗損的問題，周邊芯片或電路區(qū)塊110、115、120與125操作于低電平輸出電壓(VOL)(例如，一低邏輯電平電壓，其高于電壓Vddhi的百分之20)。電壓移轉(zhuǎn)器130可提供V0L/V0H至于主芯片或核心電路區(qū)塊105使用電子元件的周邊芯片或電路區(qū)塊110、115、120與125，并且使用共同模式將電壓電平轉(zhuǎn)移于低電源電壓領(lǐng)域至高電源電壓領(lǐng)域(上述的領(lǐng)域可代表不同芯片或其它電路區(qū)塊的領(lǐng)域，例如一給定芯片的不同部分)。電壓移轉(zhuǎn)器130可提供所需的電壓VOL用以將信號(hào)電平上移自/至周邊芯片或電路區(qū)塊110、115、120與125，其中周邊芯片或電路區(qū)塊可以是雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Double Data Rate Synchronous DynamicRandom Access Memory,簡稱 DDRSDRAM)。根據(jù)本發(fā)明的實(shí)施例，電壓移轉(zhuǎn)器130可與低電壓核心裝置被實(shí)施，并且不會(huì)具有過度電性應(yīng)力(Electrical Over Stress，簡稱EOS)的問題。電壓移轉(zhuǎn)器130可提供較大的信號(hào)電平轉(zhuǎn)移范圍給多個(gè)周邊芯片或電路區(qū)塊110、115、120與125，例如從1.0伏特、1.5伏特、1. 8伏特、2. 5伏特或3. 3伏特，并且仍然可在主芯片或核心電路區(qū)塊105提供VOL和/或VOH至通過一或多個(gè)電壓移轉(zhuǎn)器130耦接的周邊裝置。結(jié)合圖2-圖6，以下將更進(jìn)一步討論電壓移轉(zhuǎn)器130。圖2為一高電平方塊圖，其顯示出根據(jù)本發(fā)明的一實(shí)施例所述的電壓移轉(zhuǎn)器130，其中電壓移轉(zhuǎn)器130可如圖1所示耦接于周邊芯片或電路區(qū)塊110、115、120與125以及主芯片105或其它電路區(qū)塊之間。電壓移轉(zhuǎn)器130包含用以接收第一電壓(或Vddhi)的一動(dòng)態(tài)偏壓電流源電路215、第一與第二單向電流導(dǎo)通裝置220與225、第一與第二下拉裝置230與235，以及上拉裝置210。第一與第二單向電流導(dǎo)通裝置220與225耦接至動(dòng)態(tài)偏壓電流源電路215。電壓移轉(zhuǎn)器130的輸出電壓通過位于動(dòng)態(tài)偏壓電流源電路215與第二單向電流導(dǎo)通裝置225之間的第一端點(diǎn)m被耦接。第一與第二下拉裝置230與235分別耦接至第一與第二單向電流導(dǎo)通裝置220與225。上拉裝置210接收第二電壓(或Vddlo)，并且耦接至動(dòng)態(tài)偏壓電流源電路215以及第一單向電流導(dǎo)通裝置220。上拉裝置210用以動(dòng)態(tài)偏壓該動(dòng)態(tài)偏壓電流源電路215，使得當(dāng)上拉裝置210輸出第二電壓(或Vddlo)至動(dòng)態(tài)偏壓電流源電路215，第一下拉裝置230不導(dǎo)通而第二下拉裝置235導(dǎo)通時(shí)，第二單向電流導(dǎo)通裝置225的一壓降被輸出于電壓輸出端。電壓移轉(zhuǎn)器130還包括過度電性應(yīng)力(EOS)防護(hù)電路對(duì)0，耦接于第二單向電流導(dǎo)通裝置225與第二下拉裝置235之間。EOS防護(hù)電路240用以預(yù)防當(dāng)動(dòng)態(tài)偏壓電流源電路215于電壓輸出端輸出第一電壓時(shí)，第二下拉裝置235上的過度電性應(yīng)力情形。電壓移轉(zhuǎn)器130切換第二下拉裝置235為不導(dǎo)通，并且將位于第二單向電流導(dǎo)通裝置225與第二下拉裝置235之間的第二端點(diǎn)N2偏壓至大約等于或小于第二電壓的一電壓電平，借此預(yù)防第二下拉裝置235上的過度電性應(yīng)力情形。電壓移轉(zhuǎn)器130還包括反相器205，用以接收第二電壓以及電壓移轉(zhuǎn)器輸入電壓(Vin)。反相器205用以根據(jù)接收自電壓移轉(zhuǎn)器輸入電壓的高電平電壓，借此將上拉裝置210導(dǎo)通，并且使得第一下拉裝置230不導(dǎo)通。另一方面，反相器205也可用以根據(jù)接收自電壓移轉(zhuǎn)器輸入電壓的低電平電壓，借此將上拉裝置210不導(dǎo)通，并且使得第一下拉裝置230導(dǎo)通。圖3-圖6將進(jìn)一步介紹反相器205與EOS防護(hù)電路M0。圖3為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電壓移轉(zhuǎn)器333電路圖，其中電壓移轉(zhuǎn)器可以是如圖2所示的電壓移轉(zhuǎn)器。在此實(shí)施例中，如圖2所示的動(dòng)態(tài)偏壓電流源電路215、第一與第二單向電流導(dǎo)通裝置220與225、第一與第二下拉裝置230與235分別由PMOS裝置313與314、PM0S裝置320與325以及NOMS裝置330與3；35實(shí)施。PMOS裝置313與314用以提供電流至PMOS裝置320與325以及NOMS裝置330與335。PMOS裝置320與325的漏極與柵極用以作為允許電流流過的二極管。圖2的上拉裝置210由PMOS裝置310實(shí)施，其中PMOS裝置310的源極與漏極耦接至Vddlo以及位于POMS裝置313與320之間的一端點(diǎn)。當(dāng)電壓移轉(zhuǎn)器的輸入電壓(Vin)位于邏輯狀態(tài)1 (或高信號(hào))時(shí)，反相器205將高信號(hào)反相成為低信號(hào)(或狀態(tài)0)，并且PMOS裝置310于其柵極接收低信號(hào)，因此PMOS裝置330導(dǎo)通。NMOS裝置330接收低信號(hào)，因此NMOS裝置330不導(dǎo)通，其避免電流自PMOS裝置313流至二極管形式耦接的PMOS裝置320與NMOS裝置330。NMOS裝置335接收高信號(hào)，NMOS裝置335因此導(dǎo)通，其可允許電流由PMOS裝置314流至二極管形式耦接的PMOS裝置325與NMOS裝置335。PMOS裝置310提供Vddlo至PMOS裝置314的柵極，用以動(dòng)態(tài)地偏壓PMOS裝置314，使得電壓Vout具有二極管形式耦接的PMOS裝置325的柵極至源極(或漏極至源極)的二極管壓降數(shù)值。值得注意的是，EOS防護(hù)電路240包含第三與第四單向電流導(dǎo)通裝置342與340，以及串聯(lián)耦接的一低開關(guān)344。第三與第四單向電流導(dǎo)通裝置342與340可由PMOS裝置實(shí)施，而低開關(guān)344可由NMOS裝置實(shí)施。第三單向電流導(dǎo)通裝置342耦接至位于PMOS裝置325與NMOS裝置335之間的第二端點(diǎn)。當(dāng)電壓移轉(zhuǎn)器的輸入電壓(Vin)為高信號(hào)(S卩，邏輯狀態(tài)1)時(shí)，第三與第四單向電流導(dǎo)通裝置342與340與開關(guān)344被關(guān)閉。當(dāng)電壓移轉(zhuǎn)器的輸入電壓(Vin)為低信號(hào)(即，邏輯狀態(tài)0)時(shí)，反相器205將低信號(hào)反相成為高信號(hào)(邏輯狀態(tài)1)，并且PMOS裝置310于其柵極接收高信號(hào)，因此PMOS裝置310不導(dǎo)通。NMOS裝置330自反相器205接收高信號(hào)，因此NMOS裝置330導(dǎo)通，其允許電流自PMOS裝置313流經(jīng)單向電流導(dǎo)通二極管形式耦接的PMOS裝置320與NMOS裝置330。NMOS裝置335自電壓移轉(zhuǎn)器的輸入電壓(Vin)接收低信號(hào)，因此NMOS裝置335被關(guān)閉，其避免電流自PMOS裝置314流經(jīng)NMOS裝置335。因此，電壓移轉(zhuǎn)器333于第一端點(diǎn)的電壓輸出具有Vddhi的數(shù)值。然而，Vddhi可部分地通過至NMOS裝置335的漏極，由于過度電性應(yīng)力(EOS)，其可造成NMOS裝置335崩潰。為了預(yù)防EOS，PMOS裝置340、342與NMOS裝置344根據(jù)接收自反相器205的高信號(hào)而導(dǎo)通。高信號(hào)具有Vddlo的數(shù)值，用以導(dǎo)通NMOS裝置344，使得通二極管形式耦接的PMOS裝置340與342可動(dòng)態(tài)偏壓NMOS裝置335的漏極至接近Vddlo的電壓電平，以避免NMOS裝置335在電壓移位器的輸入電壓低(即，接地)時(shí)產(chǎn)生的過度電性應(yīng)力(EOS)問題。換言之，PMOS裝置342輸出接近Vddlo或更低的電壓值至電壓移轉(zhuǎn)器333的第二端點(diǎn)，用以避免NMOS裝置335上的過度電性應(yīng)力(EOS)問題。圖4為顯示根據(jù)本發(fā)明的另一實(shí)施例所述的電壓移轉(zhuǎn)器430電路圖，其中電壓移轉(zhuǎn)器可以是如圖2所示的電壓移轉(zhuǎn)器。在此實(shí)施例中，圖4所示的電壓移轉(zhuǎn)器430的架構(gòu)類似于圖3所示的電壓移轉(zhuǎn)器333的架構(gòu)。相似的元件以相同的附圖標(biāo)記表示，例如反相器 205,PMOS 裝置 310、313、314、320、325、340、342 與 NMOS 裝置 330、335 與 344。然而，EOS防護(hù)電路240還包括分別與PMOS裝置340及NMOS裝置344串聯(lián)耦接的上開關(guān)410與第五單向電流導(dǎo)通裝置405。上開關(guān)410與第五單向電流導(dǎo)通裝置405可由PMOS裝置實(shí)施。PMOS裝置410電性耦接至Vddlo與Vin。PMOS裝置342耦接于PMOS裝置405與340之間。當(dāng)Vin為低信號(hào)時(shí)，PMOS裝置410切換至導(dǎo)通并且將Vddlo傳送至PMOS裝置405，以及將低于Vddlo的一電壓傳送至PMOS裝置342，其可當(dāng)電壓移轉(zhuǎn)器輸入電壓值為低時(shí)(即，接地電壓)，將低于Vddlo的一電壓傳送至第二端點(diǎn)。圖5為顯示根據(jù)本發(fā)明的另一實(shí)施例所述的電壓移轉(zhuǎn)器530的電路圖，其中一些部分類似于圖2所示的電壓移轉(zhuǎn)器。在此實(shí)施例中，圖5所示的電壓移轉(zhuǎn)器530的架構(gòu)類似于圖4所示的電壓移轉(zhuǎn)器430的架構(gòu)。相似的元件以相同的附圖標(biāo)記表示，例如反相器 205、PMOS 裝置 310、313、314、320、325、410 與 NMOS 裝置 330 與 335。然而，EOS 防護(hù)電路 240現(xiàn)在不包括PMOS裝置340、342、405與NMOS裝置；344。PMOS裝置410現(xiàn)在耦接至第二端點(diǎn)，并且當(dāng)電壓移轉(zhuǎn)器輸入電壓值為低時(shí)(即，接地電壓)，輸出近乎Vddlo的數(shù)值的電壓至第二端點(diǎn)。圖6為顯示根據(jù)本發(fā)明的另一實(shí)施例所述的電壓移轉(zhuǎn)器630的電路圖，其中電壓移轉(zhuǎn)器可以是如圖2所示的電壓移轉(zhuǎn)器。在此實(shí)施例中，圖6所示的電壓移轉(zhuǎn)器630的架構(gòu)類似于圖4所示的電壓移轉(zhuǎn)器430的架構(gòu)。相似的元件以相同的附圖標(biāo)記表示，例如反相器 205,PMOS 裝置 310、313、314、320、325、340、342、405、410 與 NMOS 裝置 330、335 與 344。 然而，電壓移轉(zhuǎn)器630更包括分別耦接于PMOS裝置320與325以及NMOS裝置330與335之間的單向電流導(dǎo)通裝置620與625。PMOS裝置310用以動(dòng)態(tài)偏壓PMOS裝置313與314，使得當(dāng)PMOS裝置310輸出第二電壓至PMOS裝置314，NMOS裝置330不導(dǎo)通且NMOS裝置3；35 導(dǎo)通時(shí)，PMOS裝置325與625的兩個(gè)二極管壓降輸出至電壓輸出端(或第一輸出端)作為 VOL。圖7為顯示根據(jù)本發(fā)明的一實(shí)施例所述的如圖1所示的電壓移轉(zhuǎn)器130的結(jié)構(gòu)、 功能和/或操作流程圖。流程圖700開始于步驟705，配置第一下拉裝置230，并使其不導(dǎo)通，用以防止第一單向電流導(dǎo)通裝置220導(dǎo)通。于步驟710，配置第二下拉裝置235并使其導(dǎo)通，用以允許第二單向電流導(dǎo)通裝置225導(dǎo)通。于步驟715，動(dòng)態(tài)偏壓一動(dòng)態(tài)偏壓電流源電路215，使得第二單向電流導(dǎo)通裝置225的壓降被輸出至位于動(dòng)態(tài)偏壓電流源電路215與第二單向電流導(dǎo)通裝置225之間的第一端點(diǎn)的電壓輸出端。對(duì)應(yīng)于步驟705、710與715，當(dāng)?shù)谝幌吕b置230導(dǎo)通并且第二下拉裝置325不導(dǎo)通時(shí)，第一電壓輸出于電壓輸出端。另一方面，位于第二單向電流導(dǎo)通裝置225與第二下拉裝置235之間的第二端點(diǎn)可被偏壓，使得當(dāng)?shù)谝浑妷罕惠敵鲋岭妷狠敵龆瞬⑶业诙吕b置235不導(dǎo)通時(shí)，第二端點(diǎn)可接收到接近第二電壓的一數(shù)值的電壓，用以避免第二下拉裝置235上的過度電性應(yīng)力(EOS)問題。另一方面，于動(dòng)態(tài)偏壓該動(dòng)態(tài)偏壓電流源電路的步驟715中，可包括當(dāng)?shù)谝幌吕b置230不導(dǎo)通并且第二下拉裝置235導(dǎo)通時(shí)，輸出第二單向電流導(dǎo)通裝置225與一第三單向電流導(dǎo)通裝置625的兩個(gè)二極管壓降至電壓輸出端。本發(fā)明雖以較佳實(shí)施例揭示如上，然而其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的改變與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種電壓移轉(zhuǎn)器，包括一動(dòng)態(tài)偏壓電流源電路，用以接收一第一電壓；一第一與一第二單向電流導(dǎo)通裝置，耦接至該動(dòng)態(tài)偏壓電流源電路，其中該電壓移轉(zhuǎn)器的一電壓輸出端位于耦接于該動(dòng)態(tài)偏壓電流源電路與該第二單向電流導(dǎo)通裝置之間的一第一端點(diǎn)；一第一與一第二下拉裝置，分別耦接至該第一與第二單向電流導(dǎo)通裝置；以及一上拉裝置，接收一第二電壓，并耦接至該動(dòng)態(tài)偏壓電流源電路與該第一單向電流導(dǎo)通裝置，該上拉裝置用以動(dòng)態(tài)偏壓該動(dòng)態(tài)偏壓電流源電路，使得當(dāng)該上拉裝置輸出該第二電壓至該動(dòng)態(tài)偏壓電流源電路，該第一下拉裝置不導(dǎo)通并且該第二下拉裝置導(dǎo)通時(shí)，該第二單向電流導(dǎo)通裝置的一壓降于該電壓輸出端被輸出。
2.如權(quán)利要求1所述的電壓移轉(zhuǎn)器，其中當(dāng)該上拉裝置不導(dǎo)通，該第一下拉裝置導(dǎo)通，以及該第二下拉裝置不導(dǎo)通時(shí)，該第一電壓被輸出于該電壓輸出端。
3.如權(quán)利要求2所述的電壓移轉(zhuǎn)器，還包括一過度電性應(yīng)力防護(hù)電路，耦接于該第二單向電流導(dǎo)通裝置與該第二下拉裝置之間，該過度電性應(yīng)力防護(hù)電路用以偏壓位于該第二單向電流導(dǎo)通裝置與該第二下拉裝置之間的一第二端點(diǎn)，使得當(dāng)該第一電壓被輸出至該電壓輸出端并且該第二下拉裝置不導(dǎo)通時(shí)，該第二端點(diǎn)接收近似于或低于該第二電壓的一數(shù)值的電壓，用以避免該第二下拉裝置產(chǎn)生過度電性應(yīng)力的問題。
4.如權(quán)利要求3所述的電壓移轉(zhuǎn)器，其中該過度電性應(yīng)力防護(hù)電路包括分別串聯(lián)耦接在一起的一第三與一第四單向電流導(dǎo)通裝置以及一下開關(guān)，其中該第三單向電流導(dǎo)通裝置耦接至該第二端點(diǎn)，該第三單向電流導(dǎo)通裝置輸出近似于或低于該第二電壓的該數(shù)值的電壓至該第二端點(diǎn)。
5.如權(quán)利要求3所述的電壓移轉(zhuǎn)器，其中該過度電性應(yīng)力防護(hù)電路包括分別串聯(lián)耦接在一起的一上開關(guān)、一第三與一第四單向電流導(dǎo)通裝置以及一下開關(guān)，其中該過度電性應(yīng)力防護(hù)電路還包括耦接于該第三與第四單向電流導(dǎo)通裝置之間的一第五單向電流導(dǎo)通裝置，其中該第五單向電流導(dǎo)通裝置輸出低于該第二電壓的該數(shù)值的電壓至該第二端點(diǎn)。
6.如權(quán)利要求3所述的電壓移轉(zhuǎn)器，其中該過度電性應(yīng)力防護(hù)電路包括一上開關(guān)，該上開關(guān)的輸入耦接至一電壓移轉(zhuǎn)器輸入端，該上開關(guān)輸出近似于該第二電壓的該數(shù)值的電壓至該第二端點(diǎn)。
7.如權(quán)利要求1所述的電壓移轉(zhuǎn)器，還包括分別耦接于該第一與第二單向電流導(dǎo)通裝置以及該第一與第二下拉裝置之間的一第六與一第七單向電流導(dǎo)通裝置。
8.如權(quán)利要求7所述的電壓移轉(zhuǎn)器，其中該上拉裝置用以動(dòng)態(tài)偏壓該動(dòng)態(tài)偏壓電流源電路，使得當(dāng)該上拉裝置輸出該第二電壓至該動(dòng)態(tài)偏壓電流源電路，該第一下拉裝置不導(dǎo)通并且該第二下拉裝置導(dǎo)通時(shí)，該第二與第七單向電流導(dǎo)通裝置的兩個(gè)二極管壓降被輸出至該電壓輸出端。
9.如權(quán)利要求1所述的電壓移轉(zhuǎn)器，還包括一電壓移轉(zhuǎn)器電壓輸入端以及接收該第二電壓的一反相器，當(dāng)該反相器自該電壓移轉(zhuǎn)器電壓輸入端接收到一高電平電壓時(shí)，該反相器用以導(dǎo)通該上拉裝置，并且關(guān)閉該第一下拉裝置，以及當(dāng)該反相器自該電壓移轉(zhuǎn)器電壓輸入端接收到一低電平電壓時(shí)，該反相器用以關(guān)閉該上拉裝置，并且導(dǎo)通該第一下拉裝置。
10.一種電壓移轉(zhuǎn)方法，包括配置一第一下拉裝置并使其不導(dǎo)通，用以避免一第一單向電流導(dǎo)通裝置導(dǎo)通；配置一第二下拉裝置并使其導(dǎo)通，用以允許一第二單向電流導(dǎo)通裝置導(dǎo)通；以及動(dòng)態(tài)偏壓一動(dòng)態(tài)偏壓電流源電路，使得該第二單向電流導(dǎo)通裝置的一壓降被輸出至位于該動(dòng)態(tài)偏壓電流源電路與該第二單向電流導(dǎo)通裝置之間的一第一端點(diǎn)的一電壓輸出端。
全文摘要
本發(fā)明提供一種電壓移轉(zhuǎn)器包括動(dòng)態(tài)偏壓電流源電路、第一與第二單向電流導(dǎo)通裝置、第一與第二下拉裝置以及上拉裝置。動(dòng)態(tài)偏壓電流源電路接收第一電壓。第一與第二單向電流導(dǎo)通裝置耦接至動(dòng)態(tài)偏壓電流源電路。第一與一第二下拉裝置分別耦接至第一與第二單向電流導(dǎo)通裝置。上拉裝置接收一第二電壓，并耦接至動(dòng)態(tài)偏壓電流源電路與第一單向電流導(dǎo)通裝置，上拉裝置用以動(dòng)態(tài)偏壓動(dòng)態(tài)偏壓電流源電路，使得當(dāng)上拉裝置輸出第二電壓至動(dòng)態(tài)偏壓電流源電路，第一下拉裝置不導(dǎo)通并且第二下拉裝置導(dǎo)通時(shí)，第二單向電流導(dǎo)通裝置的一壓降于電壓輸出端被輸出。根據(jù)本發(fā)明的實(shí)施例，電壓移轉(zhuǎn)器可與低電壓核心裝置被實(shí)施，并且不會(huì)具有過度電性應(yīng)力的問題。
文檔編號(hào)H02M3/10GK102386764SQ20111003770
公開日2012年3月21日 申請(qǐng)日期2011年2月10日 優(yōu)先權(quán)日2010年8月30日
發(fā)明者林志昌, 薛福隆, 陳建宏, 隋彧文 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司