專利名稱：電壓電流轉(zhuǎn)換電路的制作方法
技術領域：
本發(fā)明涉及電子電路領域，特別是關于一種電壓電流轉(zhuǎn)換電路。背景技術：
在許多應用中需要把電壓 信號轉(zhuǎn)換成電流信號，例如各種開關型直流-直流電壓 轉(zhuǎn)換器或交流_直流電壓轉(zhuǎn)換器中，都需要對開關器件的電流進行檢測。一種常用的電流 檢測電路是基于一種電壓電流轉(zhuǎn)換電路，通過將檢測點的電壓轉(zhuǎn)換為電流，通過該電流再 獲得檢測點的電流。如圖1所示，電感Ll與晶體管麗sw串聯(lián)，可以通過檢測晶體管麗sw的電流來獲 得電感Ll的電流信息。當麗sw導通時，麗sw相當于一個電阻，其上的電流等于它的電壓 降除以它的電阻。如圖1中所示，麗sw的電流即為SW節(jié)點的電壓Vsw除以它的電阻Rsw。圖1中電壓電流轉(zhuǎn)換電路的晶體管麗se導通時也表現(xiàn)為電阻特性，晶體管麗se 所在支路的電流為麗se的電壓Vse除以麗se的電阻Rse。當^sw的寬長比為^se的寬 長比的K倍時，麗sw等效于K個麗se的電阻并聯(lián)，因此麗se的導通電阻為^sw的K倍。 在圖1中麗sw的電壓Vsw作為電壓電流轉(zhuǎn)換電流的一個輸入端，而麗se的電壓Vse作為集 成運放的另一個輸入端，因此麗sw的電壓Vsw與麗se的電壓Vse相等，由于^sw與^se 的電壓相等，而麗se的導通電阻為麗sw的K倍，則流經(jīng)麗se的電流為^sw的電流的1/K。在圖1的電壓電流轉(zhuǎn)換電路中，MP3和MP5形成電流鏡，因此MP5漏極輸出的電流 可以鏡像復制麗se的電流，通過測量MP5漏極的輸出電流，即可求得麗se的電流，進而可 以求得麗sw的電流，這樣就實現(xiàn)了檢測電感Ll電流的目的。圖1的實現(xiàn)方法存在兩個缺點一，其輸入電壓檢測范圍被限制，最大輸入電壓需 小于VDD-VGSMP3，VGSMP3為MP3的柵源電壓；二，其輸出電流精度會受到MP3溝長調(diào)制效應 的影響，如當電源電壓VDD變化時會導致MP3與MP5的漏源極電壓VDS不相等，此時MP3和 MP5構成的電流鏡電路的電流復制比例會變化，弓丨入誤差。為克服圖1所示的電路的缺陷，一種改進電路如圖2所示，通過MP4，麗1，麗2，MP6， MP1,MP2形成的反饋來調(diào)整MP3和MP5的漏極電壓接近相等。此方法可以解決輸入電壓檢 測范圍被限制的問題和抑制MP3溝長調(diào)制效應的影響。但是這種方法由于反饋通路的延時 導致反應速度較慢，當輸入電壓信號SW的變化很快時，輸出電流的響應速度較慢，不適合 于如電流檢測這種信號變化迅速的情況。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種能夠減小溝長調(diào)制效應影響而且電流響應速度快的 電壓電流轉(zhuǎn)換電路。為達成前述目的，本發(fā)明一種電壓電流轉(zhuǎn)換電路，其包括運算放大器，其包括第一輸入端、第二輸入端、第一輸出端以及第二輸出端；第一電流支路，其包括相互串聯(lián)的第一晶體管、第三晶體管；
第二電流支路；其包括相互串聯(lián)的第二晶體管、第四晶體管；
其中第一晶體管和第二晶體管的柵極相連，第一晶體管和第二晶體管構成電流 鏡，第三晶體管和第四晶體管的柵極相連，前述運算放大器的第一輸入端接收輸入電壓，第 二輸入端連接于第一電流支路的電流反饋節(jié)點，所述電流反饋節(jié)點的電壓表征第一電流支 路的電流；運算放大器的第一輸出端連接于第一晶體管與第二晶體管的柵極，運算放大器 的第二輸出端連接于第三晶體管和第四晶體管的柵極；第二電流支路的第四晶體管的輸出 端作為轉(zhuǎn)換電流輸出端。進一步地，所述第一晶體管、第二晶體管、第三晶體管以及第四晶體管均為PMOS 晶體管。進一步地，所述第一電流支路的第一晶體管的源極和襯底連接于電源，第一晶體 管的漏極連接于第三晶體管的源極，第一晶體管的柵極與第二電流支路的第二晶體管的柵 極相連；所述第三晶體管的襯底連接于電源，第三晶體管的柵極與第二電流支路的第四晶 體管的柵極相連，第三晶體管的漏極連接于前述反饋節(jié)點；前述反饋節(jié)點與地之間串聯(lián)一 個電阻或在導通狀態(tài)下可等效為電阻的晶體管。進一步地 ，所述第二電流支路的第二晶體管的源極和襯底連接于電源，第二晶體 管的漏極連接于第四晶體管的源極；第四晶體管的襯底連接于電源，第四晶體管的漏極為 前述轉(zhuǎn)換電流輸出端。進一步地，前述運算放大器的第一輸出端與第二輸出端之間串聯(lián)有一個電阻，所 述第一輸出端與第二輸出端的電壓差為該電阻兩端的電壓。進一步地，所述運算放大器為折疊級聯(lián)運算放大器結構，所述電阻串聯(lián)于運算放 大器的輸出支路。進一步地，所述運算放大器為電流鏡運算放大器結構，所述電阻串聯(lián)于運算放大 器的輸出支路。本發(fā)明的電壓電流轉(zhuǎn)換電路相對于圖1的現(xiàn)有技術由于增加了第三晶體管MP33 和第四晶體管MP34相當于增加了輸出阻抗，從而抑制了第一晶體管MP31的溝長調(diào)制效應。 相對于圖2的現(xiàn)有技術，本發(fā)明采用運算放大器的雙輸出端分別控制第一晶體管MP31、第 二晶體管MP32以及第三晶體管MP33和第四晶體管MP34的柵極電壓，可以實現(xiàn)第三晶體管 MP33和第四晶體管MP34的柵極電壓總比第一晶體管MP31和第二晶體管MP32的柵極電壓 低一個固定電壓，這樣可以保證第一晶體管MP31和第二晶體管MP32的柵極電壓有足夠的 過驅(qū)動電壓，通過本發(fā)明設計就可以保證此過驅(qū)動電壓為穩(wěn)定可靠的固定電壓，不會隨著 輸入電壓和輸出電流的變化而劇烈變化，這樣輸入電壓和輸出電流在很寬范圍內(nèi)變化時， 本電路都可以穩(wěn)定可靠的工作。而且當輸入電壓變化時，雙輸出的運算放大器的兩個輸出 端會幾乎同時響應，避免了圖2現(xiàn)有技術中MPl的柵極需要通過由MP4，麗2，麗1，MP6組成 的額外反饋環(huán)路后才響應，從而提高了整個電路的響應速度。

圖1是現(xiàn)有的電壓電流轉(zhuǎn)換電路的結構示意圖。圖2是現(xiàn)有的另外一種電壓電流轉(zhuǎn)換電路的結構示意圖。圖3是本發(fā)明的電壓電流轉(zhuǎn)換電路的結構示意圖
圖4是本發(fā)明的電壓電流轉(zhuǎn)換電路的第一晶體管MP31和第三晶體管MP33的等效 電路。圖5是本發(fā)明的電壓電流轉(zhuǎn)換電路的運算放大器的結構示意圖。圖6是本發(fā)明的電壓電流轉(zhuǎn)換電路的運算放大器另一實施例的結構示意圖。圖7是本發(fā)明的電壓電流轉(zhuǎn)換電路的運算放大器再一實施例的結構示意圖。
具體實施方式
此處所稱的“一個實施例”或“實施例”是指可包含于本發(fā)明至少一個實現(xiàn)方式中 的特定特征、結構或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一 個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。附圖中標記為MP的晶體管即為PMOS晶體管，標記為MN的晶體管即為NMOS晶體 管，下面的說明書中未具體說明是NMOS管還是PMOS管的，標號為MP的晶體管即為PMOS晶 體管，標號為MN的晶體管即為NMOS晶體管。另外，本說明書中所提到的連接可以是直接相 連，也可以是中間間隔有其他元件的間接相連。請參閱圖3所示，其顯示本發(fā)明的電壓電流轉(zhuǎn)換電路的一個實施例的結構示意 圖。 如圖3所示，本發(fā)明的電壓電流轉(zhuǎn)換電路包括一個雙輸入輸出的運算放大器A。其 中運算放大器A的第一輸入端I匪連接輸入電壓VIN，運算放大器A的第二輸入端INP連接 于一個反饋節(jié)點N。該反饋節(jié)點N連接于一個NMOS晶體管MNse的漏極，晶體管^se的源 極接地，柵極連接于一個控制電壓Gate。在晶體管MNse導通的狀態(tài)下，其也可以等效為一 個電阻。由于運算放大器A的兩個輸入端的電壓相等，因此運算放大器A的第二輸入端INP 的電壓等于第一輸入端1匪的電壓，也就是反饋節(jié)點N的電壓等于第一輸入端IW的輸入 電壓VIN，因此在晶體管麗se等效為電阻的情況下，麗se的的電流為輸入電壓VIN/晶體管 MNse等效電阻。本發(fā)明的電壓電流轉(zhuǎn)換電路還包括兩條構成電流鏡的第一電流支路和第二電流 支路。其中第一電流支路包括第一晶體管MP31和第三晶體管MP33。第二電流支路包括第 二晶體管MP32和第四晶體管MP34。其中第一電流支路的第一晶體管MP31的襯底和源極連接于電源VDD，第一晶體管 MP31的柵極與第二電流支路的第二晶體管MP32的柵極相連，第一晶體管MP31的漏極連接 于第三晶體管MP33的源極。第三晶體管MP33的襯底連接于電源VDD，第三晶體管MP33的 柵極與第二電流支路的第四晶體管MP34的柵極相連，第三晶體管MP33的漏極連接于前述 反饋節(jié)點N。其中第二電流支路的第二晶體管MP32的襯底和源極連接于電源VDD，第二晶體管 MP32的柵極與第一電流支路的第一晶體管MP31的柵極相連，第二晶體管MP32的漏極連接 于第四晶體管MP34的源極。第四晶體管MP34的襯底連接于電源VDD，第四晶體管MP34的 柵極與第一電流支路的第三晶體管MP33的柵極相連，第四晶體管MP34的漏極作為整個電 壓電流轉(zhuǎn)換電路的轉(zhuǎn)換電流輸出端。前述運算放大器A的第一輸出端OUTl連接于第一晶體管MP31和第二晶體管MP32 的柵極，控制第一晶體管MP31和第二晶體管MP32的導通。前述運算放大器A的第二輸出端0UT2連接于第三晶體管MP33和第四晶體管MP34的柵極，控制第三晶體管MP33和第四晶體管MP34的導通。相對于圖1的現(xiàn)有技術，本發(fā)明的電壓電流轉(zhuǎn)換電路增加了第三晶體管MP33和第 四晶體管MP34。如果第三晶體管MP33和第四晶體管MP34工作在飽和區(qū)，由于其柵極電壓 相等，且兩者閾值電壓相等，等效增加了輸出阻抗，可以解決輸入電壓檢測范圍被限制的問 題。而且可以抑制第一晶體管MPl的溝長調(diào)制效應的影響，有助于提高電流復制的電流精度。下面以第一晶體管MP31和第二晶體管MP32的寬度和長度均相等，第三晶體管MP33和第四晶體管MP34的寬度和長度均相等為例(實際設計不一定需要相等，只是為了方 便說明)來說明增加第三晶體管MP33和第四晶體管MP34之后電流復制精度的提高。假設第三晶體管MP33和第四晶體管MP34的漏極電壓存在一定差異AV1，其導致 兩路電流存在的差異為Δ II。在分析AVl和Δ Il之間的關系時，可以對第一晶體管ΜΡ31 和第三晶體管ΜΡ33的級聯(lián)結構進行小信號分析，其小信號等效電路圖如圖4所示，因考慮 圖3中第一晶體管ΜΡ31的漏極電壓變化時電源VDD不變化，所以可以將電源VDD等效為 地，則第一晶體管ΜΡ31和第三晶體管ΜΡ33的級聯(lián)結構的小信號等效電路為電阻Rol與電 阻Ro3和電流源的并聯(lián)電路相串聯(lián)，其中Ro3為第三晶體管ΜΡ33的輸出電阻，Rol為第一晶 體管MP31的輸出電阻，AVs為第三晶體管MP33源級電壓的變化，AVl為第三晶體管MP33 漏極電壓的變化，ΔΙ1為第三晶體管MP33電流的變化。根據(jù)KCL定理
權利要求
1.一種電壓電流轉(zhuǎn)換電路，其包括運算放大器，其包括第一輸入端、第二輸入端、第一輸出端以及第二輸出端；第一電流支路，其包括相互串聯(lián)的第一晶體管、第三晶體管；第二電流支路；其包括相互串聯(lián)的第二晶體管、第四晶體管；其中第一晶體管和第二晶體管的柵極相連，第一晶體管和第二晶體管構成電流鏡，第 三晶體管和第四晶體管的柵極相連，前述運算放大器的第一輸入端接收輸入電壓，第二輸 入端連接于第一電流支路的電流反饋節(jié)點，所述電流反饋節(jié)點的電壓表征第一電流支路的 電流；運算放大器的第一輸出端連接于第一晶體管與第二晶體管的柵極，運算放大器的第 二輸出端連接于第三晶體管和第四晶體管的柵極；第二電流支路的第四晶體管的輸出端作 為轉(zhuǎn)換電流輸出端。
2.如權利要求1所述的電壓電流轉(zhuǎn)換電路，其特征在于所述第一晶體管、第二晶體 管、第三晶體管以及第四晶體管均為PMOS晶體管。
3.如權利要求2所述的電壓電流轉(zhuǎn)換電路，其特征在于所述第一電流支路的第一晶 體管的源極和襯底連接于電源，第一晶體管的漏極連接于第三晶體管的源極，第一晶體管 的柵極與第二電流支路的第二晶體管的柵極相連；所述第三晶體管的襯底連接于電源，第 三晶體管的柵極與第二電流支路的第四晶體管的柵極相連，第三晶體管的漏極作為前述反 饋節(jié)點；前述反饋節(jié)點與地之間串聯(lián)一個電阻或在導通狀態(tài)下可等效為電阻的晶體管。
4.如權利要求2所述的電壓電流轉(zhuǎn)換電路，其特征在于所述第二電流支路的第二晶 體管的源極和襯底連接于電源，第二晶體管的漏極連接于第四晶體管的源極；第四晶體管 的襯底連接于電源，第四晶體管的漏極為前述轉(zhuǎn)換電流輸出端。
5.如權利要求1所述的電壓電流轉(zhuǎn)換電路，其特征在于前述運算放大器的第一輸出 端與第二輸出端之間串聯(lián)有一個電阻，所述第一輸出端與第二輸出端的電壓差為該電阻兩 端的壓降。
6.如權利要求5所述的電壓電流轉(zhuǎn)換電路，其特征在于所述運算放大器為折疊級聯(lián) 運算放大器結構，所述電阻串聯(lián)于運算放大器的輸出支路。
7.如權利要求5所述的電壓電流轉(zhuǎn)換電路，其特征在于所述運算放大器為電流鏡運 算放大器結構，所述電阻串聯(lián)于運算放大器的輸出支路。
全文摘要
本發(fā)明提供一種電壓電流轉(zhuǎn)換電路，其包括運算放大器及第一電流支路和第二電流支路，其中運算放大器為雙輸入輸出放大器，其兩個輸出端分別控制第一電流支路和第二電流支路的共柵極晶體管。當輸入電壓變化時，雙輸出的運算放大器的兩個輸出端會幾乎同時響應，而且能夠保證輸入電壓和輸出電流在很寬范圍內(nèi)變化時，本電路都可以穩(wěn)定可靠的工作。
文檔編號H02M3/156GK102005921SQ20101053036
公開日2011年4月6日 申請日期2010年11月3日 優(yōu)先權日2010年11月3日
發(fā)明者王釗 申請人:無錫中星微電子有限公司