專利名稱：用fpga實(shí)現(xiàn)過流保護(hù)的逆變器過流保護(hù)方法及其電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種逆變器過流保護(hù)方法及其實(shí)現(xiàn)電路，尤其涉及一種用FPGA實(shí)現(xiàn) 過流保護(hù)的逆變器過流保護(hù)方法及其電路。
背景技術(shù)：
FPGA (Field Programmable Gate Array)即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的 一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù) 有限的缺點(diǎn)。FPGA的使用非常靈活，同一片F(xiàn)PGA通過不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路 功能。FPGA在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣 泛應(yīng)用。隨著功耗和成本的進(jìn)一步降低，F(xiàn)PGA還將進(jìn)入更多的應(yīng)用領(lǐng)域。在以數(shù)字信號處理(Digital Signal Processing，簡稱DSP)或其它單片微型計算 機(jī)(Micro Controller Unit，簡稱MCU)為核心的逆變控制系統(tǒng)中，過流保護(hù)電路都是用四 輸入與門即74LS08、四輸入與非門即74LS00和緩沖器即74LS07等芯片和分立元件構(gòu)成，當(dāng) 逆變器負(fù)載過大出現(xiàn)過流現(xiàn)象時，將過流保護(hù)電路的控制端置為低電平，關(guān)斷SPWM波形輸 出，起到過流保護(hù)的作用?，F(xiàn)有的過流保護(hù)電路是用與門，與非門進(jìn)行邏輯組合實(shí)現(xiàn)對SPWM輸出控制，具體 電路如圖1所示。運(yùn)用分立元件和IC構(gòu)成的過流保護(hù)電路容易受到干擾影響SPWM波形質(zhì) 量，過多的使用分立元件會降底系統(tǒng)的穩(wěn)定性和增加了系統(tǒng)的復(fù)雜程度，不便于系統(tǒng)維護(hù) 和調(diào)試，產(chǎn)品的成本也隨之增加。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種用FPGA實(shí)現(xiàn)過流保護(hù)的逆變器過流保護(hù)方法。為解決上述技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案NI0S II核輸出SPWM信號 與NIS0核輸出的控制信號相遇之后的輸出，再經(jīng)過與非門和低電平進(jìn)行與非邏輯運(yùn)算之 后輸出至FPGA的1/0引腳，F(xiàn)PGA的1/0引腳和電源標(biāo)準(zhǔn)轉(zhuǎn)換芯片SN74ALVC164245相連接 進(jìn)行轉(zhuǎn)換后以設(shè)定電壓標(biāo)準(zhǔn)提供給逆變驅(qū)動電路。在本發(fā)明中，所述設(shè)定電壓標(biāo)準(zhǔn)為5V。本發(fā)明還提供一種用FPGA實(shí)現(xiàn)過流保護(hù)的逆變器過流保護(hù)電路。其技術(shù)方案為所述電路包括以FPGA為硬件基礎(chǔ)嵌入了 NI0S II的32位軟核處理器所構(gòu)成的可 編程片，該可編程片調(diào)運(yùn)可編程邏輯門陣列邏輯塊構(gòu)成過流保護(hù)的邏輯，在FPGA的輸出端 與整個電路的輸出端之間加入緩沖器。 在本發(fā)明中，所述電路中的電容為濾波電容。
在本發(fā)明中，所述緩沖器優(yōu)選74F08型。
本發(fā)明實(shí)現(xiàn)的前提是整個逆變器控制系統(tǒng)是基于可編程片上系統(tǒng)(S0PC)而言 的，即逆變器的控制部分是建立在以FPGA為硬件基礎(chǔ)嵌入了 NIOS II的32位軟核處理器 所構(gòu)成的可編程片系統(tǒng)基礎(chǔ)之上的。因電路是由FPGA內(nèi)部的數(shù)字電路來實(shí)現(xiàn)的，主要用到了 FPGA內(nèi)部的“與門” “與 非門”為了進(jìn)一步提高信號的驅(qū)動能力和電源標(biāo)準(zhǔn)匹配問題，信號在經(jīng)電源標(biāo)準(zhǔn)轉(zhuǎn)換芯 片SN74ALVC164245將FPGA I/O 口輸出的3. 3V電源標(biāo)準(zhǔn)轉(zhuǎn)換成5V電源標(biāo)準(zhǔn)后，接緩沖器 74F08后直接接至驅(qū)動板，當(dāng)逆變出現(xiàn)過流現(xiàn)象時將置A，B，C三根信號線為高電平，三根信 號線進(jìn)入FPGA也要先經(jīng)過電源轉(zhuǎn)換芯片將5V電源標(biāo)準(zhǔn)轉(zhuǎn)換為3. 3V電源標(biāo)準(zhǔn)然后進(jìn)FPGA 的I/O 口，當(dāng)FPGA檢測到高電平時封鎖SPWM輸出完成過流保護(hù)過程。因此，本發(fā)明的有益效果是在保證了系統(tǒng)的性能要求的同時大大提高了系統(tǒng)的可 靠性；降低了產(chǎn)品成本，縮短了產(chǎn)品的研發(fā)周期。下面結(jié)合附圖及具體實(shí)施方式
，對本發(fā)明作進(jìn)一步說明。


圖1是現(xiàn)有的過流保護(hù)電路圖；圖2是本發(fā)明可編程邏輯門陣列邏輯組合圖；圖3是具體實(shí)施方式
附圖，它是本發(fā)明過流保護(hù)集成電路與外部硬件電路連接；
具體實(shí)施例方式參見圖3，所述電路包括以FPGA為硬件基礎(chǔ)嵌入了 NIOS II的32位軟核處理器所 構(gòu)成的可編程片，該可編程片調(diào)運(yùn)可編程邏輯門陣列邏輯塊構(gòu)成過流保護(hù)的邏輯，在FPGA 的輸出端與整個電路的輸出端之間加入緩沖器74F08。NIOS II核輸出SPWM信號與NIS0核輸出的控制信號相遇之后的輸出，再經(jīng)過與非 門和低電平進(jìn)行與非邏輯運(yùn)算之后輸出至FPGA的I/O引腳，F(xiàn)PGA的I/O引腳和5V電源標(biāo) 準(zhǔn)轉(zhuǎn)換芯片SN74ALVC164245相連接進(jìn)行轉(zhuǎn)換后以設(shè)定電壓標(biāo)準(zhǔn)提供給逆變驅(qū)動電路。該具體的實(shí)現(xiàn)方式是在FPGA的開發(fā)軟件Quartus II中調(diào)運(yùn)邏輯塊構(gòu)成過流保 護(hù)的邏輯關(guān)系以實(shí)現(xiàn)其邏輯功能，具體的邏輯組合如圖2，它是可編程邏輯門陣列邏輯組合 圖。與背景技術(shù)中，在用硬件實(shí)現(xiàn)過流保護(hù)電路時使用了緩沖器74LS07，緩沖器 74LS07的高壓集電極開路輸出特性使它能用于高電壓接口電路或者驅(qū)動大電流負(fù)載。它也 被用來做驅(qū)動TTL的緩沖器(圖1中三角形即為緩沖器74LS07)。74LS07額定輸出電壓是 30V。它最大能輸出40mA的灌電流。此功能在FPGA中難于實(shí)現(xiàn)，為了達(dá)到系統(tǒng)要求的驅(qū)動能力需在FPGA的輸出端加 一個緩沖器74F08。本發(fā)明將使用分立元件和IC實(shí)現(xiàn)的控制邏輯關(guān)系用可編程邏輯門陣列來實(shí)現(xiàn)， 具有很強(qiáng)的抗干擾能力，大大改善了 SPWM波形質(zhì)量，因?yàn)槭窍到y(tǒng)集成所以提高了系統(tǒng)的穩(wěn) 定性降低整個硬件系統(tǒng)的復(fù)雜程度，產(chǎn)品成本也大大降低并縮短了產(chǎn)品的研發(fā)周期。以上所舉實(shí)施例僅用來方便舉例說明本發(fā)明，并非對本發(fā)明作任何形式上的限 制，任何所屬技術(shù)領(lǐng)域中具有通常知識者，若在不脫離本發(fā)明所提技術(shù)特征的范圍內(nèi)，利用本發(fā)明所揭示技術(shù)內(nèi)容所作出局部更動或修飾的等效實(shí)施例，并且未脫離本發(fā)明的技術(shù)特 征內(nèi)容，均仍屬于本發(fā)明技術(shù)特征的范圍內(nèi)。
權(quán)利要求
一種用FPGA實(shí)現(xiàn)過流保護(hù)的逆變器過流保護(hù)方法，其特征在于NIOS II核輸出SPWM信號與NISO核輸出的控制信號相遇之后的輸出，再經(jīng)過與非門和低電平進(jìn)行與非邏輯運(yùn)算之后輸出至FPGA的I/O引腳，F(xiàn)PGA的I/O引腳和電源標(biāo)準(zhǔn)轉(zhuǎn)換芯片SN74ALVC164245相連接進(jìn)行轉(zhuǎn)換后以設(shè)定電壓標(biāo)準(zhǔn)提供給逆變驅(qū)動電路。
2.根據(jù)權(quán)利要求1所述的過流保護(hù)方法，其特征在于所述設(shè)定電壓標(biāo)準(zhǔn)為5V。
3.一種實(shí)現(xiàn)權(quán)利要求1或2所述的方法的逆變器過流保護(hù)電路，其特征在于所述電 路包括以FPGA為硬件基礎(chǔ)嵌入了 NIOS II的32位軟核處理器所構(gòu)成的可編程片，該可編 程片調(diào)運(yùn)可編程邏輯門陣列邏輯塊構(gòu)成過流保護(hù)的邏輯，在整個電路的輸出端前加入緩沖o
4.根據(jù)權(quán)利要求3所述的逆變器過流保護(hù)電路，其特征在于所述電路中的電容為濾 波電容。
5.根據(jù)權(quán)利要求3所述的逆變器過流保護(hù)電路，其特征在于所述緩沖器為74F08型。
6.根據(jù)權(quán)利要求4所述的逆變器過流保護(hù)電路，其特征在于所述緩沖器為74F08型。
全文摘要
本發(fā)明涉及一種逆變器過流保護(hù)方法及其實(shí)現(xiàn)電路，尤其涉及一種用FPGA實(shí)現(xiàn)過流保護(hù)的逆變器過流保護(hù)方法及其電路。其技術(shù)方案為NIOS II核輸出SPWM信號與NISO核輸出的控制信號相遇之后的輸出，再經(jīng)過與非門和低電平進(jìn)行與非邏輯運(yùn)算之后輸出至FPGA的I/O引腳，F(xiàn)PGA的I/O引腳和電源標(biāo)準(zhǔn)轉(zhuǎn)換芯片SN74ALVC164245相連接進(jìn)行轉(zhuǎn)換后以設(shè)定電壓標(biāo)準(zhǔn)提供給逆變驅(qū)動電路。本發(fā)明的有益效果是在保證了系統(tǒng)的性能要求的同時大大提高了系統(tǒng)的可靠性；降低了產(chǎn)品成本，縮短了產(chǎn)品的研發(fā)周期。
文檔編號H02H3/08GK101854053SQ20091010489
公開日2010年10月6日 申請日期2009年1月12日 優(yōu)先權(quán)日2009年1月12日
發(fā)明者常鵬程 申請人:廣東易事特電源股份有限公司