專利名稱：一種控制電源電壓輸出范圍的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試技術(shù)，尤其指一種控制電源電壓輸出范圍的電路。
背景技術(shù)：
集成電路的性能與輸入電壓緊密相關(guān)，輸入電壓的變化影響到集成電路的時序和噪聲容限等。為了保證集成電路的性能滿足器件手冊的規(guī)定，一般生產(chǎn)廠家都會規(guī)定集成電路輸入電壓的上下限。而為了驗證電路性能在電源變化范圍內(nèi)滿足設(shè)計要求，需要調(diào)整電源的輸出電壓，使之達到設(shè)計的上下限。由于普通電源電路無法自動調(diào)整輸出電壓，一般在測試時都是通過手工調(diào)整，如圖1所示，將輸出電壓用Vout表示，電源調(diào)整單元110的參考電壓用Vref表示，則輸出電壓可以表示為Vout＝Vref·(1+R1/R2)，從而手工調(diào)整時，可以通過調(diào)整第一電阻120和第二電阻130的電阻值(例如用滑動變阻器實現(xiàn)，圖中未顯示)，達到電壓調(diào)整的目的。但該調(diào)整手段的測試效率低，而且也無法在大規(guī)模生產(chǎn)時實現(xiàn)自動測試。
除了上述手工調(diào)整電源輸出電壓的方法，現(xiàn)有技術(shù)中還有一種方法是通過專用芯片完成電壓邊界調(diào)整的功能。如圖2所示，專用芯片210可通過數(shù)模轉(zhuǎn)換器211輸出控制電壓來調(diào)整DC/DC變換器220的調(diào)整端(Trim)的電壓，從而達到調(diào)整電壓邊界的目的，但這種方法在應(yīng)用中存在專用芯片成本較高的缺陷。

發(fā)明內(nèi)容
本發(fā)明要解決的問題是提供一種控制電源輸出電壓范圍的電路，在集成電路測試中實現(xiàn)自動調(diào)整電源輸出電壓范圍的目的，以克服現(xiàn)有技術(shù)中手工調(diào)整造成的測試效率低及專用芯片調(diào)整帶來的成本過高問題。
為達到上述目的，本發(fā)明控制電源輸出電壓范圍的電路包括電源調(diào)整單元、第一電阻和第二電阻，該電路還包括可編程邏輯單元和第三電阻。所述電源調(diào)整單元具有輸入端、輸出端和調(diào)整端，所述第一電阻連接在電源調(diào)整單元的調(diào)整端與輸出端之間，所述第二電阻連接在電源調(diào)整單元的調(diào)整端與地之間，所述第三電阻連接在電源調(diào)整單元的調(diào)整端與所述可編程邏輯單元之間。
在上述本發(fā)明控制電源輸出電壓范圍的電路中，可進一步包括一個處理器單元，其利用新增接口與所述可編程邏輯單元連接，用于控制可編程邏輯單元的輸出狀態(tài)，從而達到自動調(diào)整電源輸出電壓范圍的目的。
在上述本發(fā)明控制電源輸出電壓范圍的電路中，所述可編程邏輯單元的輸出包括高電平、低電平或高阻態(tài)三種狀態(tài)，其中該高電平必須大于所述電源調(diào)整單元調(diào)整端的參考電壓。
以上所述的可編程邏輯單元可以是CPLD(Complicated ProgrammableLogical Device，復(fù)雜可編程邏輯器件)或FPGA(Field Programmable GateArray，現(xiàn)場可編程門陣列)。
另外，本發(fā)明控制電源輸出電壓范圍的電路是連接在電源單元與待測試的集成電路單元之間。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明控制電源輸出電壓范圍的電路，在電路板的大批量生產(chǎn)中，可以自動將電源輸出電壓調(diào)整到集成電路輸入電壓的邊界，從而觀察集成電路的性能是否滿足要求，而無須手工調(diào)整電壓輸出范圍，提高了測試效率，也避免了利用專用芯片完成調(diào)整帶來的成本過高問題。


圖1為現(xiàn)有技術(shù)中手動調(diào)整電源輸出電壓的電路圖；圖2為現(xiàn)有技術(shù)中專用芯片調(diào)整電源輸出電壓的電路圖；圖3為本發(fā)明控制電源輸出電壓范圍的電路圖。
具體實施例方式
下面結(jié)合附圖和具體實施例對本發(fā)明控制電源輸出電壓范圍的電路進一步加以闡述。
如圖3所示，為本發(fā)明控制電源輸出電壓范圍的電路圖。該電路包括電源調(diào)整單元310、第一電阻320和第二電阻330，進一步該電路還包括可編程邏輯單元350和第三電阻340，以及處理器單元360。
電源調(diào)整單元310具有輸入端、輸出端和調(diào)整端，第一電阻320連接在電源調(diào)整單元310的調(diào)整端與輸出端之間，所述第二電阻330連接在電源調(diào)整單元310的調(diào)整端與地之間；而第三電阻340則連接在電源調(diào)整單元310的調(diào)整端與所述可編程邏輯單元350之間。
如圖3所示的控制電源輸出電壓范圍的電路圖中，若定義該電路的輸出電壓為Vout，電源調(diào)整單元調(diào)整端的參考電壓為Vref，可編程邏輯單元輸出的控制電壓為Vcon，第一電阻、第二電阻和第三電阻的阻值分別為R1、R2以及R3。則Vout可表示為，Vout＝Vref·(1+R1/R2)-(Vcon-Vref)·R1/R3由上式可得，通過調(diào)整控制電壓，就可以達到調(diào)整輸出電壓的目的。在本實施例中，是使用可編程邏輯(FPGA或者CPLD)來輸出控制電壓，其輸出包括三種狀態(tài)，高電平、低電平或三態(tài)(高阻態(tài))，分別對應(yīng)將電壓調(diào)高，調(diào)低和不調(diào)整，其中高電平必須大于參考電壓Vref。另外，在集成電路測試的系統(tǒng)設(shè)計中，可以在可編程邏輯和處理器之間增加接口，使得處理器可以控制可編程邏輯管腳的輸出。如圖3所示，本實施例中，該電路還包括處理器單元360，其利用新增接口與可編程邏輯單元340連接，用于控制可編程邏輯單元340的輸出狀態(tài)，從而達到自動調(diào)整電源輸出電壓范圍的目的。
以上公開的僅為本發(fā)明的具體實施例，但是，本發(fā)明并非局限于此，任何本領(lǐng)域的技術(shù)人員能思之的變化都應(yīng)落入本發(fā)明的保護范圍。
權(quán)利要求
1.一種控制電源輸出電壓范圍的電路，包括電源調(diào)整單元、第一電阻和第二電阻，其特征在于，還包括可編程邏輯單元和第三電阻；所述電源調(diào)整單元具有輸入端、輸出端和調(diào)整端，所述第一電阻連接在所述電源調(diào)整單元的調(diào)整端與輸出端之間，所述第二電阻連接在所述電源調(diào)整單元的調(diào)整端與地之間；所述第三電阻連接在所述電源調(diào)整單元的調(diào)整端與所述可編程邏輯單元之間。
2.根據(jù)權(quán)利要求1所述的控制電源輸出電壓范圍的電路，其特征在于，還包括處理器單元，其與所述可編程邏輯單元連接，用于控制可編程邏輯單元的輸出。
3.根據(jù)權(quán)利要求2所述的控制電源輸出電壓范圍的電路，其特征在于，所述可編程邏輯單元的輸出包括高電平、低電平或高阻態(tài)三種狀態(tài)。
4.根據(jù)權(quán)利要求1或3所述的控制電源輸出電壓范圍的電路，其特征在于，所述可編程邏輯單元輸出的高電平大于所述電源調(diào)整單元調(diào)整端的參考電壓。
5.根據(jù)權(quán)利要求1所述的控制電源輸出電壓范圍的電路，其特征在于，所述可編程邏輯單元為復(fù)雜可編程邏輯器件或現(xiàn)場可編程門陣列。
6.根據(jù)權(quán)利要求1所述的控制電源輸出電壓范圍的電路，其特征在于，所述電路連接在電源單元與待測試的集成電路單元之間。
全文摘要
本發(fā)明公開了一種控制電源輸出電壓范圍的電路，包括電源調(diào)整單元、第一電阻和第二電阻，還包括可編程邏輯單元和第三電阻，所述第一電阻連接在電源調(diào)整單元的調(diào)整端與輸出端之間，所述第二電阻連接在電源調(diào)整單元的調(diào)整端與地之間，所述第三電阻連接在電源調(diào)整單元的調(diào)整端與可編程邏輯單元之間。在集成電路測試系統(tǒng)設(shè)計時，通過在可編程邏輯單元和處理器之間增加接口，使處理器可以控制可編程邏輯的輸出，從而達到自動調(diào)整電源輸出電壓范圍的目的，而無須手工調(diào)整電壓輸出范圍，提高了測試的效率，也避免了利用專用芯片完成調(diào)整帶來的成本過高問題。
文檔編號H02M5/06GK1889347SQ20061010373
公開日2007年1月3日 申請日期2006年7月27日 優(yōu)先權(quán)日2006年7月27日
發(fā)明者顧正東, 李金寶 申請人:華為技術(shù)有限公司