專利名稱：浪涌抑制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電源保護(hù)電路，特別是一種浪涌抑制電路。
背景技術(shù)：
電源開(kāi)關(guān)瞬間會(huì)產(chǎn)生浪涌電壓及浪涌電流，浪涌電壓及浪涌電流過(guò)大就會(huì)損壞用電器或電源內(nèi)部元件。業(yè)界通常利用負(fù)溫度系數(shù)熱敏電阻(NTC)來(lái)抑制浪涌電壓，利用NTC在常溫狀態(tài)下具有較高阻值來(lái)限制浪涌電流，上電后由于電流通過(guò)NTC使其發(fā)熱，從而使其電阻值降低以減小功率損耗。此種方法簡(jiǎn)單易行，但存在的問(wèn)題是限制浪涌電流性能受環(huán)境溫度和NTC的初始溫度影響，在環(huán)境溫度較高或在上電時(shí)間間隔很短時(shí)，NTC起不到限制浪涌電流的作用，即無(wú)法抑制浪涌電壓。
業(yè)界常用的另一種浪涌抑制方法是采用串聯(lián)限流電阻，這種方法的優(yōu)點(diǎn)是簡(jiǎn)單，可靠性高，允許在寬環(huán)境溫度范圍內(nèi)工作，其缺點(diǎn)是限流電阻上有損耗，降低了電源效率。事實(shí)上電源開(kāi)機(jī)并處于穩(wěn)態(tài)工作后，這一限流電阻的限流作用已完成，僅起到消耗功率、發(fā)熱的負(fù)作用。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種浪涌抑制電路，可以有效抑制電源開(kāi)關(guān)時(shí)產(chǎn)生的浪涌電壓，并在電源穩(wěn)定工作時(shí)不影響電壓輸出，減小非必要的功率損耗。
一種浪涌抑制電路，包括一電壓輸入端、一電壓輸出端、一場(chǎng)效應(yīng)管、一晶體管、一電容、一第一電阻及一第二電阻，所述電壓輸入端分別與所述場(chǎng)效應(yīng)管的源極及所述晶體管的發(fā)射極連接，所述電壓輸入端還通過(guò)所述第一電阻與所述場(chǎng)效應(yīng)管的漏極連接，所述晶體管的集電極通過(guò)所述第二電阻接地，所述晶體管的基極分別與所述晶體管的集電極及所述場(chǎng)效應(yīng)管的柵極和漏極連接，所述場(chǎng)效應(yīng)管的漏極通過(guò)電容接地，所述場(chǎng)效應(yīng)管的漏極還與所述電壓輸出端連接。
本發(fā)明提供了一種浪涌抑制電路，可有效抑制浪涌電壓，并且由于場(chǎng)效應(yīng)管內(nèi)阻較小，有效降低了穩(wěn)定工作時(shí)的功率損耗，此外還可提供短路負(fù)載保護(hù)功能。


下面結(jié)合附圖及較佳實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述圖1是本發(fā)明浪涌抑制電路較佳實(shí)施方式的電路圖。
具體實(shí)施例方式
請(qǐng)參考圖1，本發(fā)明浪涌抑制電路10包括一電壓輸入端Vin、一電壓輸出端Vout、一場(chǎng)效應(yīng)管Q1、一晶體管Q2、一電容C及兩電阻R1和R2，所述場(chǎng)效應(yīng)管Q1為N溝道功率MOS管，所述晶體管Q2為雙極型PNP晶體管，所述電壓輸入端Vin分別與所述場(chǎng)效應(yīng)管Q1的源極S及所述晶體管Q2的發(fā)射極E連接，所述電壓輸入端Vin還通過(guò)所述電阻R1與所述場(chǎng)效應(yīng)管Q1的漏極D連接，所述晶體管Q2的集電極C通過(guò)所述電阻R2接地，所述晶體管Q2的基極B分別與所述晶體管Q2的集電極C及所述場(chǎng)效應(yīng)管Q1的柵極G和漏極D連接，所述場(chǎng)效應(yīng)管Q1的漏極D通過(guò)電容C接地，所述場(chǎng)效應(yīng)管Q1的漏極D還與所述電壓輸出端Vout連接。
所述電壓輸入端Vin與一外部電源連接后，當(dāng)外部電源打開(kāi)時(shí)，所述浪涌抑制電路10啟動(dòng)，所述晶體管Q2導(dǎo)通，使所述場(chǎng)效應(yīng)管Q1保持?jǐn)嚅_(kāi)，直到所述電容C兩端的電壓升高到足以關(guān)斷所述晶體管Q2時(shí)為止，在此時(shí)間段內(nèi)，所述電阻R1為電容C及浪涌抑制電路10中其它組件提供啟動(dòng)電流。當(dāng)所述電容C兩端電壓升高使所述晶體管Q2的壓降低于導(dǎo)通電壓時(shí)，所述晶體管Q2斷開(kāi)，所述場(chǎng)效應(yīng)管Q1導(dǎo)通并在所述電阻R1兩端提供一條低阻傳輸通道，所述電壓輸入端Vin的輸入電壓從所述電壓輸出端Vout輸出至一用電器。當(dāng)外部電源關(guān)閉使電壓輸入端Vin無(wú)電壓輸入時(shí)，所述浪涌抑制電路10隨電容C放電而復(fù)位。
此外，隨著通過(guò)場(chǎng)效應(yīng)管Q1的電流增大，所述場(chǎng)效應(yīng)管Q1兩端的壓降也由于其內(nèi)部存在導(dǎo)通電阻而增大，當(dāng)所述場(chǎng)效應(yīng)管Q1兩端的電壓降至約0.6V，即等于所述晶體管Q2的導(dǎo)通電壓時(shí)，所述晶體管Q2導(dǎo)通且所述場(chǎng)效應(yīng)管Q1斷開(kāi)，迫使負(fù)載電流通過(guò)電阻R1，使負(fù)載電流減小。因此，當(dāng)所述用電器發(fā)生短路時(shí)，所述浪涌抑制電路10可通過(guò)電阻R1減小負(fù)載電流，有效保護(hù)電源及用電器不發(fā)生短路燒毀，短路消除后，晶體管Q2斷開(kāi)且場(chǎng)效應(yīng)管Q1導(dǎo)通，電路恢復(fù)正常工作。由于所述場(chǎng)效應(yīng)管Q1的導(dǎo)通電阻充當(dāng)短路負(fù)載保護(hù)功能的檢測(cè)電阻器，故短路門(mén)限電流可隨所述場(chǎng)效應(yīng)管Q1的特性而變化，通過(guò)選擇電阻R1值與所述場(chǎng)效應(yīng)管Q1的導(dǎo)通電阻特性即可調(diào)整所述場(chǎng)效應(yīng)管Q1的導(dǎo)通和斷開(kāi)閥值。
上述浪涌抑制電路10不僅可以有效抑制浪涌電壓，而且降低了浪涌電路的功率損耗，并提供短路負(fù)載保護(hù)功能，可有效保護(hù)電源及用電器不受浪涌電壓影響，保證電源及用電器的穩(wěn)定工作。
權(quán)利要求
1.一種浪涌抑制電路，包括一電壓輸入端、一電壓輸出端、一場(chǎng)效應(yīng)管、一晶體管、一電容、一第一電阻及一第二電阻，所述電壓輸入端分別與所述場(chǎng)效應(yīng)管的源極及所述晶體管的發(fā)射極連接，所述電壓輸入端還通過(guò)所述第一電阻與所述場(chǎng)效應(yīng)管的漏極連接，所述晶體管的集電極通過(guò)所述第二電阻接地，所述晶體管的基極分別與所述晶體管的集電極及所述場(chǎng)效應(yīng)管的柵極和漏極連接，所述場(chǎng)效應(yīng)管的漏極通過(guò)電容接地，所述場(chǎng)效應(yīng)管的漏極還與所述電壓輸出端連接。
2.如權(quán)利要求1所述的浪涌抑制電路，其特征在于所述場(chǎng)效應(yīng)管為N溝道功率MOS管。
3.如權(quán)利要求1或2所述的浪涌抑制電路，其特征在于所述晶體管為雙極型PNP晶體管。
全文摘要
一種浪涌抑制電路，包括一電壓輸入端、一電壓輸出端、一場(chǎng)效應(yīng)管、一晶體管、一電容、一第一電阻及一第二電阻，所述電壓輸入端分別與所述場(chǎng)效應(yīng)管的源極及所述晶體管的發(fā)射極連接，所述電壓輸入端還通過(guò)所述第一電阻與所述場(chǎng)效應(yīng)管的漏極連接，所述晶體管的集電極通過(guò)所述第二電阻接地，所述晶體管的基極分別與所述晶體管的集電極及所述場(chǎng)效應(yīng)管的柵極和漏極連接，所述場(chǎng)效應(yīng)管的漏極通過(guò)電容接地，所述場(chǎng)效應(yīng)管的漏極還與所述電壓輸出端連接。本發(fā)明提供了一種浪涌抑制電路，可有效抑制浪涌電壓，并且由于晶體管內(nèi)阻較小，有效降低了穩(wěn)定工作時(shí)的功率損耗，此外還可提供短路負(fù)載保護(hù)功能。
文檔編號(hào)H02H9/04GK101079546SQ20061006079
公開(kāi)日2007年11月28日 申請(qǐng)日期2006年5月26日 優(yōu)先權(quán)日2006年5月26日
發(fā)明者彭敏, 甘小林, 何友光 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司