專利名稱：一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種開關(guān)電源，特別是涉及一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源。
背景技術(shù)：
通常，中、大功率開關(guān)電源按照目前國標(biāo)的要求均需要有功率因數(shù)校正(PFC)電路，以滿足諧波電流測試要求。由于目前所采用的有源PFC電路工作時(shí)本身有一定的功耗，特別是在低負(fù)載狀態(tài)下效率較低，整個(gè)電源在輕負(fù)載或待機(jī)狀態(tài)下電源本身損耗較大，使得待機(jī)功耗大大超過國標(biāo)要求。為了解決待機(jī)功耗問題，目前通用的做法是引進(jìn)另外一個(gè)單獨(dú)的待機(jī)輔助電源，當(dāng)系統(tǒng)待機(jī)時(shí)關(guān)掉主電源，僅由待機(jī)輔助電源供電，因此，現(xiàn)有技術(shù)的中、大功率開關(guān)電源都是由主電源和待機(jī)電源構(gòu)成。

圖1是現(xiàn)有的由待機(jī)電源和主電源構(gòu)成的電源系統(tǒng)結(jié)構(gòu)示意方框圖，電源系統(tǒng)中的電路包括有二路，第一路由繼電器11′、EMI電路12′、整流電路13′、PFC電路14′、DC/DC主電源電路15′構(gòu)成，該路用于輸出主電源，即向后級(jí)電路提供工作時(shí)所需的電壓，如向功放、主CPU、顯示裝置等提供電壓；第二路由EMI電路22′、整流電路23′、電容C2′、DC/DC待機(jī)電源電路25′構(gòu)成，該路用于輸出待機(jī)電源，即向后級(jí)電路提供待機(jī)時(shí)所需的電壓，如向電源管理CPU提供電壓等。在正常工作時(shí)，主電源及待機(jī)電源均有電壓輸出，它們分別向各自的后級(jí)電路提供電壓，當(dāng)進(jìn)入待機(jī)狀態(tài)時(shí)，電源管理CPU就會(huì)送出一個(gè)控制信號(hào)給繼電器11′，使繼電器11′關(guān)斷，主電源停止向后級(jí)電路供電，則PFC電路也不工作，此時(shí)，只有第二路的待機(jī)電源向后級(jí)電路供電，從而實(shí)現(xiàn)了低待機(jī)功耗。然而，由于引進(jìn)了額外的待機(jī)輔助電源，即采用二路供電，使得整個(gè)電源的成本增加、系統(tǒng)繁雜，而且容易引起EMC、EMI等方面的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)之不足，提供一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，通過待機(jī)時(shí)關(guān)斷PFC電路，使得主電源仍能實(shí)現(xiàn)低待機(jī)功耗，極大地降低了產(chǎn)品成本，提高了系統(tǒng)可靠性，而且在電路功能上不產(chǎn)生任何負(fù)面影響，增加了產(chǎn)品的競爭力，具有很強(qiáng)的實(shí)用性。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，它包括原有作為主電源部分的EMI電路、整流電路、PFC電路、DC/DC主電源電路，其中EMI電路的輸入接至交流電，EMI電路的輸出接至整流電路的輸入，整流電路的輸出接至PFC電路的輸入，PFC電路的輸出接至DC/DC主電源電路的輸入；在DC/DC主電源電路的輸出端設(shè)有二路電源輸出，第一路為主電源輸出，用于提供正常工作狀態(tài)下后級(jí)電路所需的電壓；第二路為輔助電源輸出，用于實(shí)現(xiàn)在主電源關(guān)閉情況下輸出待機(jī)電源；在第一路主電源的輸出端設(shè)有關(guān)斷器，關(guān)斷器接受待機(jī)控制信號(hào)而切斷主電源輸出；DC/DC主電源電路的輔助電源輸出接至電源管理CPU，電源管理CPU在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，待機(jī)控制信號(hào)送給關(guān)斷器以切斷主電源輸出，待機(jī)控制信號(hào)還通過控制電路送給PFC電路以關(guān)閉PFC電路工作，控制電路的輸入接至電源管理CPU的輸出，控制電路的輸出接至PFC電路。
所述的關(guān)閉PFC電路工作由關(guān)斷PFC控制IC的供電來實(shí)現(xiàn)。
所述的關(guān)閉PFC電路工作由PFC控制IC的保護(hù)功能使其進(jìn)入保護(hù)狀態(tài)來實(shí)現(xiàn)。
所述的關(guān)閉PFC電路工作由控制信號(hào)接至Enable引腳使PFC控制IC停止工作來實(shí)現(xiàn)。
本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，是系統(tǒng)在收到待機(jī)信號(hào)后，僅關(guān)斷PFC電路，而仍然由主開關(guān)電源供電，無需引進(jìn)額外的待機(jī)輔助電源。
本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、太功率開關(guān)電源，工作時(shí)，其后級(jí)電路所需電壓仍由主電源提供，待機(jī)時(shí)，通過待機(jī)信號(hào)控制斷開主供電的輸出，只給后級(jí)系統(tǒng)提供待機(jī)電壓，另外通過待機(jī)信號(hào)控制PFC電路，使得PFC電路在系統(tǒng)待機(jī)時(shí)停止工作，從而實(shí)現(xiàn)低待機(jī)功耗。這樣，可以在不增加待機(jī)電源的情況下實(shí)現(xiàn)低待機(jī)功耗，使產(chǎn)品具有較大的競爭優(yōu)勢。
使用時(shí)，在正常工作狀態(tài)下，接入的交流電依次經(jīng)EMI電路、整流電路、PFC電路、DC/DC主電源電路處理后成所需的直流電壓輸出，其中DC/DC主電源電路的輸出端設(shè)有二路電源輸出，第一路為主電源輸出，用于提供正常工作狀態(tài)下后級(jí)電路所需的電壓，如向后級(jí)電路的功放、主CPU、顯示裝置等提供電壓；第二路為輔助電源輸出，用于實(shí)現(xiàn)在主電源關(guān)閉情況下輸出待機(jī)電源，如向電源管理CPU提供電壓等；上述二路均有電源輸出，此時(shí)的關(guān)斷器處于導(dǎo)通狀態(tài)，PFC電路也在工作狀態(tài)。當(dāng)系統(tǒng)進(jìn)入待機(jī)時(shí)，電源管理CPU在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，該待機(jī)控制信號(hào)一方面送給關(guān)斷器，使關(guān)斷器轉(zhuǎn)為斷開狀態(tài)，主電源的輸出被切斷；同時(shí)，待機(jī)控制信號(hào)還通過控制電路送給PFC電路，去關(guān)閉PFC電路，使PFC電路不工作，由整流電路輸出的電量被直接輸送給DC/DC主電源電路，再由DC/DC主電源電路的輔助電源輸出端輸出給相應(yīng)的后級(jí)電路。此時(shí)，由于電量不經(jīng)過功率因數(shù)校正，能量只被處理一次，在PFC電路損耗的能量幾乎為0，從而使得待機(jī)功耗明顯降低，實(shí)現(xiàn)了低待機(jī)功耗。
本發(fā)明的有益效果是，由于采用了原有作為主電源部分的EMI電路、整流電路、PFC電路、DC/DC主電源電路來為作為電源系統(tǒng)的基礎(chǔ)，且在DC/DC主電源電路的輸出端設(shè)有二路電源輸出，第一路為主電源輸出，用于提供正常工作狀態(tài)下后級(jí)電路所需的電壓，第二路為輔助電源輸出，用于實(shí)現(xiàn)在主電源關(guān)閉情況下輸出待機(jī)電源，在第一路主電源的輸出端設(shè)有關(guān)斷器，關(guān)斷器接受待機(jī)控制信號(hào)而切斷主電源輸出；DC/DC主電源電路的輔助電源輸出接至電源管理CPU，電源管理CPU在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，待機(jī)控制信號(hào)送給關(guān)斷器以切斷主電源輸出，待機(jī)控制信號(hào)還通過控制電路送給PFC電路以關(guān)閉PFC電路工作，這樣，通過待機(jī)時(shí)關(guān)斷PFC電路，使得主電源仍能實(shí)現(xiàn)低待機(jī)功耗，因此可以在電源系統(tǒng)中無待機(jī)電源情況下，電路功能上不產(chǎn)生任何負(fù)面影響，極大地降低了產(chǎn)品成本，提高了系統(tǒng)可靠性，而且在增加了產(chǎn)品的競爭力，具有很強(qiáng)的實(shí)用性。
以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明；但本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源不局限于實(shí)施例。
圖1是現(xiàn)有的由待機(jī)電源和主電源構(gòu)成的電源系統(tǒng)結(jié)構(gòu)示意方框圖；圖2是本發(fā)明的系統(tǒng)結(jié)構(gòu)示意方框圖；圖3是現(xiàn)有的帶boost型PFC的系統(tǒng)電路示意圖；圖4是實(shí)施例一本發(fā)明的電路示意圖；圖5是實(shí)施例二本發(fā)明的電路示意圖；圖6是實(shí)施例三本發(fā)明的電路示意圖。
具體實(shí)施例方式
實(shí)施例一，參見圖2至圖4所示，本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，它包括原有作為主電源部分的EMI電路11、整流電路12、PFC電路13、DC/DC主電源電路14，其中EMI電路11的輸入接至交流電，EMI電路11的輸出接至整流電路12的輸入，整流電路12的輸出接至PFC電路13的輸入，PFC電路13的輸出接至DC/DC主電源電路14的輸入；在DC/DC主電源電路14的輸出端設(shè)有二路電源輸出，第一路為主電源輸出，用于提供正常工作狀態(tài)下后級(jí)電路所需的電壓；第二路為輔助電源輸出，用于實(shí)現(xiàn)在主電源關(guān)閉情況下輸出待機(jī)電源；在第一路主電源的輸出端設(shè)有關(guān)斷器15，關(guān)斷器15接受待機(jī)控制信號(hào)而切斷主電源輸出；DC/DC主電源電路14的輔助電源輸出接至電源管理CPU16，電源管理CPU16在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，待機(jī)控制信號(hào)送給關(guān)斷器15以切斷主電源輸出，待機(jī)控制信號(hào)還通過控制電路17送給PFC電路13以關(guān)閉PFC電路13工作，控制電路17的輸入接至電源管理CPU16的輸出，控制電路17的輸出接至PFC電路13。
本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，是系統(tǒng)在收到待機(jī)信號(hào)后，僅關(guān)斷PFC電路13，而仍然由主開關(guān)電源供電，無需引進(jìn)額外的待機(jī)輔助電源。
本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，工作時(shí)，其后級(jí)電路所需電壓仍由主電源提供，待機(jī)時(shí)，通過待機(jī)信號(hào)控制斷開主供電的輸出，只給后級(jí)系統(tǒng)提供待機(jī)電壓，另外通過待機(jī)信號(hào)控制PFC電路13，使得PFC電路13在系統(tǒng)待機(jī)時(shí)停止工作，從而實(shí)現(xiàn)低待機(jī)功耗。這樣，可以在不增加待機(jī)電源的情況下實(shí)現(xiàn)低待機(jī)功耗，使產(chǎn)品具有較大的競爭優(yōu)勢。
使用時(shí)，在正常工作狀態(tài)下，接入的交流電依次經(jīng)EMI電路11、整流電路12、PFC電路13、DC/DC主電源電路14處理后成所需的直流電壓輸出，其中DC/DC主電源電路14的輸出端設(shè)有二路電源輸出，第一路為主電源輸出，用于提供正常工作狀態(tài)下后級(jí)電路所需的電壓，如向后級(jí)電路的功放、主CPU、顯示裝置等提供電壓；第二路為輔助電源輸出，用于實(shí)現(xiàn)在主電源關(guān)閉情況下輸出待機(jī)電源，如向電源管理CPU16提供電壓等；上述二路均有電源輸出，此時(shí)的關(guān)斷器15處于導(dǎo)通狀態(tài)，PFC電路13也在工作狀態(tài)。當(dāng)系統(tǒng)進(jìn)入待機(jī)時(shí)，電源管理CPU16在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，該待機(jī)控制信號(hào)一方面送給關(guān)斷器15，使關(guān)斷器15轉(zhuǎn)為斷開狀態(tài)，主電源的輸出被切斷；同時(shí)，待機(jī)控制信號(hào)還通過控制電路17送給PFC電路13，去關(guān)閉PFC電路13，使PFC電路13不工作，由整流電路12輸出的電量被直接輸送給DC/DC主電源電路14，再由DC/DC主電源電路14的輔助電源輸出端輸出給相應(yīng)的后級(jí)電路。此時(shí)，由于電量不經(jīng)過功率因數(shù)校正，能量只被處理一次，在PFC電路13損耗的能量幾乎為0，從而使得待機(jī)功耗明顯降低，實(shí)現(xiàn)了低待機(jī)功耗。
參見圖3所示，目前普遍應(yīng)用的有源PFC電路13大部分都是采用boost拓?fù)浣Y(jié)構(gòu)，其電路結(jié)構(gòu)中PFC電路13由電感L1、二極管D1、電容C1、MOS管Q1、PFC控制芯片IC1構(gòu)成，電感L1的一端與整流電路的輸出正極相連接，電感L1的另一端與MOS管Q1的漏極相連接，MOS管Q1的源極接至整流電路的輸出負(fù)極，MOS管Q1的柵極與PFC控制芯片IC1的輸出端相連接，二極管D1的正極連接在電感L1另一端與MOS管Q1漏極的連接處，二極管D1的負(fù)極與電容C1的正極相連接，電容C1的負(fù)極與整流電路的輸出負(fù)極相連接，電容C1的正、負(fù)極作為PFC電路13的正、負(fù)極輸出端與后級(jí)電路相連接。
圖4是本發(fā)明的加入關(guān)斷PFC控制電路的電路示意圖，即在PFC電路13與電源管理CPU16之間加了控制電路17，本實(shí)施例關(guān)閉PFC電路13工作是由關(guān)斷PFC控制IC的供電來實(shí)現(xiàn)的。
控制電路17由三極管Q2、光耦芯片IC2、電阻R1、R2、R3構(gòu)成，光耦芯片IC2的二極管的正極接電阻R3的一端，電阻R3的另一端接至電源管理CPU16的Stand_by引腳上，光耦芯片IC2的二極管的負(fù)極接地，光耦芯片IC2的三極管的集電極接電阻R1的一端，電阻R1的另一端接至三極管Q2的基極，三極管Q2的集電極接至PFC控制芯片IC1的VCC端，電阻R2的一端接于三極管Q2的發(fā)射極，電阻R2的另一端接至光耦芯片IC2的三極管的集電極，三極管Q2的發(fā)射極接至18V電位。當(dāng)系統(tǒng)進(jìn)入待機(jī)時(shí)，電源管理CPU16的Stand_by引腳輸出低電平，光耦截止，三極管Q2也處于截止?fàn)顟B(tài)，PFC控制芯片IC1的VCC供電引腳與18V斷開，因此PFC控制芯片IC1停止工作，MOS管Q1被關(guān)斷；在正常工作狀態(tài)時(shí)，電源管理CPU16的Stand_by引腳輸出高電平，光耦飽和導(dǎo)通，三極管Q2也飽和導(dǎo)通，PFC控制芯片IC1的供電VCC引腳上獲得18V電源，則PFC控制芯片IC1正常工作，PFC電路13處于正常工作狀態(tài)。由于在待機(jī)狀態(tài)，MOS管Q1保持關(guān)斷狀態(tài)，電量不經(jīng)過功率因數(shù)校正，通過電感L1和二極管D1直接輸送到后級(jí)，此時(shí)，電源系統(tǒng)的能量只被處理一次，在PFC級(jí)損耗的能量幾乎為0，從而使得待機(jī)功耗明顯降低，這種方式既可以保證PFC控制IC在待機(jī)時(shí)停止工作，又可使其消耗的電能非常低。
實(shí)施例二，參見圖5所示，本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，與實(shí)施例一的不同之處在于，其關(guān)閉PFC電路工作是由PFC控制IC的保護(hù)功能使其進(jìn)入保護(hù)狀態(tài)來實(shí)現(xiàn)的。
控制電路17由二極管D2、光耦芯片IC2、電阻R3、R4、R5、R6構(gòu)成，電阻R6的一端接5V電位，電阻R6的另一端分別與二極管D2的正極、光耦芯片IC2的三極管的集電極相連接，二極管D2的負(fù)極接至PFC控制芯片IC1的FeedBack引腳，電阻R4的一端接PFC控制芯片IC1的FeedBack引腳，電阻R4的另一端接電容C1的正極，電阻R5的一端接PFC控制芯片IC1的FeedBack引腳，電阻R5的另一端接地。正常工作時(shí)，PFC控制芯片IC1的FeedBack引腳上電壓為3.2V，當(dāng)進(jìn)入待機(jī)狀態(tài)時(shí)，電源管理CPU16的Stand_by引腳輸出低電平，光耦截止，PFC控制芯片IC1的FeedBack引腳電壓上升，則PFC控制芯片IC1認(rèn)為是輸出過壓，進(jìn)入保護(hù)狀態(tài)，使PFC電路13停止工作。
實(shí)施例三，參見圖6所示，本發(fā)明的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，與實(shí)施例一的不同之處在于，其關(guān)閉PFC電路工作是由控制信號(hào)接至Enable引腳使PFC控制IC停止工作來實(shí)現(xiàn)的。
控制電路17由三極管Q3、光耦芯片IC2、電阻R3、R7、R8、R9、R10構(gòu)成，電阻R7的一端接5V電位，電阻R7的另一端接三極管Q3的發(fā)射極，三極管Q3的集電極接至PFC控制芯片IC1的Enable引腳，電阻R8的一端接PFC控制芯片IC1的Enable引腳，電阻R8的另一端接地，電阻R9的一端接三極管Q3的基極，電阻R9的另一端接光耦芯片IC2的三極管的集電極，電阻R10的一端接三極管Q3的發(fā)射極，電阻R10的另一端接光耦芯片IC2的三極管的集電極。正常工作狀態(tài)下，PFC控制芯片IC1的Enable引腳上的電壓為5V，PFC控制芯片IC1正常工作，PFC電路13也正常工作；待機(jī)狀態(tài)時(shí)，PFC控制芯片IC1的Enable引腳電壓為0V，PFC控制芯片IC1停止工作，PFC電路13也停止工作。
權(quán)利要求
1.一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，它包括原有作為主電源部分的EMI電路、整流電路、PFC電路、DC/DC主電源電路，其中EMI電路的輸入接至交流電，EMI電路的輸出接至整流電路的輸入，整流電路的輸出接至PFC電路的輸入，PFC電路的輸出接至DC/DC主電源電路的輸入；其特征在于在DC/DC主電源電路的輸出端設(shè)有二路電源輸出，第一路為主電源輸出，用于提供正常工作狀態(tài)下后級(jí)電路所需的電壓；第二路為輔助電源輸出，用于實(shí)現(xiàn)在主電源關(guān)閉情況下輸出待機(jī)電源；在第一路主電源的輸出端設(shè)有關(guān)斷器，關(guān)斷器接受待機(jī)控制信號(hào)而切斷主電源輸出；DC/DC主電源電路的輔助電源輸出接至電源管理CPU，電源管理CPU在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，待機(jī)控制信號(hào)送給關(guān)斷器以切斷主電源輸出，待機(jī)控制信號(hào)還通過控制電路送給PFC電路以關(guān)閉PFC電路工作，控制電路的輸入接至電源管理CPU的輸出，控制電路的輸出接至PFC電路。
2.根據(jù)權(quán)利要求1所述的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，其特征在于所述的關(guān)閉PFC電路工作由關(guān)斷PFC控制IC的供電來實(shí)現(xiàn)。
3.根據(jù)權(quán)利要求1所述的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，其特征在于所述的關(guān)閉PFC電路工作由PFC控制IC的保護(hù)功能使其進(jìn)入保護(hù)狀態(tài)來實(shí)現(xiàn)。
4.根據(jù)權(quán)利要求1所述的一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，其特征在于所述的關(guān)閉PFC電路工作由控制信號(hào)接至Enable引腳使PFC控制IC停止工作來實(shí)現(xiàn)。
全文摘要
本發(fā)明公開了一種電源系統(tǒng)中無待機(jī)電源的中、大功率開關(guān)電源，它是以原有作為主電源部分的EMI電路、整流電路、PFC電路、DC/DC主電源電路為基礎(chǔ)，沒有設(shè)輔助電源部分，且在DC/DC主電源電路設(shè)有主電源和輔助電源的二路輸出，在主電源輸出端設(shè)有關(guān)斷器，關(guān)斷器接受待機(jī)控制信號(hào)而切斷主電源輸出，在輔助電源輸出端接有電源管理CPU，電源管理CPU在待機(jī)指令的觸發(fā)下產(chǎn)生待機(jī)控制信號(hào)，待機(jī)控制信號(hào)送給關(guān)斷器以切斷主電源輸出，待機(jī)控制信號(hào)還通過控制電路送給PFC電路以關(guān)閉PFC電路工作。本發(fā)明通過待機(jī)時(shí)關(guān)斷PFC電路，使得主電源仍能實(shí)現(xiàn)低待機(jī)功耗，由于不設(shè)輔助電源，極大地降低了產(chǎn)品成本，提高了系統(tǒng)可靠性。
文檔編號(hào)H02M3/02GK1925298SQ20051004462
公開日2007年3月7日 申請(qǐng)日期2005年8月30日 優(yōu)先權(quán)日2005年8月30日
發(fā)明者林耀亮, 劉亮華, 劉杰良 申請(qǐng)人:廈門華僑電子企業(yè)有限公司